JPH10308952A - 映像方式変換回路 - Google Patents
映像方式変換回路Info
- Publication number
- JPH10308952A JPH10308952A JP9117026A JP11702697A JPH10308952A JP H10308952 A JPH10308952 A JP H10308952A JP 9117026 A JP9117026 A JP 9117026A JP 11702697 A JP11702697 A JP 11702697A JP H10308952 A JPH10308952 A JP H10308952A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color difference
- circuit
- conversion circuit
- averaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【課題】 入力画像信号の水平成分を間引くと共に、信
号を多重化処理をすることによって、フィールドメモリ
を節約する。 【解決手段】 本発明の映像方式変換回路は、ＲＧＢ信
号を輝度信号Ｙ、第１の色差信号および第２の色差信号
に変換した後に、走査線の水平方向の平均化を行い、さ
らに、走査線の水平方向の走査線を間引き、その後に垂
直平均化を行うように構成される。さらに、映像方式変
換回路は第１の色差信号および第２の色差信号に対して
走査線の間引きを行った後のこれらの色差信号を多重化
するマルチプレクサを備えるように構成される。さら
に、輝度信号Ｙ、第１の色差信号および第２の色差信号
に対して走査線の間引きを行った後の輝度信号Ｙ、色差
信号を多重化するマルチプレクサを備えることもでき
る。
号を多重化処理をすることによって、フィールドメモリ
を節約する。 【解決手段】 本発明の映像方式変換回路は、ＲＧＢ信
号を輝度信号Ｙ、第１の色差信号および第２の色差信号
に変換した後に、走査線の水平方向の平均化を行い、さ
らに、走査線の水平方向の走査線を間引き、その後に垂
直平均化を行うように構成される。さらに、映像方式変
換回路は第１の色差信号および第２の色差信号に対して
走査線の間引きを行った後のこれらの色差信号を多重化
するマルチプレクサを備えるように構成される。さら
に、輝度信号Ｙ、第１の色差信号および第２の色差信号
に対して走査線の間引きを行った後の輝度信号Ｙ、色差
信号を多重化するマルチプレクサを備えることもでき
る。
Description
【０００１】
【発明の属する技術分野】本発明は映像方式変換回路に
関するものであり、より詳細にはある映像方式の信号を
他の映像方式の信号に変換する映像方式変換回路に関す
るものである。さらに詳しく述べれば、本発明は、たと
えば、パソコンで用いられるＲＧＢ映像方式の信号をテ
レビジョンで用いられるＮＴＳＣの信号に変換する映像
方式変換回路に関するものである。
関するものであり、より詳細にはある映像方式の信号を
他の映像方式の信号に変換する映像方式変換回路に関す
るものである。さらに詳しく述べれば、本発明は、たと
えば、パソコンで用いられるＲＧＢ映像方式の信号をテ
レビジョンで用いられるＮＴＳＣの信号に変換する映像
方式変換回路に関するものである。
【０００２】
【従来の技術】近年の画像表示技術では、パーソナルコ
ンピュータ画面に映し出す画像データをテレビジョン受
像機に画像として映し出すことができる。しかし、パー
ソナルコンピュータの走査方式（以下ＶＧＡ（Variable
Grafics Array）方式ともいう）とテレビジョンの走査
方式（ＮＴＳＣ方式とＰＡＬ方式があるが、以下、総称
してＮＴＳＣ方式ともいう）には次のような違いがあ
る。パーソナルコンピュータの走査方式とテレビジョン
の走査方式は異なるので、その間で２つの異なる方式間
の変換が必要である。まず、パーソナルコンピュータの
走査方式とテレビジョンの走査方式その違いについて、
簡単に説明する。パーソナルコンピュータに画像を表示
する場合、上のラインから下のラインに、また、それぞ
れのラインについては、左から右へ順番に画像データを
走査して映し出す順次走査方式がとられている。一方、
テレビジョン方式では、１ラインごとに飛び越して走査
する飛び越し走査方式がとられている。飛び越し走査方
式とは、走査線５２５ラインのうち、第１フィールドの
走査線（１ライン目、３ライン目、５ライン目、…、５
２５ライン目）、つまり奇数番目の走査線上に映像を表
示し、次に第２フィールドの走査線（２ライン目、４ラ
イン目、６ライン目、…、５２４ライン目）、つまり偶
数番目の走査線上に映像を表示するという走査方式であ
る。
ンピュータ画面に映し出す画像データをテレビジョン受
像機に画像として映し出すことができる。しかし、パー
ソナルコンピュータの走査方式（以下ＶＧＡ（Variable
Grafics Array）方式ともいう）とテレビジョンの走査
方式（ＮＴＳＣ方式とＰＡＬ方式があるが、以下、総称
してＮＴＳＣ方式ともいう）には次のような違いがあ
る。パーソナルコンピュータの走査方式とテレビジョン
の走査方式は異なるので、その間で２つの異なる方式間
の変換が必要である。まず、パーソナルコンピュータの
走査方式とテレビジョンの走査方式その違いについて、
簡単に説明する。パーソナルコンピュータに画像を表示
する場合、上のラインから下のラインに、また、それぞ
れのラインについては、左から右へ順番に画像データを
走査して映し出す順次走査方式がとられている。一方、
テレビジョン方式では、１ラインごとに飛び越して走査
する飛び越し走査方式がとられている。飛び越し走査方
式とは、走査線５２５ラインのうち、第１フィールドの
走査線（１ライン目、３ライン目、５ライン目、…、５
２５ライン目）、つまり奇数番目の走査線上に映像を表
示し、次に第２フィールドの走査線（２ライン目、４ラ
イン目、６ライン目、…、５２４ライン目）、つまり偶
数番目の走査線上に映像を表示するという走査方式であ
る。
【０００３】図２４はＶＧＡ方式からＮＴＳＣ方式に変
換する場合の概略を示す図である。図２４において、左
側はＶＧＡ方式による走査を示し、右側はＮＴＳＣ方式
の走査を示す。ＶＧＡ方式からＮＴＳＣ方式に変換する
場合は、図２４に示すように、第１のＶＧＡ方式の画面
の奇数走査線のみをＮＴＳＣ方式の第１フィールドの走
査線として用いて、第２のＶＧＡ方式の画面の走査線は
偶数走査線のみをＮＴＳＣ方式の第２フィールドの走査
線として用いるような変換が行われる。すなわち、ＶＧ
Ａ方式の２画面でＮＴＳＣ方式の１画面が構成される。
換する場合の概略を示す図である。図２４において、左
側はＶＧＡ方式による走査を示し、右側はＮＴＳＣ方式
の走査を示す。ＶＧＡ方式からＮＴＳＣ方式に変換する
場合は、図２４に示すように、第１のＶＧＡ方式の画面
の奇数走査線のみをＮＴＳＣ方式の第１フィールドの走
査線として用いて、第２のＶＧＡ方式の画面の走査線は
偶数走査線のみをＮＴＳＣ方式の第２フィールドの走査
線として用いるような変換が行われる。すなわち、ＶＧ
Ａ方式の２画面でＮＴＳＣ方式の１画面が構成される。
【０００４】以下に、図２３に特開平８−２４２４２７
号に開示された従来の映像方式変換回路について説明す
る。図２３は、ＶＧＡ方式の入力ＲＧＢ信号がＮＴＳＣ
方式の輝度信号Ｙ，色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）信
号に変換される例を示す。なお、色差信号には上記の輝
度信号Ｙ，色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）信号以外に
Ｉ信号、Ｑ信号で表現される方式およびＵ信号、Ｖ信号
で表現される方式がある。これらの表現方法はＲＧＢ信
号からこれらの色差信号を算出する時の算出係数が多少
異なるものであり実質的な差はない。本発明はこれらの
３つのいずれの方式にも適用できるが、本明細書では一
貫して、輝度信号Ｙ，色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
信号を例に用いて説明する。本発明は、他の方式につい
てもは全く同じように適用することができることはいう
までもない。
号に開示された従来の映像方式変換回路について説明す
る。図２３は、ＶＧＡ方式の入力ＲＧＢ信号がＮＴＳＣ
方式の輝度信号Ｙ，色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）信
号に変換される例を示す。なお、色差信号には上記の輝
度信号Ｙ，色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）信号以外に
Ｉ信号、Ｑ信号で表現される方式およびＵ信号、Ｖ信号
で表現される方式がある。これらの表現方法はＲＧＢ信
号からこれらの色差信号を算出する時の算出係数が多少
異なるものであり実質的な差はない。本発明はこれらの
３つのいずれの方式にも適用できるが、本明細書では一
貫して、輝度信号Ｙ，色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
信号を例に用いて説明する。本発明は、他の方式につい
てもは全く同じように適用することができることはいう
までもない。
【０００５】図２３において、１０１，１０２，１０３
はそれぞれＲ信号（赤色信号）、Ｇ信号（緑色信号）、
およびＢ信号（青色信号）が順次入力するＶＧＡ方式の
ＲＧＢ入力端子である。ＲＧＢ信号は３つの信号で１つ
の画素を構成する信号である。このＲ信号、Ｇ信号、お
よびＢ信号はそれぞれ輝度成分及び色成分を有している
ので、ＮＴＳＣ方式の信号よりもデータ量が多いもので
ある。１００はＲＧＢ信号の各々をアナログ／デジタル
変換（Ａ／Ｄ変換）するためのＡ／Ｄ変換器である。２
００はＡ／Ｄ変換された各ＲＧＢ信号を入力し、テレビ
ジョンのＮＴＳＣ方式（またはＰＡＬ方式）の信号であ
る輝度信号Ｙ、２つの色差信号（Ｒ−Ｙ）および（Ｂ−
Ｙ）を出力するためのマトリクス変換器である。
はそれぞれＲ信号（赤色信号）、Ｇ信号（緑色信号）、
およびＢ信号（青色信号）が順次入力するＶＧＡ方式の
ＲＧＢ入力端子である。ＲＧＢ信号は３つの信号で１つ
の画素を構成する信号である。このＲ信号、Ｇ信号、お
よびＢ信号はそれぞれ輝度成分及び色成分を有している
ので、ＮＴＳＣ方式の信号よりもデータ量が多いもので
ある。１００はＲＧＢ信号の各々をアナログ／デジタル
変換（Ａ／Ｄ変換）するためのＡ／Ｄ変換器である。２
００はＡ／Ｄ変換された各ＲＧＢ信号を入力し、テレビ
ジョンのＮＴＳＣ方式（またはＰＡＬ方式）の信号であ
る輝度信号Ｙ、２つの色差信号（Ｒ−Ｙ）および（Ｂ−
Ｙ）を出力するためのマトリクス変換器である。
【０００６】４００はマトリクス変換器２００から入力
された輝度信号Ｙの垂直走査線を平均化し、ＮＴＳＣ方
式の平均化された輝度信号Ｙを出力すると共に、色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）の水平方向の平均化を行う水
平方向フィルタ回路４２０、およびそのうちのいずれか
を選択的に取り出すセレクタ３５０を含む垂直フィルタ
回路である。４０１，４０７はＮＴＳＣ方式の平均化さ
れた輝度信号Ｙの走査線をそれぞれ１クロック遅延する
ための遅延メモリである。４０２は入力された現在のＮ
ＴＳＣ方式の輝度信号Ｙと遅延メモリ４０１で遅延され
た１クロック前のＮＴＳＣ方式の輝度信号Ｙ１、および
現在のＮＴＳＣ方式の輝度信号Ｙが遅延メモリ４０７に
よってさらに遅延された２クロック前のＮＴＳＣ方式の
輝度信号Ｙ２をそれぞれ加算して３つの信号を平均化す
る加算回路である。
された輝度信号Ｙの垂直走査線を平均化し、ＮＴＳＣ方
式の平均化された輝度信号Ｙを出力すると共に、色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）の水平方向の平均化を行う水
平方向フィルタ回路４２０、およびそのうちのいずれか
を選択的に取り出すセレクタ３５０を含む垂直フィルタ
回路である。４０１，４０７はＮＴＳＣ方式の平均化さ
れた輝度信号Ｙの走査線をそれぞれ１クロック遅延する
ための遅延メモリである。４０２は入力された現在のＮ
ＴＳＣ方式の輝度信号Ｙと遅延メモリ４０１で遅延され
た１クロック前のＮＴＳＣ方式の輝度信号Ｙ１、および
現在のＮＴＳＣ方式の輝度信号Ｙが遅延メモリ４０７に
よってさらに遅延された２クロック前のＮＴＳＣ方式の
輝度信号Ｙ２をそれぞれ加算して３つの信号を平均化す
る加算回路である。
【０００７】４２０は、ＮＴＳＣ方式の色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）の水平方向の平均化処理を行う水平方
向フィルタ回路である。この水平方向フィルタ回路４２
０はＮＴＳＣ方式の色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の
水平方向の複数ビットを平均化する回路であり、水平方
向の色むらを抑えるために設けられている。３５０は色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の水平方向の平均化を行
った信号のうちのいずれかを選択的に取り出すセレクタ
３５０である。
Ｙ），（Ｒ−Ｙ）の水平方向の平均化処理を行う水平方
向フィルタ回路である。この水平方向フィルタ回路４２
０はＮＴＳＣ方式の色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の
水平方向の複数ビットを平均化する回路であり、水平方
向の色むらを抑えるために設けられている。３５０は色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の水平方向の平均化を行
った信号のうちのいずれかを選択的に取り出すセレクタ
３５０である。
【０００８】５００は、垂直フィルタ回路４００および
セレクタ３５０から出力されたＮＴＳＣ方式の輝度信号
Ｙおよび色差信号Ｃをそれぞれ１ライン分記憶するフィ
ールドメモリである。５５０は垂直フィルタ回路４００
からのＮＴＳＣ方式の輝度信号Ｙおよび色差信号Ｃをフ
ィールドメモリ５００に書込むための書込み制御回路で
ある。５６０はフィールドメモリ５００に書き込まれた
ＮＴＳＣ方式の輝度信号Ｙおよび色差信号Ｃを読み出す
ための読み出し制御回路である。６５０は輝度信号Ｙと
色差信号Ｃとから、輝度信号Ｙおよび色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）を生成する変換回路である。７００は
変換回路６５０から読み出されたＮＴＳＣ方式の輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）をディジタ
ル／アナログ変換するディジタル／アナログ（Ｄ／Ａ）
変換回路である。このＤ／Ａ変換されたＮＴＳＣ方式の
輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）がテ
レビジョン装置に供給される。このようにして、ＶＧＡ
方式のＲＧＢ信号はテレビジョンのＮＴＳＣ方式の輝度
信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）に変換さ
れ、テレビジョン装置によって表示される。
セレクタ３５０から出力されたＮＴＳＣ方式の輝度信号
Ｙおよび色差信号Ｃをそれぞれ１ライン分記憶するフィ
ールドメモリである。５５０は垂直フィルタ回路４００
からのＮＴＳＣ方式の輝度信号Ｙおよび色差信号Ｃをフ
ィールドメモリ５００に書込むための書込み制御回路で
ある。５６０はフィールドメモリ５００に書き込まれた
ＮＴＳＣ方式の輝度信号Ｙおよび色差信号Ｃを読み出す
ための読み出し制御回路である。６５０は輝度信号Ｙと
色差信号Ｃとから、輝度信号Ｙおよび色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）を生成する変換回路である。７００は
変換回路６５０から読み出されたＮＴＳＣ方式の輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）をディジタ
ル／アナログ変換するディジタル／アナログ（Ｄ／Ａ）
変換回路である。このＤ／Ａ変換されたＮＴＳＣ方式の
輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）がテ
レビジョン装置に供給される。このようにして、ＶＧＡ
方式のＲＧＢ信号はテレビジョンのＮＴＳＣ方式の輝度
信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）に変換さ
れ、テレビジョン装置によって表示される。
【０００９】以下に、従来の映像方式変換回路に動作に
ついて説明する。上記のように構成された従来の映像方
式変換回路において、ＲＧＢ入力端子１０１，１０２，
１０３にそれぞれ入力したＲ信号（赤色信号）、Ｇ信号
（緑色信号）、およびＢ信号（青色信号）は、それぞれ
Ａ／Ｄ変換器１００でＡ／Ｄ変換され、マトリクス変換
器２００に供給される。マトリクス変換器２００では、
入力された各ＲＧＢ信号を、テレビジョンのＮＴＳＣ方
式（またはＰＡＬ方式）の信号である輝度信号Ｙ、２つ
の色差信号（Ｒ−Ｙ）および（Ｂ−Ｙ）に変換して出力
する。
ついて説明する。上記のように構成された従来の映像方
式変換回路において、ＲＧＢ入力端子１０１，１０２，
１０３にそれぞれ入力したＲ信号（赤色信号）、Ｇ信号
（緑色信号）、およびＢ信号（青色信号）は、それぞれ
Ａ／Ｄ変換器１００でＡ／Ｄ変換され、マトリクス変換
器２００に供給される。マトリクス変換器２００では、
入力された各ＲＧＢ信号を、テレビジョンのＮＴＳＣ方
式（またはＰＡＬ方式）の信号である輝度信号Ｙ、２つ
の色差信号（Ｒ−Ｙ）および（Ｂ−Ｙ）に変換して出力
する。
【００１０】マトリクス変換器２００から出力された各
輝度信号Ｙは垂直フィルタ回路４００に入力され輝度信
号Ｙ１となり、遅延４０１で１クロック遅延され輝度信
号Ｙ２が生成され、および遅延メモリ４０７で１クロッ
ク分遅延され輝度信号Ｙ３が生成され、これらの３つの
輝度信号Ｙ１，Ｙ２，Ｙ３は加算回路４０２で加算、平
均化され遅延された輝度信号Ｙとして出力される。一
方、マトリクス変換器２００から出力された色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）は水平方向フィルタ回路４２０
で水平方向の平均化処理が行われ、それぞれ出力され
る。３セレクタ３５０は水平方向フィルタ回路４２０か
ら出力されたＮＴＳＣ方式の色差信号（Ｂ−Ｙ），（Ｒ
−Ｙ）のいずれかを選択して色差信号Ｃとして出力す
る。
輝度信号Ｙは垂直フィルタ回路４００に入力され輝度信
号Ｙ１となり、遅延４０１で１クロック遅延され輝度信
号Ｙ２が生成され、および遅延メモリ４０７で１クロッ
ク分遅延され輝度信号Ｙ３が生成され、これらの３つの
輝度信号Ｙ１，Ｙ２，Ｙ３は加算回路４０２で加算、平
均化され遅延された輝度信号Ｙとして出力される。一
方、マトリクス変換器２００から出力された色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）は水平方向フィルタ回路４２０
で水平方向の平均化処理が行われ、それぞれ出力され
る。３セレクタ３５０は水平方向フィルタ回路４２０か
ら出力されたＮＴＳＣ方式の色差信号（Ｂ−Ｙ），（Ｒ
−Ｙ）のいずれかを選択して色差信号Ｃとして出力す
る。
【００１１】垂直フィルタ回路４００およびセレクタ３
５０から出力されたＮＴＳＣ方式の輝度信号Ｙおよび色
差信号Ｃはフィールドメモリ５００に入力され、それぞ
れ１Ｈラインメモリに蓄積される。ＮＴＳＣ方式の輝度
信号Ｙおよび色差信号Ｃの書込みは書込み制御回路５５
０によって行われ、読み出しは読み出し制御回路５６０
によって行われる。ここで、書込み制御回路５５０は書
込み信号に同期して動作し、一方、読み出し制御回路５
６０はテレビジョン信号に同期した読み出し信号によっ
て動作する。
５０から出力されたＮＴＳＣ方式の輝度信号Ｙおよび色
差信号Ｃはフィールドメモリ５００に入力され、それぞ
れ１Ｈラインメモリに蓄積される。ＮＴＳＣ方式の輝度
信号Ｙおよび色差信号Ｃの書込みは書込み制御回路５５
０によって行われ、読み出しは読み出し制御回路５６０
によって行われる。ここで、書込み制御回路５５０は書
込み信号に同期して動作し、一方、読み出し制御回路５
６０はテレビジョン信号に同期した読み出し信号によっ
て動作する。
【００１２】フィールドメモリ５００から読み出された
ＮＴＳＣ方式の輝度信号Ｙおよび色差信号Ｃは、変換回
路６５０で輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ
−Ｙ）に変換され、Ｄ／Ａ変換回路７００でディジタル
／アナログ変換（Ｄ／Ａ変換）され、このＤ／Ａ変換さ
れたＮＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）がテレビジョン装置に供給され、テレ
ビジョン装置によって表示される。
ＮＴＳＣ方式の輝度信号Ｙおよび色差信号Ｃは、変換回
路６５０で輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ
−Ｙ）に変換され、Ｄ／Ａ変換回路７００でディジタル
／アナログ変換（Ｄ／Ａ変換）され、このＤ／Ａ変換さ
れたＮＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）がテレビジョン装置に供給され、テレ
ビジョン装置によって表示される。
【００１３】
【発明が解決しようとする課題】しかしながら、上記従
来の映像方式変換回路では、輝度情報Ｙおよび色差信号
Ｃに対して、輝度信号Ｙおよび色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）に対して水平方向の間引き処理がなされてい
ないので、フィールドメモリは１ライン分のメモリを用
意しておかなければならなかったために、大きな容量の
フィールドメモリが必要となるという問題があった。
来の映像方式変換回路では、輝度情報Ｙおよび色差信号
Ｃに対して、輝度信号Ｙおよび色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）に対して水平方向の間引き処理がなされてい
ないので、フィールドメモリは１ライン分のメモリを用
意しておかなければならなかったために、大きな容量の
フィールドメモリが必要となるという問題があった。
【００１４】本発明は水平方向の平均化処理を行った後
に水平方向の走査線の間引きを行いその後に垂直方向の
平均化を行う映像方式変換回路を提供するものである。
に水平方向の走査線の間引きを行いその後に垂直方向の
平均化を行う映像方式変換回路を提供するものである。
【００１５】
【課題を解決するための手段】本発明の第１の発明の映
像方式変換回路は、ＲＧＢ信号を輝度信号、第１の色差
信号および第２の色差信号（Ｒ−Ｙ），（Ｂ−Ｙ）信号
に変換した後に、走査線の水平方向の平均化を行い、そ
の後に垂直平均化を行うように構成される。
像方式変換回路は、ＲＧＢ信号を輝度信号、第１の色差
信号および第２の色差信号（Ｒ−Ｙ），（Ｂ−Ｙ）信号
に変換した後に、走査線の水平方向の平均化を行い、そ
の後に垂直平均化を行うように構成される。
【００１６】さらに、本発明の第２の発明の映像方式変
換回路は、走査線の水平方向の平均化の後に、第１の色
差信号および第２の色差信号に対して走査線の間引きを
行い、その後に垂直平均化を行うように構成される。
換回路は、走査線の水平方向の平均化の後に、第１の色
差信号および第２の色差信号に対して走査線の間引きを
行い、その後に垂直平均化を行うように構成される。
【００１７】さらに、本発明の第３の発明の映像方式変
換回路は、走査線の水平方向の平均化の後に、輝度信
号、第１の色差信号および第２の色差信号に対して走査
線の間引きを行い、その後に垂直平均化を行うように構
成される。
換回路は、走査線の水平方向の平均化の後に、輝度信
号、第１の色差信号および第２の色差信号に対して走査
線の間引きを行い、その後に垂直平均化を行うように構
成される。
【００１８】さらに、本発明の第４の発明の映像方式変
換回路において、走査線の水平方向の平均化を行う水平
方向平均化回路は、輝度信号および第１の色差信号およ
び第２の色差信号のそれぞれについて、入力信号を１ク
ロック遅延させる第１の遅延回路と、第１の遅延回路の
出力信号を１クロック遅延させる第２の遅延回路と、入
力信号、第１の遅延回路によって遅延された信号および
第２の遅延回路によって遅延された信号を加算しその加
算結果を平均化出力として出力する加算器を有するよう
に構成される。
換回路において、走査線の水平方向の平均化を行う水平
方向平均化回路は、輝度信号および第１の色差信号およ
び第２の色差信号のそれぞれについて、入力信号を１ク
ロック遅延させる第１の遅延回路と、第１の遅延回路の
出力信号を１クロック遅延させる第２の遅延回路と、入
力信号、第１の遅延回路によって遅延された信号および
第２の遅延回路によって遅延された信号を加算しその加
算結果を平均化出力として出力する加算器を有するよう
に構成される。
【００１９】さらに、本発明の第５の発明の映像方式変
換回路は、さらに、第１の色差信号の加算器出力を２ク
ロックラッチさせる第１の遅延回路と、第２の色差信号
の加算器出力を２クロックラッチさせる第２の遅延回路
とを有する間引き回路を備えるように構成される。
換回路は、さらに、第１の色差信号の加算器出力を２ク
ロックラッチさせる第１の遅延回路と、第２の色差信号
の加算器出力を２クロックラッチさせる第２の遅延回路
とを有する間引き回路を備えるように構成される。
【００２０】さらに、本発明の第６の発明の映像方式変
換回路は、さらに、輝度信号の加算器の出力を２クロッ
クラッチさせる第１の遅延回路と、第１の色差信号の加
算器出力を４クロックラッチさせる第２の遅延回路と、
第２の色差信号の加算器出力を４クロックラッチさせる
第３の遅延回路とを有する間引き回路を備えるように構
成される。
換回路は、さらに、輝度信号の加算器の出力を２クロッ
クラッチさせる第１の遅延回路と、第１の色差信号の加
算器出力を４クロックラッチさせる第２の遅延回路と、
第２の色差信号の加算器出力を４クロックラッチさせる
第３の遅延回路とを有する間引き回路を備えるように構
成される。
【００２１】さらに、本発明の第７の発明の映像方式変
換回路において、間引き回路は、書込み側のクロックの
２分周回路および４分周回路を有するクロック発生回路
を備えるように構成される。
換回路において、間引き回路は、書込み側のクロックの
２分周回路および４分周回路を有するクロック発生回路
を備えるように構成される。
【００２２】さらに、本発明の第８の発明の映像方式変
換回路は、第１の色差信号および第２の色差信号に対し
て走査線の間引きを行った後の第１の色差信号および第
２の色差信号を多重化するマルチプレクサを備えるよう
に構成される。
換回路は、第１の色差信号および第２の色差信号に対し
て走査線の間引きを行った後の第１の色差信号および第
２の色差信号を多重化するマルチプレクサを備えるよう
に構成される。
【００２３】さらに、本発明の第９の発明の映像方式変
換回路は、輝度信号、第１の色差信号および第２の色差
信号に対して走査線の間引きを行った後の輝度信号、第
１の色差信号および第２の色差信号を多重化するマルチ
プレクサを備えるように構成される。
換回路は、輝度信号、第１の色差信号および第２の色差
信号に対して走査線の間引きを行った後の輝度信号、第
１の色差信号および第２の色差信号を多重化するマルチ
プレクサを備えるように構成される。
【００２４】さらに、本発明の第１０の発明の映像方式
変換回路は、垂直方向の平均化に対しては、輝度信号お
よび多重化された第１の色差信号および第２の色差信号
に対応する２つの平均化回路を有するように構成され
る。
変換回路は、垂直方向の平均化に対しては、輝度信号お
よび多重化された第１の色差信号および第２の色差信号
に対応する２つの平均化回路を有するように構成され
る。
【００２５】さらに、本発明の第１１の発明の映像方式
変換回路は、垂直方向の平均化に対しては、多重化され
た輝度信号および第１の色差信号および第２の色差信号
に対応する１つの平均化回路を有するように構成され
る。
変換回路は、垂直方向の平均化に対しては、多重化され
た輝度信号および第１の色差信号および第２の色差信号
に対応する１つの平均化回路を有するように構成され
る。
【００２６】さらに、本発明の第１２の発明の映像方式
変換回路は、垂直方向の平均化に対しては、輝度信号お
よび第１の色差信号および第２の色差信号に対応する３
つの平均化回路を有するように構成される。
変換回路は、垂直方向の平均化に対しては、輝度信号お
よび第１の色差信号および第２の色差信号に対応する３
つの平均化回路を有するように構成される。
【００２７】さらに、本発明の第１３の発明の映像方式
変換回路は、さらに、２つの垂直平均化回路に対応した
２つのフィールドメモリを有するように構成される。
変換回路は、さらに、２つの垂直平均化回路に対応した
２つのフィールドメモリを有するように構成される。
【００２８】さらに、本発明の第１４の発明の映像方式
変換回路は、さらに、１つの垂直平均化回路に対応した
１つのフィールドメモリを有するように構成される。
変換回路は、さらに、１つの垂直平均化回路に対応した
１つのフィールドメモリを有するように構成される。
【００２９】さらに、本発明の第１５の発明の映像方式
変換回路は、さらに、３つの垂直平均化回路に対応した
３つのフィールドメモリを有するように構成される。
変換回路は、さらに、３つの垂直平均化回路に対応した
３つのフィールドメモリを有するように構成される。
【００３０】
実施の形態１．図１は本発明の実施の形態１の映像方式
変換回路を示す図である。図１において、１０１，１０
２，１０３はそれぞれＲ信号（赤色信号）、Ｇ信号（緑
色信号）、およびＢ信号（青色信号）が順次入力するＶ
ＧＡ方式のＲＧＢ入力端子である。１００はＲＧＢ信号
の各々をＡ／Ｄ変換するためのＡ／Ｄ変換器である。２
００はＡ／Ｄ変換された各ＲＧＢ信号を入力し、テレビ
ジョンのＮＴＳＣ方式（またはＰＡＬ方式）の信号であ
る輝度信号Ｙ、２つの色差信号Ｒ−ＹおよびＢ−Ｙを出
力するためのマトリクス変換器である。
変換回路を示す図である。図１において、１０１，１０
２，１０３はそれぞれＲ信号（赤色信号）、Ｇ信号（緑
色信号）、およびＢ信号（青色信号）が順次入力するＶ
ＧＡ方式のＲＧＢ入力端子である。１００はＲＧＢ信号
の各々をＡ／Ｄ変換するためのＡ／Ｄ変換器である。２
００はＡ／Ｄ変換された各ＲＧＢ信号を入力し、テレビ
ジョンのＮＴＳＣ方式（またはＰＡＬ方式）の信号であ
る輝度信号Ｙ、２つの色差信号Ｒ−ＹおよびＢ−Ｙを出
力するためのマトリクス変換器である。
【００３１】３００ａは、水平方向平均化回路である。
水平方向平均化回路３００ａはマトリクス変換器２００
から入力されたＮＴＳＣ方式に変換された輝度信号Ｙお
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）を受けて、水平方
向の走査線ラインを平均化する回路である。３３０ａは
水平方向間引き回路である。水平方向間引き回路３３０
ａは色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の水平方向の走査
線を間引く機能を有する。３２０は水平変換比を水平方
向間引き回路３３０ａに供給する水平変換比設定回路で
ある。水平方向間引き回路３３０ａおよび水平変換比設
定回路３２０の詳細は後述する。３６０ａは水平方向間
引き回路３３０ａから出力されたＮＴＳＣ方式の色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）を多重化するマルチプレクサ
である。
水平方向平均化回路３００ａはマトリクス変換器２００
から入力されたＮＴＳＣ方式に変換された輝度信号Ｙお
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）を受けて、水平方
向の走査線ラインを平均化する回路である。３３０ａは
水平方向間引き回路である。水平方向間引き回路３３０
ａは色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の水平方向の走査
線を間引く機能を有する。３２０は水平変換比を水平方
向間引き回路３３０ａに供給する水平変換比設定回路で
ある。水平方向間引き回路３３０ａおよび水平変換比設
定回路３２０の詳細は後述する。３６０ａは水平方向間
引き回路３３０ａから出力されたＮＴＳＣ方式の色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）を多重化するマルチプレクサ
である。
【００３２】４００ａは水平方向平均化回路３００ａか
ら入力された輝度信号Ｙおよびマルチプレクサ３６０ａ
から入力された多重化色差信号Ｍをそれぞれ平均化し、
平均化された各ＮＴＳＣ方式の輝度信号Ｙおよび多重化
色差信号Ｍを出力する垂直フィルタ回路である。４０１
はＮＴＳＣ方式の平均化された輝度信号Ｙの走査線を１
クロック遅延するための遅延メモリである。４０２は入
力された現在のＮＴＳＣ方式の輝度信号Ｙ１と遅延メモ
リ４０１で遅延された１クロック前のＮＴＳＣ方式の輝
度信号Ｙ２を加算して２つの信号を平均化する加算回路
である。４０３はＮＴＳＣ方式の平均化された色差信号
Ｃの走査線を１クロック遅延するための遅延メモリであ
る。４０４は入力された現在のＮＴＳＣ方式の色差信号
Ｍ１と遅延メモリ４０３で遅延された１クロック前のＮ
ＴＳＣ方式の色差信号Ｍ２を加算して２つの信号を平均
化する加算回路である。
ら入力された輝度信号Ｙおよびマルチプレクサ３６０ａ
から入力された多重化色差信号Ｍをそれぞれ平均化し、
平均化された各ＮＴＳＣ方式の輝度信号Ｙおよび多重化
色差信号Ｍを出力する垂直フィルタ回路である。４０１
はＮＴＳＣ方式の平均化された輝度信号Ｙの走査線を１
クロック遅延するための遅延メモリである。４０２は入
力された現在のＮＴＳＣ方式の輝度信号Ｙ１と遅延メモ
リ４０１で遅延された１クロック前のＮＴＳＣ方式の輝
度信号Ｙ２を加算して２つの信号を平均化する加算回路
である。４０３はＮＴＳＣ方式の平均化された色差信号
Ｃの走査線を１クロック遅延するための遅延メモリであ
る。４０４は入力された現在のＮＴＳＣ方式の色差信号
Ｍ１と遅延メモリ４０３で遅延された１クロック前のＮ
ＴＳＣ方式の色差信号Ｍ２を加算して２つの信号を平均
化する加算回路である。
【００３３】５００は、垂直フィルタ回路４００ａから
出力されたＮＴＳＣ方式の輝度信号Ｙおよび多重化色差
信号Ｍをそれぞれ１ライン分記憶するフィールドメモリ
である。５５０は垂直フィルタ回路４００ａからのＮＴ
ＳＣ方式の輝度信号Ｙおよび多重化色差信号Ｍをフィー
ルドメモリ５００に書込むための書込み制御回路であ
る。５６０はフィールドメモリ５００に書き込まれたＮ
ＴＳＣ方式の輝度信号Ｙおよび多重化色差信号Ｍを読み
出すための読み出し制御回路である。６００は、輝度信
号Ｙおよび多重化色差信号Ｍから輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）を生成するデマルチプレク
サである。７００はデマルチプレクサ６００から読み出
されたＮＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）をディジタル／アナログ変換するディ
ジタル／アナログ（Ｄ／Ａ）変換回路である。このＤ／
Ａ変換されたＮＴＳＣ方式の輝度信号Ｙおよび色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）がテレビジョン装置に供給され
る。このようにして、ＶＧＡ方式のＲＧＢ信号はテレビ
ジョンのＮＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ
−Ｙ），（Ｒ−Ｙ）に変換され、テレビジョン装置によ
って表示される。
出力されたＮＴＳＣ方式の輝度信号Ｙおよび多重化色差
信号Ｍをそれぞれ１ライン分記憶するフィールドメモリ
である。５５０は垂直フィルタ回路４００ａからのＮＴ
ＳＣ方式の輝度信号Ｙおよび多重化色差信号Ｍをフィー
ルドメモリ５００に書込むための書込み制御回路であ
る。５６０はフィールドメモリ５００に書き込まれたＮ
ＴＳＣ方式の輝度信号Ｙおよび多重化色差信号Ｍを読み
出すための読み出し制御回路である。６００は、輝度信
号Ｙおよび多重化色差信号Ｍから輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）を生成するデマルチプレク
サである。７００はデマルチプレクサ６００から読み出
されたＮＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）をディジタル／アナログ変換するディ
ジタル／アナログ（Ｄ／Ａ）変換回路である。このＤ／
Ａ変換されたＮＴＳＣ方式の輝度信号Ｙおよび色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）がテレビジョン装置に供給され
る。このようにして、ＶＧＡ方式のＲＧＢ信号はテレビ
ジョンのＮＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ
−Ｙ），（Ｒ−Ｙ）に変換され、テレビジョン装置によ
って表示される。
【００３４】以下に、上記のように構成された本発明の
映像方式変換回路出の動作について説明する。図１にお
いて、ＲＧＢ入力端子１０１，１０２，１０３にそれぞ
れ入力したＲ信号（赤色信号），Ｇ信号（緑色信号），
およびＢ信号（青色信号）は、それぞれＡ／Ｄ変換器１
００でＡ／Ｄ変換され、マトリクス変換器２００に供給
される。マトリクス変換器２００では、入力された各Ｒ
ＧＢ信号を、テレビジョンのＮＴＳＣ方式（またはＰＡ
Ｌ方式）の信号である輝度信号Ｙ、２つの色差信号（Ｂ
−Ｙ），（Ｒ−Ｙ）に変換して出力する。なお、色差信
号には上記の輝度信号Ｙ，色差信号（Ｂ−Ｙ），（Ｒ−
Ｙ）信号以外にＩ信号、Ｑ信号で表現される方式および
Ｕ信号、Ｖ信号で表現される方式がある。これらの表現
方法はＲＧＢ信号からこれらの色差信号を算出する時の
算出係数が多少異なるものであり実質的な差はない。本
発明はこれらの３つのいずれの方式にも適用できる。
映像方式変換回路出の動作について説明する。図１にお
いて、ＲＧＢ入力端子１０１，１０２，１０３にそれぞ
れ入力したＲ信号（赤色信号），Ｇ信号（緑色信号），
およびＢ信号（青色信号）は、それぞれＡ／Ｄ変換器１
００でＡ／Ｄ変換され、マトリクス変換器２００に供給
される。マトリクス変換器２００では、入力された各Ｒ
ＧＢ信号を、テレビジョンのＮＴＳＣ方式（またはＰＡ
Ｌ方式）の信号である輝度信号Ｙ、２つの色差信号（Ｂ
−Ｙ），（Ｒ−Ｙ）に変換して出力する。なお、色差信
号には上記の輝度信号Ｙ，色差信号（Ｂ−Ｙ），（Ｒ−
Ｙ）信号以外にＩ信号、Ｑ信号で表現される方式および
Ｕ信号、Ｖ信号で表現される方式がある。これらの表現
方法はＲＧＢ信号からこれらの色差信号を算出する時の
算出係数が多少異なるものであり実質的な差はない。本
発明はこれらの３つのいずれの方式にも適用できる。
【００３５】図２はＲＧＢ入力端子１０１に入力される
ＶＧＡ方式のＲＧＢ信号の詳細な信号波形を示す図であ
る。Ｒ信号、Ｇ信号およびＢ信号は同じような構成の信
号であるので、ここでは総称してＲＧＢ信号という。図
２において、ＶＧＡ方式のＲＧＢ信号は、ＮＴＳＣ方式
では１フレーム５２５本の水平走査線があり、ＰＡＬ方
式では６２５本の走査線がある。本発明においては、入
力信号がＮＴＳＣ方式であろうとＰＡＬ方式であろうと
変換処理上の違いはないので、ＮＴＳＣ方式を例にとっ
て説明する。図２（ａ）は、ＲＧＢ信号をマクロ的に表
わした信号シーケンスであり、図２（ｂ）はＲＧＢ信号
をミクロ的に表わした信号シーケンスである。ＲＧＢ信
号はまず最初に垂直同期信号ＶＤがきて、その後に水平
同期信号ＨＤによって挟まれた画像信号がくる。この垂
直ラインの数は４８０ラインであり、垂直同期信号ＶＤ
の区間が４５ラインに相当するので、合計で垂直ライン
は５２５本になる。図２（ａ），（ｂ）中のＬ１および
Ｌ２はそれぞれペデスタルレベルおよびシンクレベルで
ある。ペデスタルレベルＬ１は、画像データの黒レベル
を示すレベルである。図２（ｂ）に示すように、ペデス
タルレベルＬ１より上に画像データのレベルがきて、そ
の最大レベルＬ３は画像データの白レベルを示すレベル
である。シンクレベルは垂直同期信号ＶＤと水平同期出
力ＨＤの最低レベルを示すレベルである。
ＶＧＡ方式のＲＧＢ信号の詳細な信号波形を示す図であ
る。Ｒ信号、Ｇ信号およびＢ信号は同じような構成の信
号であるので、ここでは総称してＲＧＢ信号という。図
２において、ＶＧＡ方式のＲＧＢ信号は、ＮＴＳＣ方式
では１フレーム５２５本の水平走査線があり、ＰＡＬ方
式では６２５本の走査線がある。本発明においては、入
力信号がＮＴＳＣ方式であろうとＰＡＬ方式であろうと
変換処理上の違いはないので、ＮＴＳＣ方式を例にとっ
て説明する。図２（ａ）は、ＲＧＢ信号をマクロ的に表
わした信号シーケンスであり、図２（ｂ）はＲＧＢ信号
をミクロ的に表わした信号シーケンスである。ＲＧＢ信
号はまず最初に垂直同期信号ＶＤがきて、その後に水平
同期信号ＨＤによって挟まれた画像信号がくる。この垂
直ラインの数は４８０ラインであり、垂直同期信号ＶＤ
の区間が４５ラインに相当するので、合計で垂直ライン
は５２５本になる。図２（ａ），（ｂ）中のＬ１および
Ｌ２はそれぞれペデスタルレベルおよびシンクレベルで
ある。ペデスタルレベルＬ１は、画像データの黒レベル
を示すレベルである。図２（ｂ）に示すように、ペデス
タルレベルＬ１より上に画像データのレベルがきて、そ
の最大レベルＬ３は画像データの白レベルを示すレベル
である。シンクレベルは垂直同期信号ＶＤと水平同期出
力ＨＤの最低レベルを示すレベルである。
【００３６】図３（ａ）は、ＮＴＳＣ方式の輝度信号
Ｙ、色差信号（Ｂ−Ｙ）、（Ｒ−Ｙ）はＮＴＳＣ信号を
マクロ的に表わした信号シーケンスであり、図２（ｂ）
はＮＴＳＣ信号をミクロ的に表わした信号シーケンスで
ある。ＮＴＳＣ信号はまず最初に垂直同期信号ＶＤがき
て、その後に水平同期信号ＨＤによって挟まれた画像信
号がくる。ＮＴＳＣ信号においては、第１フィールドは
奇数番目の走査線が表示され、第２フィールドは偶数番
目の走査線が表示される。
Ｙ、色差信号（Ｂ−Ｙ）、（Ｒ−Ｙ）はＮＴＳＣ信号を
マクロ的に表わした信号シーケンスであり、図２（ｂ）
はＮＴＳＣ信号をミクロ的に表わした信号シーケンスで
ある。ＮＴＳＣ信号はまず最初に垂直同期信号ＶＤがき
て、その後に水平同期信号ＨＤによって挟まれた画像信
号がくる。ＮＴＳＣ信号においては、第１フィールドは
奇数番目の走査線が表示され、第２フィールドは偶数番
目の走査線が表示される。
【００３７】図４（ａ）は映像信号のタイミングを示す
図である。図４（ａ）において、Ａはフロントポーチ、
Ｂは同期幅、Ｃはバックポーチ、Ｄはブランキング期
間、Ｅは表示期間、Ｆは周期を表わす。ＶＧＡ信号およ
びＮＴＳＣ信号に対するこれらのＡ〜Ｆの値は図４
（ｂ）および図４（ｃ）に示す。図４（ｂ）はＶＧＡ信
号に対する上記のＡ〜Ｆの値を示す図である。図４
（ｃ）はＮＴＳＣ信号に対する上記のＡ〜Ｆの値を示す
図である。図４（ｂ）と図４（ｃ）とのもっとも大きな
違いは、前者の周期Ｆが31.778μｓ（31.47ＭＨｚ）で
あるのに対して、後者は63.5μｓ（15.734ＭＨｚ）であ
ることである。すなわち、ＮＴＳＣ方式においては、イ
ンターレース方式を採用しているために、その周期はＶ
ＧＡ方式の周期の２倍となっている。なお、垂直方向の
走査線数は、前者が４８０本、後者が４８５本である。
このように、比較すると分かるように、ＶＧＡ信号をＮ
ＴＳＣ信号に変換する場合は、ＶＧＡ信号の走査線２本
からＮＴＳＣ信号の走査線１本を生成すればよい。しか
も、ＮＴＳＣ信号はインターレース方式であるので、Ｖ
ＧＡ方式の走査線は交互にＮＴＳＣ方式の奇数番目およ
び偶数番目の走査線に割り当てられる。
図である。図４（ａ）において、Ａはフロントポーチ、
Ｂは同期幅、Ｃはバックポーチ、Ｄはブランキング期
間、Ｅは表示期間、Ｆは周期を表わす。ＶＧＡ信号およ
びＮＴＳＣ信号に対するこれらのＡ〜Ｆの値は図４
（ｂ）および図４（ｃ）に示す。図４（ｂ）はＶＧＡ信
号に対する上記のＡ〜Ｆの値を示す図である。図４
（ｃ）はＮＴＳＣ信号に対する上記のＡ〜Ｆの値を示す
図である。図４（ｂ）と図４（ｃ）とのもっとも大きな
違いは、前者の周期Ｆが31.778μｓ（31.47ＭＨｚ）で
あるのに対して、後者は63.5μｓ（15.734ＭＨｚ）であ
ることである。すなわち、ＮＴＳＣ方式においては、イ
ンターレース方式を採用しているために、その周期はＶ
ＧＡ方式の周期の２倍となっている。なお、垂直方向の
走査線数は、前者が４８０本、後者が４８５本である。
このように、比較すると分かるように、ＶＧＡ信号をＮ
ＴＳＣ信号に変換する場合は、ＶＧＡ信号の走査線２本
からＮＴＳＣ信号の走査線１本を生成すればよい。しか
も、ＮＴＳＣ信号はインターレース方式であるので、Ｖ
ＧＡ方式の走査線は交互にＮＴＳＣ方式の奇数番目およ
び偶数番目の走査線に割り当てられる。
【００３８】図５はトリクス変換器２００の詳細回路を
示す図である。図５において、入力端子２０１，２０
２，２０３から入力したＤ／Ａ変換されたＲＧＢ信号
は、それぞれ係数乗算器２０７，２０８，２０９に入力
し、図６に示される式（１）〜（３）中の係数Ａ１１〜
Ａ３３を用いて乗算が行われ、その乗算結果は加算器２
１０で加算され、ＮＴＳＣ方式の輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）が出力端子２０４，２０
５，２０６から出力される。
示す図である。図５において、入力端子２０１，２０
２，２０３から入力したＤ／Ａ変換されたＲＧＢ信号
は、それぞれ係数乗算器２０７，２０８，２０９に入力
し、図６に示される式（１）〜（３）中の係数Ａ１１〜
Ａ３３を用いて乗算が行われ、その乗算結果は加算器２
１０で加算され、ＮＴＳＣ方式の輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）が出力端子２０４，２０
５，２０６から出力される。
【００３９】図６は、ＲＧＢ信号からＮＴＳＣ方式の輝
度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）を生成
する一般式およびその式中の係数Ａ１１〜Ａ３３の値を
示す図である。ＮＴＳＣ方式の輝度信号Ｙは式（１）に
よって生成され、色差信号（Ｂ−Ｙ）は式（２）によっ
て生成され、色差信号（Ｒ−Ｙ）は式（３）によって生
成される。たとえば、Ａ１１は、図６中の表の構成値の
欄に記載されるように、Ｒ信号を２ビットシフト（１／
４）した信号、５ビットシフト（１／３２）した信号、
６ビットシフト（１／６４）した信号を加算して作られ
る。他の係数も図６中の表の構成値の欄に記載されるよ
うにして作られる。Ｉ信号、Ｑ信号も同様にして作られ
るが、公知事項であるのでここではその説明を省略す
る。
度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）を生成
する一般式およびその式中の係数Ａ１１〜Ａ３３の値を
示す図である。ＮＴＳＣ方式の輝度信号Ｙは式（１）に
よって生成され、色差信号（Ｂ−Ｙ）は式（２）によっ
て生成され、色差信号（Ｒ−Ｙ）は式（３）によって生
成される。たとえば、Ａ１１は、図６中の表の構成値の
欄に記載されるように、Ｒ信号を２ビットシフト（１／
４）した信号、５ビットシフト（１／３２）した信号、
６ビットシフト（１／６４）した信号を加算して作られ
る。他の係数も図６中の表の構成値の欄に記載されるよ
うにして作られる。Ｉ信号、Ｑ信号も同様にして作られ
るが、公知事項であるのでここではその説明を省略す
る。
【００４０】図７はマトリクス変換器２００に入力され
るＲＧＢ信号と生成されたＮＴＳＣ方式の輝度信号Ｙお
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）との時間関係を示
す図である。この図に示すようにＲＧＢの各信号Ｒ０，
Ｒ１，Ｒ２・・・、Ｇ０，Ｇ１，Ｇ２，・・・，Ｂ０，
Ｂ１，Ｂ２，・・・は同時に並行して入力し、生成され
たＮＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）はＲＧＢ信号から一定時間遅れている
が同様に並行して、Ｙ０，Ｙ１，Ｙ２・・・、Ｕ０，Ｕ
１，Ｕ２，・・・，Ｖ０，Ｖ１，Ｖ２，・・・として出
力される。
るＲＧＢ信号と生成されたＮＴＳＣ方式の輝度信号Ｙお
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）との時間関係を示
す図である。この図に示すようにＲＧＢの各信号Ｒ０，
Ｒ１，Ｒ２・・・、Ｇ０，Ｇ１，Ｇ２，・・・，Ｂ０，
Ｂ１，Ｂ２，・・・は同時に並行して入力し、生成され
たＮＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）はＲＧＢ信号から一定時間遅れている
が同様に並行して、Ｙ０，Ｙ１，Ｙ２・・・、Ｕ０，Ｕ
１，Ｕ２，・・・，Ｖ０，Ｖ１，Ｖ２，・・・として出
力される。
【００４１】図８は、実施の形態１の水平方向平均化回
路３００ａおよび水平方向間引き回路３３０ａの詳細回
路を示す図である。端子３０１から入力したマトリクス
変換器２００からの出力であるＮＴＳＣ方式の輝度信号
Ｙ１はＤフリップフロップ３１１に入力し１クロック遅
延され遅延信号Ｙ２として出力され、この遅延信号Ｙ２
はＤフリップフロップ３１２に入力され、遅延され遅延
信号Ｙ３として出力される。これらの入力信号Ｙ１、遅
延信号Ｙ２およびＹ３は加算器３１３に入力され、平均
化された後、遅延輝度信号Ｙ４として出力される。同様
に、端子３０２から入力したマトリクス変換器２００か
らの出力であるＮＴＳＣ方式の色差信号（Ｂ−Ｙ）はＤ
フリップフロップ３１４にＵ１として入力し１クロック
遅延され遅延信号Ｕ２として出力され、この遅延信号Ｕ
２はＤフリップフロップ３１５に入力され、１クロック
遅延されて、遅延信号Ｕ３として出力される。この入力
信号Ｕ１、遅延信号Ｕ２およびＵ３は加算器３１６に入
力され、平均化された後、遅延色差信号Ｕ４として出力
される。また、端子３０３から入力したマトリクス変換
器２００からの出力であるＮＴＳＣ方式の色差信号（Ｒ
−Ｙ）はＤフリップフロップ３１７にＶ１として入力し
１クロック遅延され遅延信号Ｖ２として出力され、この
遅延信号Ｖ２はＤフリップフロップ３１８に入力され、
遅延された後、遅延信号Ｖ３として出力される。これら
の入力信号Ｖ１、遅延信号Ｖ２およびＶ３は加算器３１
９に入力され、平均化された後、遅延色差信号Ｖ４とし
て出力される。
路３００ａおよび水平方向間引き回路３３０ａの詳細回
路を示す図である。端子３０１から入力したマトリクス
変換器２００からの出力であるＮＴＳＣ方式の輝度信号
Ｙ１はＤフリップフロップ３１１に入力し１クロック遅
延され遅延信号Ｙ２として出力され、この遅延信号Ｙ２
はＤフリップフロップ３１２に入力され、遅延され遅延
信号Ｙ３として出力される。これらの入力信号Ｙ１、遅
延信号Ｙ２およびＹ３は加算器３１３に入力され、平均
化された後、遅延輝度信号Ｙ４として出力される。同様
に、端子３０２から入力したマトリクス変換器２００か
らの出力であるＮＴＳＣ方式の色差信号（Ｂ−Ｙ）はＤ
フリップフロップ３１４にＵ１として入力し１クロック
遅延され遅延信号Ｕ２として出力され、この遅延信号Ｕ
２はＤフリップフロップ３１５に入力され、１クロック
遅延されて、遅延信号Ｕ３として出力される。この入力
信号Ｕ１、遅延信号Ｕ２およびＵ３は加算器３１６に入
力され、平均化された後、遅延色差信号Ｕ４として出力
される。また、端子３０３から入力したマトリクス変換
器２００からの出力であるＮＴＳＣ方式の色差信号（Ｒ
−Ｙ）はＤフリップフロップ３１７にＶ１として入力し
１クロック遅延され遅延信号Ｖ２として出力され、この
遅延信号Ｖ２はＤフリップフロップ３１８に入力され、
遅延された後、遅延信号Ｖ３として出力される。これら
の入力信号Ｖ１、遅延信号Ｖ２およびＶ３は加算器３１
９に入力され、平均化された後、遅延色差信号Ｖ４とし
て出力される。
【００４２】加算器３１６および３１９からの遅延色差
信号Ｕ、Ｖはそれぞれ、水平方向間引き回路３３０ａ中
のＤフリップフロップ３５１および３５３に入力され、
そこで１／２周波数クロック（１／２ＣＬＫ）によっ
て、それぞれ２クロックの時間ラッチされ、色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）として端子３０６，３０７から
出力される。この色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）はマ
ルチプレクサ３６０ａに入力され、多重化され、多重化
色差信号Ｍとして垂直フィルタ回路４００へ出力され
る。
信号Ｕ、Ｖはそれぞれ、水平方向間引き回路３３０ａ中
のＤフリップフロップ３５１および３５３に入力され、
そこで１／２周波数クロック（１／２ＣＬＫ）によっ
て、それぞれ２クロックの時間ラッチされ、色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）として端子３０６，３０７から
出力される。この色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）はマ
ルチプレクサ３６０ａに入力され、多重化され、多重化
色差信号Ｍとして垂直フィルタ回路４００へ出力され
る。
【００４３】図９（ａ）は水平変換比設定回路３２０の
詳細回路を示す図である。図９（ａ）において、３２１
は書込み側クロック発生回路、３２３，３２４はそれぞ
れ２分周器、４分周器である。ロック発生回路３２１で
発生されたクロックは、直接、または分周器３２３，３
２４でそれぞれ２分周、４分周され、出力端子３２１，
３２２，３２３から出力される。図９（ｂ）はクロック
発生回路３２１で発生されるクロック波形ＣＬ、分周器
３２３，３２４から出力される各クロック１／２ＣＬお
よび１／４ＣＬを示す図である。
詳細回路を示す図である。図９（ａ）において、３２１
は書込み側クロック発生回路、３２３，３２４はそれぞ
れ２分周器、４分周器である。ロック発生回路３２１で
発生されたクロックは、直接、または分周器３２３，３
２４でそれぞれ２分周、４分周され、出力端子３２１，
３２２，３２３から出力される。図９（ｂ）はクロック
発生回路３２１で発生されるクロック波形ＣＬ、分周器
３２３，３２４から出力される各クロック１／２ＣＬお
よび１／４ＣＬを示す図である。
【００４４】垂直フィルタ回路４００ａから出力された
ＮＴＳＣ方式の輝度信号Ｙおよび多重化色差信号Ｍはフ
ィールドメモリ５００に入力され、それぞれ１Ｈライン
メモリに蓄積される。ＮＴＳＣ方式の輝度信号Ｙおよび
多重化色差信号Ｍの書込みは書込み制御回路５５０によ
って行われ、読み出しは読み出し制御回路５６０によっ
て行われる。
ＮＴＳＣ方式の輝度信号Ｙおよび多重化色差信号Ｍはフ
ィールドメモリ５００に入力され、それぞれ１Ｈライン
メモリに蓄積される。ＮＴＳＣ方式の輝度信号Ｙおよび
多重化色差信号Ｍの書込みは書込み制御回路５５０によ
って行われ、読み出しは読み出し制御回路５６０によっ
て行われる。
【００４５】フィールドメモリ５００から読み出された
ＮＴＳＣ方式の輝度信号Ｙおよび多重化色差信号Ｍはデ
マルチプレクサ６００で分離され、輝度信号Ｙおよび色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）が得られる。この分離信
号である輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−
Ｙ）はＤ／Ａ変換回路７００でディジタル／アナログ変
換され、テレビジョン装置に供給され、テレビジョン装
置によって表示される。
ＮＴＳＣ方式の輝度信号Ｙおよび多重化色差信号Ｍはデ
マルチプレクサ６００で分離され、輝度信号Ｙおよび色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）が得られる。この分離信
号である輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−
Ｙ）はＤ／Ａ変換回路７００でディジタル／アナログ変
換され、テレビジョン装置に供給され、テレビジョン装
置によって表示される。
【００４６】図１０は、図１および図８に示される水平
方向平均化回路３００ａ、水平方向間引き回路３３０ａ
およびマルチプレクサ３６０ａにおける信号の流れを示
す図である。水平方向平均化回路３００ａにおいて、遅
延過程は輝度信号Ｙ、色差信号（Ｂ−Ｙ）、（Ｒ−Ｙ）
について全て同じであるので、遅延過程はＵ信号のみに
ついて説明する。図１０（ａ）は端子３０４に入力する
クロックである。図１０（ｂ）は端子３０２から入力
し、Ｄフリップフロップ３１４に入力される色差信号Ｕ
１である。Ｄ０，Ｄ１，Ｄ２，Ｄ３，・・・・は色差信
号Ｕのデータストリームを示す。図１０（ｃ）はＤフリ
ップフロップ３１４でさらに１クロックだけ遅延された
信号Ｕ２を示す。図１０（ｄ）はＤフリップフロップ３
１５でさらに１クロックだけ遅延された信号Ｕ３を示
す。図１０（ｅ）は上で得られた信号Ｕ１，Ｕ２，Ｕ３
を重み付けして加算した結果得られた信号Ｕ４を示す。
この重み付けは、たとえば、３ライン中、中央のライン
のデータは１／２し、その前後のラインのデータは１／
４するように決められる。従って、これを式で表わす
と、Ｂ０＝Ｄ０／４＋Ｄ１／２＋Ｄ２／４となる。図
中、Ｂ０はそれぞれ同時刻のデータＤ０，Ｄ１，Ｄ２に
重み付けを行って加算されたデータである。Ｂ１，Ｂ
２，Ｂ３，・・・・についても同様に計算される。
方向平均化回路３００ａ、水平方向間引き回路３３０ａ
およびマルチプレクサ３６０ａにおける信号の流れを示
す図である。水平方向平均化回路３００ａにおいて、遅
延過程は輝度信号Ｙ、色差信号（Ｂ−Ｙ）、（Ｒ−Ｙ）
について全て同じであるので、遅延過程はＵ信号のみに
ついて説明する。図１０（ａ）は端子３０４に入力する
クロックである。図１０（ｂ）は端子３０２から入力
し、Ｄフリップフロップ３１４に入力される色差信号Ｕ
１である。Ｄ０，Ｄ１，Ｄ２，Ｄ３，・・・・は色差信
号Ｕのデータストリームを示す。図１０（ｃ）はＤフリ
ップフロップ３１４でさらに１クロックだけ遅延された
信号Ｕ２を示す。図１０（ｄ）はＤフリップフロップ３
１５でさらに１クロックだけ遅延された信号Ｕ３を示
す。図１０（ｅ）は上で得られた信号Ｕ１，Ｕ２，Ｕ３
を重み付けして加算した結果得られた信号Ｕ４を示す。
この重み付けは、たとえば、３ライン中、中央のライン
のデータは１／２し、その前後のラインのデータは１／
４するように決められる。従って、これを式で表わす
と、Ｂ０＝Ｄ０／４＋Ｄ１／２＋Ｄ２／４となる。図
中、Ｂ０はそれぞれ同時刻のデータＤ０，Ｄ１，Ｄ２に
重み付けを行って加算されたデータである。Ｂ１，Ｂ
２，Ｂ３，・・・・についても同様に計算される。
【００４７】図１０（ｆ）は水平方向間引き回路３３０
ａに入力されるクロックを示す。このクロックは水平方
向平均化回路３００ａに入力されるクロックを２分周し
た周波数を有するクロックである。加算器３１６で得ら
れた色差信号Ｕ４は水平方向間引き回路３３０ａ中のＤ
フリップフロップ３５１に入力され、図１０（ｇ）のよ
うなデータＵＣ０が得られる。データＵＣ０はデータＢ
０と同じであるが、Ｄフリップフロップ３５１に入力す
るクロックが２分周されているので、２クロック分ラッ
チされている。端子３０３に入力した色差信号Ｖも同様
にして、Ｄフリップフロップ３５３から図１０（ｈ）に
示すような２クロック分ラッチされたデータＶＣ０が得
られる。このＤフリップフロップ３５１からの出力Ｙと
Ｄフリップフロップ３５３からの出力Ｖは、次段のマル
チプレクサ３６０ａで多重化され、図１０（ｉ）に示す
ように、データＵＣ０，ＶＣＯ，ＵＣ１，ＶＣ２，ＵＣ
３，ＶＣ３・・・のように並んだ多重化色差信号Ｍが得
られる。
ａに入力されるクロックを示す。このクロックは水平方
向平均化回路３００ａに入力されるクロックを２分周し
た周波数を有するクロックである。加算器３１６で得ら
れた色差信号Ｕ４は水平方向間引き回路３３０ａ中のＤ
フリップフロップ３５１に入力され、図１０（ｇ）のよ
うなデータＵＣ０が得られる。データＵＣ０はデータＢ
０と同じであるが、Ｄフリップフロップ３５１に入力す
るクロックが２分周されているので、２クロック分ラッ
チされている。端子３０３に入力した色差信号Ｖも同様
にして、Ｄフリップフロップ３５３から図１０（ｈ）に
示すような２クロック分ラッチされたデータＶＣ０が得
られる。このＤフリップフロップ３５１からの出力Ｙと
Ｄフリップフロップ３５３からの出力Ｖは、次段のマル
チプレクサ３６０ａで多重化され、図１０（ｉ）に示す
ように、データＵＣ０，ＶＣＯ，ＵＣ１，ＶＣ２，ＵＣ
３，ＶＣ３・・・のように並んだ多重化色差信号Ｍが得
られる。
【００４８】水平方向平均化回路３００ａから得られた
輝度信号Ｙおよびマルチプレクサ３６０ａから得られた
多重化色差信号Ｍは、それぞれ垂直フィルタ回路４００
ａに入力される。図１に示すように、垂直フィルタ回路
４００ａに入力した輝度信号Ｙは、入力されたそのまま
の輝度信号Ｙ１と遅延メモリ４０１で１クロック遅延さ
れた輝度信号Ｙ２とが加算器４０２で加算され、平均化
が行われ、輝度信号Ｙとして出力される。一方、垂直フ
ィルタ回路４００ａに入力した多重化色差信号Ｍは、入
力されたそのままの色差信号Ｍ１と遅延メモリ４０３で
１クロック遅延された色差信号Ｍ２とが加算器４０４で
加算され平均化され、多重化色差信号Ｍとして出力され
る。
輝度信号Ｙおよびマルチプレクサ３６０ａから得られた
多重化色差信号Ｍは、それぞれ垂直フィルタ回路４００
ａに入力される。図１に示すように、垂直フィルタ回路
４００ａに入力した輝度信号Ｙは、入力されたそのまま
の輝度信号Ｙ１と遅延メモリ４０１で１クロック遅延さ
れた輝度信号Ｙ２とが加算器４０２で加算され、平均化
が行われ、輝度信号Ｙとして出力される。一方、垂直フ
ィルタ回路４００ａに入力した多重化色差信号Ｍは、入
力されたそのままの色差信号Ｍ１と遅延メモリ４０３で
１クロック遅延された色差信号Ｍ２とが加算器４０４で
加算され平均化され、多重化色差信号Ｍとして出力され
る。
【００４９】図１１は、遅延メモリを２つ用いた垂直フ
ィルタ回路４００ａを示す図である。図１における垂直
フィルタ回路４００ａは遅延メモリを１つ用いている
が、図１１に示すように遅延メモリを２つ用いてもよ
い。すなわち、３ライン分のデータを用いて、１ライン
分のデータを作ることによって平均化を行うこともでき
る。このような平均化処理をすることによって、現在の
ラインと直前のラインと２つ前のラインの重み付けされ
たデータを加算して１ラインの出力データを生成する。
このように、垂直方向に隣合う表示データの複数ライン
の表示データを平均化処理をすることによって、垂直方
向に隣合う表示データの輝度が急峻にならずにすみ、人
間の目ではちらつきを感じないようにすることができ
る。図１１に示す垂直フィルタ回路４００ａにおいて、
４１１は入力端子、４０１，４０７は遅延メモリ、４０
２は加算器、４１２は出力端子である。図１１の垂直フ
ィルタ回路４００ａは図２３に示す従来の垂直フィルタ
回路４００中の輝度信号Ｙを遅延させる部分の回路と同
じであるので詳細な説明は省略する。
ィルタ回路４００ａを示す図である。図１における垂直
フィルタ回路４００ａは遅延メモリを１つ用いている
が、図１１に示すように遅延メモリを２つ用いてもよ
い。すなわち、３ライン分のデータを用いて、１ライン
分のデータを作ることによって平均化を行うこともでき
る。このような平均化処理をすることによって、現在の
ラインと直前のラインと２つ前のラインの重み付けされ
たデータを加算して１ラインの出力データを生成する。
このように、垂直方向に隣合う表示データの複数ライン
の表示データを平均化処理をすることによって、垂直方
向に隣合う表示データの輝度が急峻にならずにすみ、人
間の目ではちらつきを感じないようにすることができ
る。図１１に示す垂直フィルタ回路４００ａにおいて、
４１１は入力端子、４０１，４０７は遅延メモリ、４０
２は加算器、４１２は出力端子である。図１１の垂直フ
ィルタ回路４００ａは図２３に示す従来の垂直フィルタ
回路４００中の輝度信号Ｙを遅延させる部分の回路と同
じであるので詳細な説明は省略する。
【００５０】図１において、フィールドメモリ５００
は、垂直フィルタ回路４００ａから出力されたＮＴＳＣ
方式の輝度信号Ｙおよび多重化色差信号Ｍをそれぞれ１
ライン分記憶する。書込み制御回路５５０は垂直フィル
タ回路４００ａからのＮＴＳＣ方式の輝度信号Ｙおよび
多重化色差信号Ｍをフィールドメモリ５００に書込むた
めの書込み制御を行う。読み出し制御回路５６０はフィ
ールドメモリ５００に書き込まれたＮＴＳＣ方式の輝度
信号Ｙおよび多重化色差信号Ｍを読み出すための読み出
し制御を行う。
は、垂直フィルタ回路４００ａから出力されたＮＴＳＣ
方式の輝度信号Ｙおよび多重化色差信号Ｍをそれぞれ１
ライン分記憶する。書込み制御回路５５０は垂直フィル
タ回路４００ａからのＮＴＳＣ方式の輝度信号Ｙおよび
多重化色差信号Ｍをフィールドメモリ５００に書込むた
めの書込み制御を行う。読み出し制御回路５６０はフィ
ールドメモリ５００に書き込まれたＮＴＳＣ方式の輝度
信号Ｙおよび多重化色差信号Ｍを読み出すための読み出
し制御を行う。
【００５１】図１２はフィールドメモリ５００の書込み
制御および読み出し制御を説明するための図である。図
１２において、５０１は垂直フィルタ回路４００ａから
の輝度信号Ｙまたは多重化色差信号Ｍが入力する入力端
子である。フィールドメモリ５００は輝度信号Ｙでも多
重化色差信号Ｍでも動作は同じであるので、輝度信号Ｙ
を例にとって説明する。端子５０１に入力した輝度信号
Ｙは書込み制御回路５５０の制御のもとにフィールドメ
モリアレイ５０３に書込まれる。次に、書込み制御につ
いて説明する。書込みアドレス生成回路５５１で生成さ
れたアドレス、書込みクロック生成回路５５３で生成さ
れた書込みクロック（ＷＣＬＫ）、および書込みイネー
ブル生成回路５５２で生成された書込みイネーブル信号
（ＷＩＮＢ）が書込みアドレスデコーダ５０４に送出さ
れる。アドレスデコーダ５０４は、イネーブル出力信号
を受けたときに、書き込みクロックに同期して輝度信号
Ｙを書込みアドレス生成回路５５１で生成されるアドレ
スに対応するフィールドメモリアレイに書込む。
制御および読み出し制御を説明するための図である。図
１２において、５０１は垂直フィルタ回路４００ａから
の輝度信号Ｙまたは多重化色差信号Ｍが入力する入力端
子である。フィールドメモリ５００は輝度信号Ｙでも多
重化色差信号Ｍでも動作は同じであるので、輝度信号Ｙ
を例にとって説明する。端子５０１に入力した輝度信号
Ｙは書込み制御回路５５０の制御のもとにフィールドメ
モリアレイ５０３に書込まれる。次に、書込み制御につ
いて説明する。書込みアドレス生成回路５５１で生成さ
れたアドレス、書込みクロック生成回路５５３で生成さ
れた書込みクロック（ＷＣＬＫ）、および書込みイネー
ブル生成回路５５２で生成された書込みイネーブル信号
（ＷＩＮＢ）が書込みアドレスデコーダ５０４に送出さ
れる。アドレスデコーダ５０４は、イネーブル出力信号
を受けたときに、書き込みクロックに同期して輝度信号
Ｙを書込みアドレス生成回路５５１で生成されるアドレ
スに対応するフィールドメモリアレイに書込む。
【００５２】一方、フィールドメモリアレイ５０３に書
き込まれた輝度信号Ｙは読み出しアドレスデコーダ５０
５の制御の基に読み出される。次に、読み出し制御につ
いて説明する。読み出しアドレス生成回路５６１で生成
されたアドレス、読み出しクロック生成回路５６３で生
成された読み出しクロック（ＲＣＬＫ）、および読み出
しイネーブル生成回路５６２で生成された読み出しイネ
ーブル信号（ＲＩＮＢ）が読み出しアドレスデコーダ５
０５に送出される。読み出しアドレスデコーダ５０５
は、イネーブル出力信号を受けたときに、読み出しクロ
ックに同期して輝度信号Ｙを読み出しアドレス生成回路
５６１で生成されるアドレスに対応するフィールドメモ
リアレイから読み出す。読み出された輝度信号Ｙは出力
端子５０２に供給される。
き込まれた輝度信号Ｙは読み出しアドレスデコーダ５０
５の制御の基に読み出される。次に、読み出し制御につ
いて説明する。読み出しアドレス生成回路５６１で生成
されたアドレス、読み出しクロック生成回路５６３で生
成された読み出しクロック（ＲＣＬＫ）、および読み出
しイネーブル生成回路５６２で生成された読み出しイネ
ーブル信号（ＲＩＮＢ）が読み出しアドレスデコーダ５
０５に送出される。読み出しアドレスデコーダ５０５
は、イネーブル出力信号を受けたときに、読み出しクロ
ックに同期して輝度信号Ｙを読み出しアドレス生成回路
５６１で生成されるアドレスに対応するフィールドメモ
リアレイから読み出す。読み出された輝度信号Ｙは出力
端子５０２に供給される。
【００５３】図１３は、図１２の書込み制御回路５５
０、読み出し制御回路５６０で生成される各書込みおよ
び読み出し信号と書込みデータおよび読み出しデータ間
の関係を示すタイミングチャートである。本発明におけ
るＶＧＡ信号とＮＴＳＣ信号との関係は、上述したよう
に、ＶＧＡ信号の２画面ごとにＮＴＳＣ信号の１画面が
対応するので、書込みクロック（ＷＣＬＫ）の周波数は
読み出しクロック（ＲＣＬＫ）の周波数の２倍になって
いる。
０、読み出し制御回路５６０で生成される各書込みおよ
び読み出し信号と書込みデータおよび読み出しデータ間
の関係を示すタイミングチャートである。本発明におけ
るＶＧＡ信号とＮＴＳＣ信号との関係は、上述したよう
に、ＶＧＡ信号の２画面ごとにＮＴＳＣ信号の１画面が
対応するので、書込みクロック（ＷＣＬＫ）の周波数は
読み出しクロック（ＲＣＬＫ）の周波数の２倍になって
いる。
【００５４】図１３（ａ）は、期間Ｔの間にフィールド
メモリアレイ５０３に書き込まれる輝度信号Ｙまたは多
重化色差信号Ｍの１ライン分の書込みデータを示す。書
込み制御回路５５０側において、１ライン分のデータ
は、図１３（ｂ）に示す書込みイネーブル信号（ＷＩＮ
Ｂ）が論理「Ｌ」のときに、すなわち時間Ｔの間だけ、
書込みクロック（ＷＣＬＫ）によってフィールドメモリ
アレイ５０３に書き込まれる。
メモリアレイ５０３に書き込まれる輝度信号Ｙまたは多
重化色差信号Ｍの１ライン分の書込みデータを示す。書
込み制御回路５５０側において、１ライン分のデータ
は、図１３（ｂ）に示す書込みイネーブル信号（ＷＩＮ
Ｂ）が論理「Ｌ」のときに、すなわち時間Ｔの間だけ、
書込みクロック（ＷＣＬＫ）によってフィールドメモリ
アレイ５０３に書き込まれる。
【００５５】図１３（ｄ）は、期間２Ｔの間にフィール
ドメモリアレイ５０３から読み出される輝度信号Ｙまた
は多重化色差信号Ｍの１ライン分の読み出しデータを示
す。読み出し制御回路５６０側において、１ライン分の
データは、図１３（ｅ）に示す読み出しイネーブル信号
（ＲＩＮＢ）が論理「Ｌ」のときに、すなわち時間２Ｔ
の間だけ、読み出しクロック（ＲＣＬＫ）によってフィ
ールドメモリアレイ５０３から読み出される。
ドメモリアレイ５０３から読み出される輝度信号Ｙまた
は多重化色差信号Ｍの１ライン分の読み出しデータを示
す。読み出し制御回路５６０側において、１ライン分の
データは、図１３（ｅ）に示す読み出しイネーブル信号
（ＲＩＮＢ）が論理「Ｌ」のときに、すなわち時間２Ｔ
の間だけ、読み出しクロック（ＲＣＬＫ）によってフィ
ールドメモリアレイ５０３から読み出される。
【００５６】フィールドメモリアレイ５０３がＦＩＦＯ
（first-in first-out、先入れ先出し）で構成される場
合は、図１３（ａ）のようにデータが書込まれた次のク
ロック以降にデータを読み出すことができるので、図１
３（ａ）に示すように、２Ｔ時間たったときにすぐに次
のデータを書込むことができる。
（first-in first-out、先入れ先出し）で構成される場
合は、図１３（ａ）のようにデータが書込まれた次のク
ロック以降にデータを読み出すことができるので、図１
３（ａ）に示すように、２Ｔ時間たったときにすぐに次
のデータを書込むことができる。
【００５７】図１７（ａ）は実施の形態１のフィールド
メモリ５００に使用されるフィールドメモリセルアレイ
の必要量を示したものである。実施の形態１において
は、輝度信号Ｙ用の１ラインのフィールドメモリセルア
レイと多重化色差信号Ｍ用の１ラインのフィールドメモ
リセルアレイの２つが必要となるが、色差信号Ｍ用のフ
ィールドメモリセルアレイは色差信号（Ｂ−Ｙ），（Ｒ
−Ｙ）の２つに対して１ライン分のフィールドメモリセ
ルアレイで足りる。
メモリ５００に使用されるフィールドメモリセルアレイ
の必要量を示したものである。実施の形態１において
は、輝度信号Ｙ用の１ラインのフィールドメモリセルア
レイと多重化色差信号Ｍ用の１ラインのフィールドメモ
リセルアレイの２つが必要となるが、色差信号Ｍ用のフ
ィールドメモリセルアレイは色差信号（Ｂ−Ｙ），（Ｒ
−Ｙ）の２つに対して１ライン分のフィールドメモリセ
ルアレイで足りる。
【００５８】図１４はデマルチプレクサ６００を示す図
である。デマルチプレクサ６００においては、端子６０
１からの輝度信号Ｙはそのまま通過し、端子６０３に出
力される。端子６０２からの多重化色差信号Ｍはデマル
チプレクサ部６０６によって、多重化色差信号Ｍから色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）に分離化され、それぞれ
端子６０４，６０５から出力される。
である。デマルチプレクサ６００においては、端子６０
１からの輝度信号Ｙはそのまま通過し、端子６０３に出
力される。端子６０２からの多重化色差信号Ｍはデマル
チプレクサ部６０６によって、多重化色差信号Ｍから色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）に分離化され、それぞれ
端子６０４，６０５から出力される。
【００５９】デマルチプレクサ６００から出力されたＮ
ＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）はＤ／Ａ変換回路７００によってディジタル
／アナログ変換される。このＤ／Ａ変換されたＮＴＳＣ
方式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−
Ｙ）はテレビジョン装置に供給される。このようにし
て、ＶＧＡ方式のＲＧＢ信号はテレビジョンのＮＴＳＣ
方式の信号Ｙ、（Ｂ−Ｙ），（Ｒ−Ｙ）に変換され、テ
レビジョン装置によって表示される。
ＴＳＣ方式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）はＤ／Ａ変換回路７００によってディジタル
／アナログ変換される。このＤ／Ａ変換されたＮＴＳＣ
方式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−
Ｙ）はテレビジョン装置に供給される。このようにし
て、ＶＧＡ方式のＲＧＢ信号はテレビジョンのＮＴＳＣ
方式の信号Ｙ、（Ｂ−Ｙ），（Ｒ−Ｙ）に変換され、テ
レビジョン装置によって表示される。
【００６０】実施の形態１においては、垂直方向の走査
線の平均化を行う前に水平方向の走査線の平均化および
間引きを行うので、フィールドメモリにおける１Ｈライ
ンメモリのメモリ容量を減少できる。従って、従来例と
比べると１ラインメモリ分のメモリ容量が減少できる。
線の平均化を行う前に水平方向の走査線の平均化および
間引きを行うので、フィールドメモリにおける１Ｈライ
ンメモリのメモリ容量を減少できる。従って、従来例と
比べると１ラインメモリ分のメモリ容量が減少できる。
【００６１】実施の形態２．図１５は本発明の実施の形
態２の映像方式変換回路を示す図である。図１５におい
て、端子１０１，１０２，１０３から入力したＲ信号
（赤色信号），Ｇ信号（緑色信号），およびＢ信号（青
色信号）はＡ／Ｄ変換器１００に入力し、それぞれＡ／
Ｄ変換される。Ａ／Ｄ変換器１００からのＡ／Ｄ変換さ
れた各ＲＧＢ信号はマトリクス変換器２００に入力さ
れ、テレビジョンのＮＴＳＣ方式（またはＰＡＬ方式）
の信号である輝度信号Ｙ、２つの色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）に変換されて水平方向平均化回路３００ｂに
出力される。
態２の映像方式変換回路を示す図である。図１５におい
て、端子１０１，１０２，１０３から入力したＲ信号
（赤色信号），Ｇ信号（緑色信号），およびＢ信号（青
色信号）はＡ／Ｄ変換器１００に入力し、それぞれＡ／
Ｄ変換される。Ａ／Ｄ変換器１００からのＡ／Ｄ変換さ
れた各ＲＧＢ信号はマトリクス変換器２００に入力さ
れ、テレビジョンのＮＴＳＣ方式（またはＰＡＬ方式）
の信号である輝度信号Ｙ、２つの色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）に変換されて水平方向平均化回路３００ｂに
出力される。
【００６２】図１６は実施の形態２における水平方向平
均化回路３００ｂ、水平方向間引き回路３３０ｂを示す
図である。実施の形態２は実施の形態１と比べマルチプ
レクサ３６０ａがない点が異なる。図１６において、水
平方向平均化回路３００ｂは、実施の形態１と同様に、
端子３０１から入力したマトリクス変換器２００からの
出力であるＮＴＳＣ方式の輝度信号Ｙ１はＤフリップフ
ロップ３１１に入力し１クロック遅延され遅延信号Ｙ２
として出力され、この遅延信号Ｙ２はＤフリップフロッ
プ３１２に入力され、遅延され遅延信号Ｙ３として出力
される。これらの入力信号Ｙ１、遅延信号Ｙ２およびＹ
３は加算器３１３に入力され、加算および平均化された
後、輝度信号Ｙとして出力される。同様に、端子３０
２，３０３に入力した色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
についても同様にして平均化された色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）が生成される。
均化回路３００ｂ、水平方向間引き回路３３０ｂを示す
図である。実施の形態２は実施の形態１と比べマルチプ
レクサ３６０ａがない点が異なる。図１６において、水
平方向平均化回路３００ｂは、実施の形態１と同様に、
端子３０１から入力したマトリクス変換器２００からの
出力であるＮＴＳＣ方式の輝度信号Ｙ１はＤフリップフ
ロップ３１１に入力し１クロック遅延され遅延信号Ｙ２
として出力され、この遅延信号Ｙ２はＤフリップフロッ
プ３１２に入力され、遅延され遅延信号Ｙ３として出力
される。これらの入力信号Ｙ１、遅延信号Ｙ２およびＹ
３は加算器３１３に入力され、加算および平均化された
後、輝度信号Ｙとして出力される。同様に、端子３０
２，３０３に入力した色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
についても同様にして平均化された色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）が生成される。
【００６３】水平方向平均化回路３００ｂの加算器３１
３からの遅延信号Ｙ４は端子３０５から輝度信号Ｙとし
て出力される。一方、加算器３１６および３１９からの
遅延信号Ｕ４、Ｖ４は、それぞれ水平方向間引き回路３
３０ｂ中のＤフリップフロップ３５１および３５３に入
力され、そこで加算器３１６および３１９からの色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）出力は１／２周波数クロック
（１／２ＣＬＫ）によって、それぞれ２クロックの時間
ラッチされ、色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）として端
子３０６，３０７から出力される。この時に、色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）の各々に対して間引き処理が行
われる。この間引き処理された色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）は多重化せずに、垂直フィルタ回路４００ｂ
へ出力される。
３からの遅延信号Ｙ４は端子３０５から輝度信号Ｙとし
て出力される。一方、加算器３１６および３１９からの
遅延信号Ｕ４、Ｖ４は、それぞれ水平方向間引き回路３
３０ｂ中のＤフリップフロップ３５１および３５３に入
力され、そこで加算器３１６および３１９からの色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）出力は１／２周波数クロック
（１／２ＣＬＫ）によって、それぞれ２クロックの時間
ラッチされ、色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）として端
子３０６，３０７から出力される。この時に、色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）の各々に対して間引き処理が行
われる。この間引き処理された色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）は多重化せずに、垂直フィルタ回路４００ｂ
へ出力される。
【００６４】垂直フィルタ回路４００ｂは、水平方向平
均化回路３００ｂから入力された輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）をそれぞれ平均化し、平均
化された各ＮＴＳＣ方式の輝度信号Ｙおよび色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）を出力する。垂直フィルタ回路
４００ｂ中の遅延メモリ４０１，加算回路４０２からな
る第１の平均化回路、遅延メモリ４０３，加算回路４０
４からなる第２の平均化回路、遅延メモリ４０５，加算
回路４０６からなる第３の平均化回路は実施の形態１の
図１中の遅延メモリ４０１，加算回路４０２からなる平
均化回路と同じであるので説明を省略する。
均化回路３００ｂから入力された輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）をそれぞれ平均化し、平均
化された各ＮＴＳＣ方式の輝度信号Ｙおよび色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）を出力する。垂直フィルタ回路
４００ｂ中の遅延メモリ４０１，加算回路４０２からな
る第１の平均化回路、遅延メモリ４０３，加算回路４０
４からなる第２の平均化回路、遅延メモリ４０５，加算
回路４０６からなる第３の平均化回路は実施の形態１の
図１中の遅延メモリ４０１，加算回路４０２からなる平
均化回路と同じであるので説明を省略する。
【００６５】実施の形態２においては、垂直フィルタ回
路４００ｂから出力される信号はＮＴＳＣ方式の輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）であるの
で、フィールドメモリ５００において、書込み制御回路
５５０によってそれぞれのフィールドメモリアレイに蓄
積され、読み出し制御回路５６０によてそれぞれのフィ
ールドメモリアレイ５０３から読み出され、ＮＴＳＣ方
式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
として取り出される。フィールドメモリ５００の構成お
よび動作は実施の形態１と同じであるので、詳細な説明
は省略する。実施の形態２においては、フィールドメモ
リ５００からの出力がＮＴＳＣ方式の輝度信号Ｙおよび
色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）であるので、実施の形
態１で用いられたデマルチプレクサ６００は不要とな
る。
路４００ｂから出力される信号はＮＴＳＣ方式の輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）であるの
で、フィールドメモリ５００において、書込み制御回路
５５０によってそれぞれのフィールドメモリアレイに蓄
積され、読み出し制御回路５６０によてそれぞれのフィ
ールドメモリアレイ５０３から読み出され、ＮＴＳＣ方
式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
として取り出される。フィールドメモリ５００の構成お
よび動作は実施の形態１と同じであるので、詳細な説明
は省略する。実施の形態２においては、フィールドメモ
リ５００からの出力がＮＴＳＣ方式の輝度信号Ｙおよび
色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）であるので、実施の形
態１で用いられたデマルチプレクサ６００は不要とな
る。
【００６６】なお、図１７（ｂ）は実施の形態２のフィ
ールドメモリ５００に使用されるフィールドメモリセル
アレイの必要量を示したものである。実施の形態２にお
いては、輝度信号Ｙ用のフィールドメモリセルアレイと
色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）用のフィールドメモリ
セルアレイの３つが必要となるが、色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）の２つに対してはそれぞれ１／２ライ
ン分のフィールドメモリセルアレイで足りる。
ールドメモリ５００に使用されるフィールドメモリセル
アレイの必要量を示したものである。実施の形態２にお
いては、輝度信号Ｙ用のフィールドメモリセルアレイと
色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）用のフィールドメモリ
セルアレイの３つが必要となるが、色差信号（Ｂ−
Ｙ），（Ｒ−Ｙ）の２つに対してはそれぞれ１／２ライ
ン分のフィールドメモリセルアレイで足りる。
【００６７】フィールドメモリ５００からのＮＴＳＣ方
式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
の各出力は直接Ｄ／Ａ変換回路７００に送出され、そこ
でＤ／Ａ変換され、ＮＴＳＣ方式の輝度信号Ｙおよび色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）としてテレビジョン装置
に出力される。
式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
の各出力は直接Ｄ／Ａ変換回路７００に送出され、そこ
でＤ／Ａ変換され、ＮＴＳＣ方式の輝度信号Ｙおよび色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）としてテレビジョン装置
に出力される。
【００６８】実施の形態２においては、第１の色差信号
および第２の色差信号において垂直水平方向間引が行わ
れているので、フィールドメモリ５００の容量が小さい
もので足りる。従来例においては、３ラインを記憶する
メモリ容量が必要であったが、本発明の実施の形態２に
よれば、たとえば、１／２の間引きが行われると仮定す
ると、色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）に対してフィー
ルドメモリが図１７（ｂ）に示すようにそれぞれ半分で
済む。従って、全体として２ライン分のフィールドメモ
リの容量で足りるので、フィールドメモリの節約ができ
る。
および第２の色差信号において垂直水平方向間引が行わ
れているので、フィールドメモリ５００の容量が小さい
もので足りる。従来例においては、３ラインを記憶する
メモリ容量が必要であったが、本発明の実施の形態２に
よれば、たとえば、１／２の間引きが行われると仮定す
ると、色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）に対してフィー
ルドメモリが図１７（ｂ）に示すようにそれぞれ半分で
済む。従って、全体として２ライン分のフィールドメモ
リの容量で足りるので、フィールドメモリの節約ができ
る。
【００６９】実施の形態３．図１８は本発明の実施の形
態３の映像方式変換回路を示す図である。図１８におい
て、端子１０１，１０２，１０３から入力したＲ信号
（赤色信号），Ｇ信号（緑色信号），およびＢ信号（青
色信号）はＡ／Ｄ変換器１００に入力し、それぞれＡ／
Ｄ変換される。Ａ／Ｄ変換器１００からのＡ／Ｄ変換さ
れた各ＲＧＢ信号はマトリクス変換器２００に入力さ
れ、テレビジョンのＮＴＳＣ方式（またはＰＡＬ方式）
の信号である輝度信号Ｙ、２つの色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）に変換されて水平方向平均化回路３００ｃへ
出力される。
態３の映像方式変換回路を示す図である。図１８におい
て、端子１０１，１０２，１０３から入力したＲ信号
（赤色信号），Ｇ信号（緑色信号），およびＢ信号（青
色信号）はＡ／Ｄ変換器１００に入力し、それぞれＡ／
Ｄ変換される。Ａ／Ｄ変換器１００からのＡ／Ｄ変換さ
れた各ＲＧＢ信号はマトリクス変換器２００に入力さ
れ、テレビジョンのＮＴＳＣ方式（またはＰＡＬ方式）
の信号である輝度信号Ｙ、２つの色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）に変換されて水平方向平均化回路３００ｃへ
出力される。
【００７０】図１９は実施の形態３における水平方向平
均化回路３００ｃ、水平方向間引き回路３３０ｃおよび
マルチプレクサ３６０ｃを示す図である。図１９におい
て、水平方向平均化回路３００ｃは、実施の形態１と同
様に、端子３０１から入力したマトリクス変換器２００
からの出力であるＮＴＳＣ方式の輝度信号Ｙ１はＤフリ
ップフロップ３１１に入力し１クロック遅延され遅延信
号Ｙ２として出力され、この遅延信号Ｙ２はＤフリップ
フロップ３１２に入力され、遅延され遅延信号Ｙ３とし
て出力される。これらの入力信号Ｙ１、遅延信号Ｙ２お
よびＹ３は加算器３１３に入力され、平均化された後、
輝度信号Ｙとして出力される。同様に、端子３０２，３
０３に入力した色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）につい
ても同様にして平均化された色差信号（Ｂ−Ｙ），（Ｒ
−Ｙ）が生成される。
均化回路３００ｃ、水平方向間引き回路３３０ｃおよび
マルチプレクサ３６０ｃを示す図である。図１９におい
て、水平方向平均化回路３００ｃは、実施の形態１と同
様に、端子３０１から入力したマトリクス変換器２００
からの出力であるＮＴＳＣ方式の輝度信号Ｙ１はＤフリ
ップフロップ３１１に入力し１クロック遅延され遅延信
号Ｙ２として出力され、この遅延信号Ｙ２はＤフリップ
フロップ３１２に入力され、遅延され遅延信号Ｙ３とし
て出力される。これらの入力信号Ｙ１、遅延信号Ｙ２お
よびＹ３は加算器３１３に入力され、平均化された後、
輝度信号Ｙとして出力される。同様に、端子３０２，３
０３に入力した色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）につい
ても同様にして平均化された色差信号（Ｂ−Ｙ），（Ｒ
−Ｙ）が生成される。
【００７１】水平方向平均化回路３００ｃの加算器３１
３，３１６および３１９からの遅延信号Ｙ４，Ｕ４、Ｖ
４は、それぞれ水平方向間引き回路３３０ｃ中のＤフリ
ップフロップ３５４，３５１および３５３に入力され、
そこで加算器３１３，３１６および３１９からの輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）出力は１／
２周波数クロック（１／２ＣＬＫ）によって、それぞれ
２クロックの時間ラッチされ、輝度信号Ｙ，色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）として端子３０６，３０７，３
０８から出力される。この時に、輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）の各々に対して間引き処理
が行われる。この間引き処理された輝度信号Ｙ，色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）はマルチプレクサ３６０ｃに
送出され、そこで多重化され、多重化信号Ｍとして垂直
フィルタ回路４００ｃへ出力される。
３，３１６および３１９からの遅延信号Ｙ４，Ｕ４、Ｖ
４は、それぞれ水平方向間引き回路３３０ｃ中のＤフリ
ップフロップ３５４，３５１および３５３に入力され、
そこで加算器３１３，３１６および３１９からの輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）出力は１／
２周波数クロック（１／２ＣＬＫ）によって、それぞれ
２クロックの時間ラッチされ、輝度信号Ｙ，色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）として端子３０６，３０７，３
０８から出力される。この時に、輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）の各々に対して間引き処理
が行われる。この間引き処理された輝度信号Ｙ，色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）はマルチプレクサ３６０ｃに
送出され、そこで多重化され、多重化信号Ｍとして垂直
フィルタ回路４００ｃへ出力される。
【００７２】多重化信号Ｍ中には、全ての輝度信号Ｙお
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）が多重化されてい
るので、垂直フィルタ回路４００ｃにおいては、１つの
垂直平均化回路によって多重化信号Ｍを処理できる。図
１９は実施の形態３における垂直フィルタ回路４００
ｃ、水平方向間引き回路３３０ｃおよびマルチプレクサ
３６０ｃを示す図である。図１９において、マルチプレ
クサ３６０ｃからの多重化信号Ｍは垂直フィルタ回路４
００ｃに入力して多重化信号Ｍ１となり、１Ｈメモリ４
０１で１クロック遅延された信号Ｍ２と加算回路４０２
で加算され、垂直平均化が行われ、垂直平均化多重化信
号Ｍとして出力される。
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）が多重化されてい
るので、垂直フィルタ回路４００ｃにおいては、１つの
垂直平均化回路によって多重化信号Ｍを処理できる。図
１９は実施の形態３における垂直フィルタ回路４００
ｃ、水平方向間引き回路３３０ｃおよびマルチプレクサ
３６０ｃを示す図である。図１９において、マルチプレ
クサ３６０ｃからの多重化信号Ｍは垂直フィルタ回路４
００ｃに入力して多重化信号Ｍ１となり、１Ｈメモリ４
０１で１クロック遅延された信号Ｍ２と加算回路４０２
で加算され、垂直平均化が行われ、垂直平均化多重化信
号Ｍとして出力される。
【００７３】図２０は、間引き処理のタイミングチャー
トを示す。図２０の（ｂ），（ｃ），（ｄ）はそれぞれ
各加算器３１３，３１６，３１９から出力された平均化
出力信号Ｙ４，Ｕ４，Ｖ４を示す。加算器３１３から出
力された平均化出力信号Ｙ４のデータをＥ０，Ｅ１，Ｅ
２，Ｅ３，・・・・とし、加算器３１６から出力された
平均化出力信号Ｕ４のデータをＤ０，Ｄ１，Ｄ２，Ｄ
３，・・・・とし、加算器３１９から出力された平均化
出力信号Ｖ４のデータをＦ０，Ｆ１，Ｆ２，Ｆ３，・・
・・とする。Ｄフリップフロップ３５４には図２０
（ｅ）に示すようなＣＬＫ／２が入力され、Ｄフリップ
フロップ３５１，３５３には図２０（ｆ）に示すような
ＣＬＫ／４が入力される。従って、加算器３１３からの
輝度信号Ｙ４のデータＥ０，Ｅ１，Ｅ２，Ｅ３，・・・
・は、周波数が１／２になり出力端子３０６から、ＤＨ
０，ＤＨ１，ＤＨ２，ＤＨ３，・・・・のように出力さ
れる。一方、加算器３１６からの色差信号Ｕ４のデータ
Ｄ０，Ｄ１，Ｄ２，Ｄ３，・・・・は、周波数が１／４
になり出力端子３０７から、ＵＣ０，ＵＣ２，ＵＣ４，
・・・・のように出力される。また、加算器３１９から
の色差信号Ｖ４のデータＦ０，Ｆ１，Ｆ２，Ｆ３，・・
・・は、周波数が１／４になり出力端子３０８から、Ｖ
Ｃ０，ＶＣ２，ＶＣ４，・・・・のように読み出され
る。これらの輝度信号データＤＨ０，ＤＨ１，ＤＨ２，
ＤＨ３，・・・・、色差信号データＵＣ０，ＵＣ２，Ｕ
Ｃ４，・・・・、色差信号データＶＣ０，ＶＣ２，ＶＣ
４，・・・・は、次段のマルチプレクサ３６０ｃに入力
され、そこで多重化され、図２０（ｊ）に示すような多
重化信号Ｍ（ＤＨ０，ＵＣ０，ＤＨ１，ＶＣ０，ＤＨ
２，ＵＣ２，ＤＨ３，ＶＣ２，・・・・のような信号列
が生成され、垂直フィルタ回路４００ｃに送出される。
トを示す。図２０の（ｂ），（ｃ），（ｄ）はそれぞれ
各加算器３１３，３１６，３１９から出力された平均化
出力信号Ｙ４，Ｕ４，Ｖ４を示す。加算器３１３から出
力された平均化出力信号Ｙ４のデータをＥ０，Ｅ１，Ｅ
２，Ｅ３，・・・・とし、加算器３１６から出力された
平均化出力信号Ｕ４のデータをＤ０，Ｄ１，Ｄ２，Ｄ
３，・・・・とし、加算器３１９から出力された平均化
出力信号Ｖ４のデータをＦ０，Ｆ１，Ｆ２，Ｆ３，・・
・・とする。Ｄフリップフロップ３５４には図２０
（ｅ）に示すようなＣＬＫ／２が入力され、Ｄフリップ
フロップ３５１，３５３には図２０（ｆ）に示すような
ＣＬＫ／４が入力される。従って、加算器３１３からの
輝度信号Ｙ４のデータＥ０，Ｅ１，Ｅ２，Ｅ３，・・・
・は、周波数が１／２になり出力端子３０６から、ＤＨ
０，ＤＨ１，ＤＨ２，ＤＨ３，・・・・のように出力さ
れる。一方、加算器３１６からの色差信号Ｕ４のデータ
Ｄ０，Ｄ１，Ｄ２，Ｄ３，・・・・は、周波数が１／４
になり出力端子３０７から、ＵＣ０，ＵＣ２，ＵＣ４，
・・・・のように出力される。また、加算器３１９から
の色差信号Ｖ４のデータＦ０，Ｆ１，Ｆ２，Ｆ３，・・
・・は、周波数が１／４になり出力端子３０８から、Ｖ
Ｃ０，ＶＣ２，ＶＣ４，・・・・のように読み出され
る。これらの輝度信号データＤＨ０，ＤＨ１，ＤＨ２，
ＤＨ３，・・・・、色差信号データＵＣ０，ＵＣ２，Ｕ
Ｃ４，・・・・、色差信号データＶＣ０，ＶＣ２，ＶＣ
４，・・・・は、次段のマルチプレクサ３６０ｃに入力
され、そこで多重化され、図２０（ｊ）に示すような多
重化信号Ｍ（ＤＨ０，ＵＣ０，ＤＨ１，ＶＣ０，ＤＨ
２，ＵＣ２，ＤＨ３，ＶＣ２，・・・・のような信号列
が生成され、垂直フィルタ回路４００ｃに送出される。
【００７４】実施の形態３においては、従来例に用いら
れたセレクタ３５０を用いることなく、水平方向平均化
回路３００ｃから出力された輝度信号Ｙおよび色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）は多重化された後に垂直フィル
タ回路４００ｃに送出される。
れたセレクタ３５０を用いることなく、水平方向平均化
回路３００ｃから出力された輝度信号Ｙおよび色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）は多重化された後に垂直フィル
タ回路４００ｃに送出される。
【００７５】垂直フィルタ回路４００ｃは、輝度信号Ｙ
および色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の垂直平均化を
多重化信号のままで処理できるので、遅延メモリ４０１
および加算回路４０２が１つづつあれば足りるので、遅
延メモリが節約できる。すなわち、１つの垂直平均化回
路で多重化信号Ｍを処理できる。
および色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）の垂直平均化を
多重化信号のままで処理できるので、遅延メモリ４０１
および加算回路４０２が１つづつあれば足りるので、遅
延メモリが節約できる。すなわち、１つの垂直平均化回
路で多重化信号Ｍを処理できる。
【００７６】実施の形態３においては、垂直フィルタ回
路４００ｃから出力される信号はＮＴＳＣ方式の輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）が多重化さ
れた信号であるので、多重化された信号に対応した１つ
のフィールドメモリ５００を備えれば足りる。従って、
フィールドメモリ５００において、輝度信号Ｙおよび色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）のそれぞれについて読み
出し制御および書込み制御をする必要がないので、フィ
ールドメモリ５００のメモリが節約できると共に、書込
み制御回路５５０および読み出し制御回路５６０の制御
が簡単になるメリットがある。
路４００ｃから出力される信号はＮＴＳＣ方式の輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）が多重化さ
れた信号であるので、多重化された信号に対応した１つ
のフィールドメモリ５００を備えれば足りる。従って、
フィールドメモリ５００において、輝度信号Ｙおよび色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）のそれぞれについて読み
出し制御および書込み制御をする必要がないので、フィ
ールドメモリ５００のメモリが節約できると共に、書込
み制御回路５５０および読み出し制御回路５６０の制御
が簡単になるメリットがある。
【００７７】さらに、すべての輝度信号Ｙおよび色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）において水平方向の間引が行
われているので、フィールドメモリ５００の容量が小さ
いもので足りる。従来例においては、３ラインを記憶す
るメモリ容量が必要であったが、本発明の実施の形態３
によれば、たとえば、１／２の間引きが行われると仮定
すると、１．５ライン分のフィールドメモリの容量で足
りる。
号（Ｂ−Ｙ），（Ｒ−Ｙ）において水平方向の間引が行
われているので、フィールドメモリ５００の容量が小さ
いもので足りる。従来例においては、３ラインを記憶す
るメモリ容量が必要であったが、本発明の実施の形態３
によれば、たとえば、１／２の間引きが行われると仮定
すると、１．５ライン分のフィールドメモリの容量で足
りる。
【００７８】実施の形態４．図２１は本発明の実施の形
態４の映像方式変換回路を示す図である。図２１におい
て、端子１０１，１０２，１０３から入力したＲ信号
（赤色信号），Ｇ信号（緑色信号），およびＢ信号（青
色信号）はＡ／Ｄ変換器１００に入力し、それぞれＡ／
Ｄ変換される。Ａ／Ｄ変換器１００からのＡ／Ｄ変換さ
れた各ＲＧＢ信号はマトリクス変換器２００に入力さ
れ、テレビジョンのＮＴＳＣ方式（またはＰＡＬ方式）
の信号である輝度信号Ｙ、２つの色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）に変換されて水平方向平均化回路３００ｄに
出力される。２つの色差信号はＩ，Ｑ方式によって変換
されてもよい。
態４の映像方式変換回路を示す図である。図２１におい
て、端子１０１，１０２，１０３から入力したＲ信号
（赤色信号），Ｇ信号（緑色信号），およびＢ信号（青
色信号）はＡ／Ｄ変換器１００に入力し、それぞれＡ／
Ｄ変換される。Ａ／Ｄ変換器１００からのＡ／Ｄ変換さ
れた各ＲＧＢ信号はマトリクス変換器２００に入力さ
れ、テレビジョンのＮＴＳＣ方式（またはＰＡＬ方式）
の信号である輝度信号Ｙ、２つの色差信号（Ｂ−Ｙ），
（Ｒ−Ｙ）に変換されて水平方向平均化回路３００ｄに
出力される。２つの色差信号はＩ，Ｑ方式によって変換
されてもよい。
【００７９】図２２は実施の形態４における水平方向平
均化回路３００ｄ、水平方向間引き回路３３０ｄを示す
図である。図２２において、水平方向平均化回路３００
ｄは、実施の形態２と同様に、端子３０１から入力した
マトリクス変換器２００からの出力であるＮＴＳＣ方式
の輝度信号Ｙ１はＤフリップフロップ３１１に入力し１
クロック遅延され遅延信号Ｙ２として出力され、この遅
延信号Ｙ２はＤフリップフロップ３１２に入力され、遅
延され遅延信号Ｙ３として出力される。これらの入力信
号Ｙ１、遅延信号Ｙ２およびＹ３は加算器３１３に入力
され、加算および平均化された後、輝度信号Ｙとして出
力される。同様に、端子３０２，３０３に入力した色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）についても同様にして平均
化された色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）が生成され
る。
均化回路３００ｄ、水平方向間引き回路３３０ｄを示す
図である。図２２において、水平方向平均化回路３００
ｄは、実施の形態２と同様に、端子３０１から入力した
マトリクス変換器２００からの出力であるＮＴＳＣ方式
の輝度信号Ｙ１はＤフリップフロップ３１１に入力し１
クロック遅延され遅延信号Ｙ２として出力され、この遅
延信号Ｙ２はＤフリップフロップ３１２に入力され、遅
延され遅延信号Ｙ３として出力される。これらの入力信
号Ｙ１、遅延信号Ｙ２およびＹ３は加算器３１３に入力
され、加算および平均化された後、輝度信号Ｙとして出
力される。同様に、端子３０２，３０３に入力した色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）についても同様にして平均
化された色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）が生成され
る。
【００８０】水平方向平均化回路３００ｄの加算器３１
３，３１６および３１９からの遅延信号Ｙ４，Ｕ４、Ｖ
４は、それぞれ水平方向間引き回路３３０ｄ中のＤフリ
ップフロップ３５４，３５１および３５３に入力され、
そこで加算器３１３，３１６および３１９からの輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）出力は１／
２周波数クロック（１／２ＣＬＫ）によって、それぞれ
２クロックの時間ラッチされ、輝度信号Ｙ，色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）として端子３０６，３０７，３
０８から出力される。この時に、輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）の各々に対して間引き処理
が行われる。この間引き処理された輝度信号Ｙ，色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）は多重化せずに、垂直フィル
タ回路４００ｄへ出力される。
３，３１６および３１９からの遅延信号Ｙ４，Ｕ４、Ｖ
４は、それぞれ水平方向間引き回路３３０ｄ中のＤフリ
ップフロップ３５４，３５１および３５３に入力され、
そこで加算器３１３，３１６および３１９からの輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）出力は１／
２周波数クロック（１／２ＣＬＫ）によって、それぞれ
２クロックの時間ラッチされ、輝度信号Ｙ，色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）として端子３０６，３０７，３
０８から出力される。この時に、輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）の各々に対して間引き処理
が行われる。この間引き処理された輝度信号Ｙ，色差信
号（Ｂ−Ｙ），（Ｒ−Ｙ）は多重化せずに、垂直フィル
タ回路４００ｄへ出力される。
【００８１】垂直フィルタ回路４００ｄは、水平方向平
均化回路３００ｄから入力された輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）をそれぞれ平均化し、平均
化された各ＮＴＳＣ方式の輝度信号Ｙおよび色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）を出力する。遅延メモリ４０
１，加算回路４０２からなる第１の平均化回路、遅延メ
モリ４０３，加算回路４０４からなる第２の平均化回
路、遅延メモリ４０５，加算回路４０６からなる第３の
平均化回路は実施の形態１の図１中の遅延メモリ４０
１，加算回路４０２からなる平均化回路と同じであるの
で説明を省略する。
均化回路３００ｄから入力された輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）をそれぞれ平均化し、平均
化された各ＮＴＳＣ方式の輝度信号Ｙおよび色差信号
（Ｂ−Ｙ），（Ｒ−Ｙ）を出力する。遅延メモリ４０
１，加算回路４０２からなる第１の平均化回路、遅延メ
モリ４０３，加算回路４０４からなる第２の平均化回
路、遅延メモリ４０５，加算回路４０６からなる第３の
平均化回路は実施の形態１の図１中の遅延メモリ４０
１，加算回路４０２からなる平均化回路と同じであるの
で説明を省略する。
【００８２】実施の形態４においては、垂直フィルタ回
路４００ｄから出力される信号はＮＴＳＣ方式の輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）であるの
で、フィールドメモリ５００において、書込み制御回路
５５０によってそれぞれのフィールドメモリアレイに蓄
積され、読み出し制御回路５６０によってそれぞれのフ
ィールドメモリアレイ５０３から読み出され、ＮＴＳＣ
方式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−
Ｙ）として取り出される。フィールドメモリ５００の構
成および動作は実施の形態１と同じであるので、詳細な
説明は省略する。実施の形態４においては、フィールド
メモリ５００からの出力がＮＴＳＣ方式の輝度信号Ｙお
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）であるので、実施
の形態３で用いられたデマルチプレクサ６００ｃは不要
となる。
路４００ｄから出力される信号はＮＴＳＣ方式の輝度信
号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）であるの
で、フィールドメモリ５００において、書込み制御回路
５５０によってそれぞれのフィールドメモリアレイに蓄
積され、読み出し制御回路５６０によってそれぞれのフ
ィールドメモリアレイ５０３から読み出され、ＮＴＳＣ
方式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−
Ｙ）として取り出される。フィールドメモリ５００の構
成および動作は実施の形態１と同じであるので、詳細な
説明は省略する。実施の形態４においては、フィールド
メモリ５００からの出力がＮＴＳＣ方式の輝度信号Ｙお
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）であるので、実施
の形態３で用いられたデマルチプレクサ６００ｃは不要
となる。
【００８３】なお、図１７（ｄ）は実施の形態４のフィ
ールドメモリ５００に使用されるフィールドメモリセル
アレイの必要量を示したものである。実施の形態４にお
いては、輝度信号Ｙ用のフィールドメモリセルアレイと
色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）用のフィールドメモリ
セルアレイの３つが必要となる。
ールドメモリ５００に使用されるフィールドメモリセル
アレイの必要量を示したものである。実施の形態４にお
いては、輝度信号Ｙ用のフィールドメモリセルアレイと
色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）用のフィールドメモリ
セルアレイの３つが必要となる。
【００８４】フィールドメモリ５００からのＮＴＳＣ方
式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
の各出力は直接Ｄ／Ａ変換回路７００に送出され、そこ
でＤ／Ａ変換され、ＮＴＳＣ方式の輝度信号Ｙおよび色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）としてテレビジョン装置
に出力される。
式の輝度信号Ｙおよび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）
の各出力は直接Ｄ／Ａ変換回路７００に送出され、そこ
でＤ／Ａ変換され、ＮＴＳＣ方式の輝度信号Ｙおよび色
差信号（Ｂ−Ｙ），（Ｒ−Ｙ）としてテレビジョン装置
に出力される。
【００８５】実施の形態４においては、輝度信号Ｙおよ
び色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）において水平方向間
引が行われているので、フィールドメモリ５００の容量
が小さいもので足りる。従来例においては、３ラインを
記憶するメモリ容量が必要であったが、本発明の実施の
形態４によれば、たとえば、１／２の間引きが行われる
と仮定すると、それぞれ１／２ライン分のフィールドメ
モリの容量で足りる。従って、図１７（ｄ）に示すよう
に、全体では１．５フィールドメモリで済むことにな
り、フィールドメモリの節約ができる。
び色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）において水平方向間
引が行われているので、フィールドメモリ５００の容量
が小さいもので足りる。従来例においては、３ラインを
記憶するメモリ容量が必要であったが、本発明の実施の
形態４によれば、たとえば、１／２の間引きが行われる
と仮定すると、それぞれ１／２ライン分のフィールドメ
モリの容量で足りる。従って、図１７（ｄ）に示すよう
に、全体では１．５フィールドメモリで済むことにな
り、フィールドメモリの節約ができる。
【００８６】
【発明の効果】本発明の第１の発明の映像方式変換回路
は、ＲＧＢ信号を輝度信号Ｙ、第１の色差信号および第
２の色差信号に変換した後に、走査線の水平方向の平均
化を行い、その後に垂直平均化を行うように構成される
ので、フィールドメモリのメモリ容量を減少できる。
は、ＲＧＢ信号を輝度信号Ｙ、第１の色差信号および第
２の色差信号に変換した後に、走査線の水平方向の平均
化を行い、その後に垂直平均化を行うように構成される
ので、フィールドメモリのメモリ容量を減少できる。
【００８７】さらに、本発明の第２の発明の映像方式変
換回路は、走査線の水平方向の平均化の後に、第１の色
差信号および第２の色差信号に対して走査線の間引きを
行い、その後に垂直平均化を行うように構成されるの
で、フィールドメモリのメモリ容量を減少できる。
換回路は、走査線の水平方向の平均化の後に、第１の色
差信号および第２の色差信号に対して走査線の間引きを
行い、その後に垂直平均化を行うように構成されるの
で、フィールドメモリのメモリ容量を減少できる。
【００８８】さらに、本発明の第３の発明の映像方式変
換回路は、走査線の水平方向の平均化の後に、輝度信号
Ｙ、第１の色差信号および第２の色差信号に対して走査
線の間引きを行い、その後に垂直平均化を行うように構
成されるので、フィールドメモリのメモリ容量を減少で
きる。
換回路は、走査線の水平方向の平均化の後に、輝度信号
Ｙ、第１の色差信号および第２の色差信号に対して走査
線の間引きを行い、その後に垂直平均化を行うように構
成されるので、フィールドメモリのメモリ容量を減少で
きる。
【００８９】さらに、本発明の第４の発明の映像方式変
換回路における、走査線の水平方向の平均化を行う水平
方向平均化回路は、輝度信号Ｙおよび第１の色差信号お
よび第２の色差信号のそれぞれについて、第１の遅延回
路と、第２の遅延回路と、入力信号、第１の遅延回路に
よって遅延された信号および第２の遅延回路によって遅
延された信号を加算しその加算結果を平均化出力として
出力する加算器を有するように構成されるので、水平画
像信号が平均化されるので、画質を落とすことなくフィ
ールドメモリのメモリ容量を減少できる。
換回路における、走査線の水平方向の平均化を行う水平
方向平均化回路は、輝度信号Ｙおよび第１の色差信号お
よび第２の色差信号のそれぞれについて、第１の遅延回
路と、第２の遅延回路と、入力信号、第１の遅延回路に
よって遅延された信号および第２の遅延回路によって遅
延された信号を加算しその加算結果を平均化出力として
出力する加算器を有するように構成されるので、水平画
像信号が平均化されるので、画質を落とすことなくフィ
ールドメモリのメモリ容量を減少できる。
【００９０】さらに、本発明の第５の発明の映像方式変
換回路は、さらに、第１の色差信号の加算器出力を２ク
ロックラッチさせる第１の遅延回路と、第２の色差信号
の加算器出力を２クロックラッチさせる第２の遅延回路
とを有する間引き回路を備えるように構成されるので、
フィールドメモリのメモリ容量を減少できる。
換回路は、さらに、第１の色差信号の加算器出力を２ク
ロックラッチさせる第１の遅延回路と、第２の色差信号
の加算器出力を２クロックラッチさせる第２の遅延回路
とを有する間引き回路を備えるように構成されるので、
フィールドメモリのメモリ容量を減少できる。
【００９１】さらに、本発明の第６の発明の映像方式変
換回路は、さらに、輝度信号Ｙの加算器の出力を２クロ
ックラッチさせる第１の遅延回路と、第１の色差信号の
加算器出力を４クロックラッチさせる第２の遅延回路
と、第２の色差信号の加算器出力を４クロックラッチさ
せる第３の遅延回路とを有する間引き回路を備えるよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
換回路は、さらに、輝度信号Ｙの加算器の出力を２クロ
ックラッチさせる第１の遅延回路と、第１の色差信号の
加算器出力を４クロックラッチさせる第２の遅延回路
と、第２の色差信号の加算器出力を４クロックラッチさ
せる第３の遅延回路とを有する間引き回路を備えるよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
【００９２】さらに、本発明の第７の発明の映像方式変
換回路における間引き回路は、書込み側のクロックの２
分周回路および４分周回路を有するクロック発生回路を
備えるように構成されるので、フィールドメモリのメモ
リ容量を減少できる。
換回路における間引き回路は、書込み側のクロックの２
分周回路および４分周回路を有するクロック発生回路を
備えるように構成されるので、フィールドメモリのメモ
リ容量を減少できる。
【００９３】さらに、本発明の第８の発明の映像方式変
換回路は、第１の色差信号および第２の色差信号に対し
て走査線の間引きを行った後の第１の色差信号および第
２の色差信号を多重化するマルチプレクサを備えるよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
換回路は、第１の色差信号および第２の色差信号に対し
て走査線の間引きを行った後の第１の色差信号および第
２の色差信号を多重化するマルチプレクサを備えるよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
【００９４】さらに、本発明の第９の発明の映像方式変
換回路は、輝度信号Ｙ、第１の色差信号および第２の色
差信号に対して走査線の間引きを行った後の輝度信号
Ｙ、第１の色差信号および第２の色差信号を多重化する
マルチプレクサを備えるように構成されるので、フィー
ルドメモリのメモリ容量を減少できる。
換回路は、輝度信号Ｙ、第１の色差信号および第２の色
差信号に対して走査線の間引きを行った後の輝度信号
Ｙ、第１の色差信号および第２の色差信号を多重化する
マルチプレクサを備えるように構成されるので、フィー
ルドメモリのメモリ容量を減少できる。
【００９５】さらに、本発明の第１０の発明の映像方式
変換回路は、垂直方向の平均化に対しては、輝度信号Ｙ
および多重化された第１の色差信号および第２の色差信
号に対応する２つの平均化回路を有するように構成され
るので、フィールドメモリのメモリ容量を減少できる。
変換回路は、垂直方向の平均化に対しては、輝度信号Ｙ
および多重化された第１の色差信号および第２の色差信
号に対応する２つの平均化回路を有するように構成され
るので、フィールドメモリのメモリ容量を減少できる。
【００９６】さらに、本発明の第１１の発明の映像方式
変換回路は、垂直方向の平均化に対しては、多重化され
た輝度信号Ｙおよび第１の色差信号および第２の色差信
号に対応する１つの平均化回路を有するように構成され
るので、フィールドメモリのメモリ容量を減少できる。
変換回路は、垂直方向の平均化に対しては、多重化され
た輝度信号Ｙおよび第１の色差信号および第２の色差信
号に対応する１つの平均化回路を有するように構成され
るので、フィールドメモリのメモリ容量を減少できる。
【００９７】さらに、本発明の第１２の発明の映像方式
変換回路は、垂直方向の平均化に対しては、輝度信号Ｙ
および第１の色差信号および第２の色差信号に対応する
３つの平均化回路を有するように構成されるので、フィ
ールドメモリのメモリ容量を減少できる。
変換回路は、垂直方向の平均化に対しては、輝度信号Ｙ
および第１の色差信号および第２の色差信号に対応する
３つの平均化回路を有するように構成されるので、フィ
ールドメモリのメモリ容量を減少できる。
【００９８】さらに、本発明の第１３の発明の映像方式
変換回路は、さらに、２つの垂直平均化回路に対応した
メモリ量の少ない２つのフィールドメモリを有するよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
変換回路は、さらに、２つの垂直平均化回路に対応した
メモリ量の少ない２つのフィールドメモリを有するよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
【００９９】さらに、本発明の第１４の発明の映像方式
変換回路は、さらに、１つの垂直平均化回路に対応した
メモリ量の少ない１つのフィールドメモリを有するよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
変換回路は、さらに、１つの垂直平均化回路に対応した
メモリ量の少ない１つのフィールドメモリを有するよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
【０１００】さらに、本発明の第１５の発明の映像方式
変換回路は、さらに、３つの垂直平均化回路に対応した
メモリ量の少ない３つのフィールドメモリを有するよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
変換回路は、さらに、３つの垂直平均化回路に対応した
メモリ量の少ない３つのフィールドメモリを有するよう
に構成されるので、フィールドメモリのメモリ容量を減
少できる。
【図１】 本発明の実施の形態１の映像方式変換回路を
示す図である。
示す図である。
【図２】 ＶＧＡ方式のＲＧＢ信号の信号波形を示す図
である。
である。
【図３】 ＮＴＳＣ方式の信号波形を示す図である。
【図４】 映像信号のタイミングを示す図である。
【図５】 マトリクス変換器２００の詳細回路を示す図
である。
である。
【図６】 ＲＧＢ信号からＮＴＳＣ方式の輝度信号Ｙお
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）を生成する一般式
およびその式中の係数Ａ１１〜Ａ３３の値を示す図であ
る。
よび色差信号（Ｂ−Ｙ），（Ｒ−Ｙ）を生成する一般式
およびその式中の係数Ａ１１〜Ａ３３の値を示す図であ
る。
【図７】 マトリクス変換器２００に入力されるＲＧＢ
信号と生成されたＮＴＳＣ方式の輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）との時間関係を示す図であ
る。
信号と生成されたＮＴＳＣ方式の輝度信号Ｙおよび色差
信号（Ｂ−Ｙ），（Ｒ−Ｙ）との時間関係を示す図であ
る。
【図８】 本発明の実施の形態１の水平方向平均化回路
３００ａおよび水平方向間引き回路３３０ａの詳細回路
を示す図である。
３００ａおよび水平方向間引き回路３３０ａの詳細回路
を示す図である。
【図９】 水平変換比設定回路３２０の詳細回路を示す
図である。
図である。
【図１０】 図８の回路における信号の流れを示す図で
ある。
ある。
【図１１】 垂直フィルタ回路４００に遅延メモリを２
つ用いた例を示す図である。
つ用いた例を示す図である。
【図１２】 フィールドメモリ５００の書込み制御およ
び読み出し制御を説明するための図である。
び読み出し制御を説明するための図である。
【図１３】 図１２の書込み制御回路５５０、読み出し
制御回路５６０で生成される各書込みおよび読み出し信
号と書込みデータおよび読み出しデータ間の関係を示す
タイミングチャートである。
制御回路５６０で生成される各書込みおよび読み出し信
号と書込みデータおよび読み出しデータ間の関係を示す
タイミングチャートである。
【図１４】 本発明の実施の形態１のデマルチプレクサ
６００ａを示す図である。
６００ａを示す図である。
【図１５】 本発明の実施の形態２の映像方式変換回路
を示す図である。
を示す図である。
【図１６】 本発明の実施の形態２における水平方向平
均化回路３００ｂ、水平方向間引き回路３３０ｂを示す
図である。
均化回路３００ｂ、水平方向間引き回路３３０ｂを示す
図である。
【図１７】 フィールドメモリ５００に使用されるフィ
ールドメモリセルアレイの必要量を示したものである。
ールドメモリセルアレイの必要量を示したものである。
【図１８】 本発明の実施の形態３の映像方式変換回路
を示す図である。
を示す図である。
【図１９】 実施の形態３における水平方向平均化回路
３００ｃおよび水平方向間引き回路３３０ｃを示す図で
ある。
３００ｃおよび水平方向間引き回路３３０ｃを示す図で
ある。
【図２０】 本発明の実施の形態３における間引き処理
のタイミングチャートを示す。
のタイミングチャートを示す。
【図２１】 本発明の実施の形態４の映像方式変換回路
を示す図である。
を示す図である。
【図２２】 本発明の実施の形態４における水平方向平
均化回路３００ｄ、水平方向間引き回路３３０ｄを示す
図である。
均化回路３００ｄ、水平方向間引き回路３３０ｄを示す
図である。
【図２３】 従来の映像方式変換回路を示す図である。
【図２４】 ＶＧＡ方式からＮＴＳＣ方式への変換の概
略を示す図である。
略を示す図である。
１００…Ａ／Ｄ変換器、２００…マトリクス変換器、３
００ａ〜ｄ…水平方向平均化回路、３１１，３１２，３
１４，３１５，３１７，３１８…Ｄフリップフロップ、
３１３，３１６，３１９…加算器、３２０…水平変換比
設定回路、３３０ａ〜３３０ｄ…水平方向間引き回路、
３６０…マルチプレクサ、４００ａ〜４００ｄ…垂直フ
ィルタ回路、４０１，４０２，４０３…遅延メモリ、４
０２，４０４，４０６…加算器、５００…フィールドメ
モリ、５０３…フィールドメモリアレイ、５０４…書込
みアドレスデコーダ、５０５…読み出しアドレスデコー
ダ、５５０…書込み制御回路、５６０…読み出し制御回
路、６００…デマルチプレクサ、６０６…デマルチプレ
クサ部、７００…Ｄ／Ａ変換回路
００ａ〜ｄ…水平方向平均化回路、３１１，３１２，３
１４，３１５，３１７，３１８…Ｄフリップフロップ、
３１３，３１６，３１９…加算器、３２０…水平変換比
設定回路、３３０ａ〜３３０ｄ…水平方向間引き回路、
３６０…マルチプレクサ、４００ａ〜４００ｄ…垂直フ
ィルタ回路、４０１，４０２，４０３…遅延メモリ、４
０２，４０４，４０６…加算器、５００…フィールドメ
モリ、５０３…フィールドメモリアレイ、５０４…書込
みアドレスデコーダ、５０５…読み出しアドレスデコー
ダ、５５０…書込み制御回路、５６０…読み出し制御回
路、６００…デマルチプレクサ、６０６…デマルチプレ
クサ部、７００…Ｄ／Ａ変換回路
Claims (15)
- 【請求項１】 ＲＧＢ信号を輝度信号、第１の色差信号
および第２の色差信号に変換する映像方式変換回路にお
いて：ＲＧＢ信号を輝度信号、第１の色差信号および第
２の色差信号に変換した後に、走査線の水平方向の平均
化を行い、その後に垂直平均化を行うことを特徴とする
映像方式変換回路。 - 【請求項２】 請求項１記載の映像方式変換回路におい
て：走査線の水平方向の平均化の後に、第１の色差信号
および第２の色差信号に対して走査線の間引きを行い、
その後に垂直平均化を行うことを特徴とする映像方式変
換回路。 - 【請求項３】 請求項１記載の映像方式変換回路におい
て：走査線の水平方向の平均化の後に、輝度信号、第１
の色差信号および第２の色差信号に対して走査線の間引
きを行い、その後に垂直平均化を行うことを特徴とする
映像方式変換回路。 - 【請求項４】 請求項１記載の映像方式変換回路におい
て：さらに、前記走査線の水平方向の平均化を行う水平
方向平均化回路は、 輝度信号を１クロック遅延させる第１の遅延回路と、前
記第１の遅延回路の出力信号を１クロック遅延させる第
２の遅延回路と、入力輝度信号、第１の遅延回路によっ
て遅延された輝度信号および第２の遅延回路によって遅
延された輝度信号を加算しその加算結果を平均化出力と
して出力する第１の加算器と、 第１の色差信号を１クロック遅延させる第３の遅延回路
と、前記第１の遅延回路の出力信号を１クロック遅延さ
せる第４の遅延回路と、入力色差信号、第３の遅延回路
によって遅延された輝度信号および第４の遅延回路によ
って遅延された色差信号を加算しその加算結果を平均化
出力として出力する第２の加算器と、 第２の色差信号を１クロック遅延させる第５の遅延回路
と、前記第５の遅延回路の出力信号を１クロック遅延さ
せる第６の遅延回路と、入力色差信号、第５の遅延回路
によって遅延された輝度信号および第６の遅延回路によ
って遅延された色差信号を加算しその加算結果を平均化
出力として出力する第３の加算器と、を備えたことを特
徴とする映像方式変換回路。 - 【請求項５】 請求項４記載の映像方式変換回路におい
て：さらに、前記の第２の加算器の出力を２クロックラ
ッチさせる第１の遅延回路と、 前記の第３の加算器の出力を２クロックラッチさせる第
２の遅延回路とを有する間引き回路を備えたことを特徴
とする映像方式変換回路。 - 【請求項６】 請求項４記載の映像方式変換回路におい
て：さらに、前記の第１の加算器の出力を２クロックラ
ッチさせる第１の遅延回路と、 前記の第２の加算器の出力を４クロックラッチさせる第
２の遅延回路と、 前記の第３の加算器の出力を４クロックラッチさせる第
３の遅延回路とを有する間引き回路を備えたことを特徴
とする映像方式変換回路。 - 【請求項７】 請求項５または６記載の映像方式変換回
路において：前記の間引き回路は、書込み側のクロック
の２分周回路および４分周回路を有するクロック発生回
路を備えたことを特徴とする映像方式変換回路。 - 【請求項８】 請求項２記載の映像方式変換回路におい
て：前記第１の色差信号および第２の色差信号に対して
走査線の間引きを行った後の第１の色差信号および第２
の色差信号を多重化するマルチプレクサを備えたことを
特徴とする映像方式変換回路。 - 【請求項９】 請求項３記載の映像方式変換回路におい
て：前記輝度信号、第１の色差信号および第２の色差信
号に対して走査線の間引きを行った後の輝度信号、第１
の色差信号および第２の色差信号を多重化するマルチプ
レクサを備えたことを特徴とする映像方式変換回路。 - 【請求項１０】 請求項８記載の映像方式変換回路にお
いて：前記の垂直方向の平均化に対しては、前記輝度信
号および多重化された第１の色差信号および第２の色差
信号に対応する２つの垂直平均化回路を有することを特
徴とする映像方式変換回路。 - 【請求項１１】 請求項９記載の映像方式変換回路にお
いて：前記の垂直方向の平均化に対しては、多重化され
た輝度信号および第１の色差信号および第２の色差信号
に対応する１つの垂直平均化回路を有することを特徴と
する映像方式変換回路。 - 【請求項１２】 請求項１記載の映像方式変換回路にお
いて：前記の垂直方向の平均化に対しては、輝度信号お
よび第１の色差信号および第２の色差信号に対応する３
つの垂直平均化回路を有することを特徴とする映像方式
変換回路。 - 【請求項１３】 請求項１０記載の映像方式変換回路に
おいて：さらに、前記２つの垂直平均化回路に対応した
２つのフィールドメモリを有することを特徴とする映像
方式変換回路。 - 【請求項１４】 請求項１１記載の映像方式変換回路に
おいて：さらに、前記１つの垂直平均化回路に対応した
１つのフィールドメモリを有することを特徴とする映像
方式変換回路。 - 【請求項１５】 請求項１２記載の映像方式変換回路に
おいて：さらに、前記３つの垂直平均化回路に対応した
３つのフィールドメモリを有することを特徴とする映像
方式変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9117026A JPH10308952A (ja) | 1997-05-07 | 1997-05-07 | 映像方式変換回路 |
| US08/942,607 US5896178A (en) | 1997-05-07 | 1997-10-02 | Method and system for converting VGA signals to television signals including horizontally averaging and thinning scanning lines before vertically averaging the scanning lines |
| DE19754428A DE19754428A1 (de) | 1997-05-07 | 1997-12-08 | Konvertierungsverfahren und -schaltung für ein Videosystem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9117026A JPH10308952A (ja) | 1997-05-07 | 1997-05-07 | 映像方式変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308952A true JPH10308952A (ja) | 1998-11-17 |
Family
ID=14701615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9117026A Pending JPH10308952A (ja) | 1997-05-07 | 1997-05-07 | 映像方式変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5896178A (ja) |
| JP (1) | JPH10308952A (ja) |
| DE (1) | DE19754428A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10341415A (ja) * | 1997-06-06 | 1998-12-22 | Pioneer Electron Corp | 画像処理装置 |
| JPH1118037A (ja) * | 1997-06-26 | 1999-01-22 | Brother Ind Ltd | 映像信号処理装置 |
| US6259481B1 (en) * | 1997-10-17 | 2001-07-10 | Zenith Electronics Corporation | Frame to field converter |
| US5936675A (en) * | 1998-04-28 | 1999-08-10 | Ai Tech International Corp. | Method and architecture for reducing flickers using one FIFO video line buffer in video signal conversions |
| US6133960A (en) * | 1998-06-26 | 2000-10-17 | Lsi Logic Corporation | Field-based upsampling method for performing zoom in a digital video system |
| EP1721309A4 (en) * | 2004-02-09 | 2008-04-23 | Genoa Color Technologies Ltd | METHOD, DEVICE AND SYSTEM FOR DISPLAYING AN IMAGE WITH MORE THAN THREE PRIMARY COLORS |
| WO2007060672A2 (en) * | 2005-11-28 | 2007-05-31 | Genoa Color Technologies Ltd. | Sub-pixel rendering of a multiprimary image |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0454115B1 (en) * | 1990-04-26 | 1996-08-28 | Canon Kabushiki Kaisha | Television signal converting apparatus |
| JP2936299B2 (ja) * | 1993-07-22 | 1999-08-23 | 日本テレビ放送網株式会社 | 信号伝送・記録、及び入力・出力方法 |
| JPH08242427A (ja) * | 1995-03-03 | 1996-09-17 | Matsushita Electric Ind Co Ltd | 表示データ変換装置 |
| US5526055A (en) * | 1995-05-15 | 1996-06-11 | Aitech International | Apparatus and method to derive a television color subcarrier frequency signal from a computer video signal |
| US5781241A (en) * | 1996-11-08 | 1998-07-14 | Chrontel, Inc. | Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers |
-
1997
- 1997-05-07 JP JP9117026A patent/JPH10308952A/ja active Pending
- 1997-10-02 US US08/942,607 patent/US5896178A/en not_active Expired - Fee Related
- 1997-12-08 DE DE19754428A patent/DE19754428A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| DE19754428A1 (de) | 1998-11-12 |
| US5896178A (en) | 1999-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5455628A (en) | Converter to convert a computer graphics signal to an interlaced video signal | |
| US7136110B2 (en) | Image signal processing apparatus | |
| JP2502829B2 (ja) | 画像表示装置 | |
| CA1230669A (en) | Progressive scan television display system | |
| KR980013377A (ko) | 영상신호 변환장치와 델레비젼신호처리장치 | |
| US5896178A (en) | Method and system for converting VGA signals to television signals including horizontally averaging and thinning scanning lines before vertically averaging the scanning lines | |
| US6677991B1 (en) | Portable display apparatus with a real-time data display capability and display control method | |
| US5715013A (en) | Double picture producing apparatus for wide screen television | |
| JP3405208B2 (ja) | 分割マルチ画面表示装置 | |
| US5907368A (en) | Information processing apparatus having function capable of displaying image by television signal | |
| JP2002258814A (ja) | 液晶駆動装置 | |
| JP3361710B2 (ja) | 監視カメラシステムの画像合成方法 | |
| JPS5985185A (ja) | テレビジヨン受信装置 | |
| JPH08137444A (ja) | 液晶マルチスキャン表示方法及びその装置 | |
| JPH10322723A (ja) | 映像信号マトリクス変換装置 | |
| JPH11136592A (ja) | 画像処理装置 | |
| JPS61208981A (ja) | ２画面表示機能付高画質テレビジヨン受信機 | |
| JP3550302B2 (ja) | 往復偏向式映像信号表示装置 | |
| KR0150965B1 (ko) | 와이드 텔레비젼의 신호처리회로 | |
| JP2749032B2 (ja) | テレビジョン受信機 | |
| KR0162346B1 (ko) | 광폭 티브이의 2화면 표시장치 | |
| JPH05341739A (ja) | 画面分割装置 | |
| JP2000221931A (ja) | 画像表示方法 | |
| JPH06319090A (ja) | 子画面発生装置 | |
| JPH05145866A (ja) | 多画面表示装置 |