DE19754428A1 - Konvertierungsverfahren und -schaltung für ein Videosystem - Google Patents
Konvertierungsverfahren und -schaltung für ein VideosystemInfo
- Publication number
- DE19754428A1 DE19754428A1 DE19754428A DE19754428A DE19754428A1 DE 19754428 A1 DE19754428 A1 DE 19754428A1 DE 19754428 A DE19754428 A DE 19754428A DE 19754428 A DE19754428 A DE 19754428A DE 19754428 A1 DE19754428 A1 DE 19754428A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- circuit
- chrominance
- chrominance signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/641—Multi-purpose receivers, e.g. for auxiliary information
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0224—Details of interlacing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
- Color Television Systems (AREA)
- Processing Of Color Television Signals (AREA)
Description
Die Erfindung betrifft ein Konvertierungsverfahren und eine
Konvertierungsschaltung für ein Videosystem. Insbesondere be
trifft sie ein Konvertierungsverfahren und eine Konvertie
rungsschaltung zum Konvertieren eines Signals eines Videosy
stems in ein Signal eines anderen Videosystems. Im speziellen
betrifft die vorliegende Erfindung ein Konvertierungsverfah
ren und eine Konvertierungsschaltung zum Konvertieren eines
Signals, das in einem RGB-Videosystem erzeugt wurde, das in
Personal Computern verwendet wird, in ein NTSC-Signal, das
für das Fernsehen verwendet wird.
Die Videodarstellungstechnik der jüngeren Vergangenheit hat
es möglich gemacht, die Videodaten eines Personal Computers
auf dem Bildschirm eines Fernsehempfängers darzustellen. Das
für einen Personal Computer verwendete Abtastsystem (Variable
Graphics Array-Verfahren, nachfolgend als "VGA" bezeichnet)
unterscheidet sich in der nachfolgend erläuterten Art von
Fernsehsystemen (es existieren zwei Fernsehsysteme, das NTSC-System
und das PAL-System, wobei das NTSC-System für nachfol
gende Erläuterung verwendet wird). Um die Videodaten gemäß
den beiden unterschiedlichen Systemen, dem in einem Personal
Computer verwendeten Abtastsystem und dem beim Fernsehen ver
wendeten System darzustellen, ist eine Konvertierung der Si
gnale erforderlich. Der Unterschied zwischen dem Abtastsystem
für eine Darstellung eines Personal Computers und derjenigen
eines Fernsehsystems wird nachfolgend kurz erklärt. In dem
für einen Personal Computer verwendeten Abtastsystem werden
die Videodaten sequentiell abgetastet und von der oberen Zei
le zu der unteren Zeile von links nach rechts in jeweiligen
Zeilen auf dem Bildschirm dargestellt. Bei dem für ein Fern
sehgerät verwendeten Abtastsystem werden andererseits die Vi
deodaten abgetastet, indem jede zweite Zeile übersprungen
wird, was als Zeilensprungabtastung bezeichnet wird. Bei die
sem Zeilensprungabtastsystem werden ungeradzahlige erste
Halbbildabtastzeilen (die erste Zeile, dritte Zeile, fünfte
Zeile, . . ., die fünfhundertfünfundzwanzigste Zeile) der 525
Zeilen zunächst auf dem Bildschirm dargestellt, dann werden
die geradzahligen zweiten Halbbildabtastzeilen (die zweite
Zeile, vierte Zeile, sechste Zeile, . . ., fünfhundertvierund
zwanzigste Zeile) anschließend auf dem Bildschirm darge
stellt.
Fig. 24 ist eine schematische Darstellung, die die Konver
tierung von Videodaten von dem VGA-System in das NTSC-System
zeigt. In Fig. 24 zeigt die linke Spalte die Abtastung in
dem VGA-System und die rechte Spalte zeigt die Abtastung in
dem NTSC-System. Um die Videodaten des VGA-Systems in dieje
nigen des NTSC-Systems zu konvertieren, werden nur die unge
radzahligen Abtastzeilen in dem ersten VGA-Bild als die Ab
tastzeilen des ersten Halbbilds in dem NTSC-System verwendet,
und die geradzahligen Abtastzeilen in dem zweiten VGA-Bild
werden als die Abtastzeilen des zweiten Halbbilds in dem
NTSC-System verwendet. Mit anderen Worten werden zwei Bilder
bzw. Bildschirmdarstellungen des VGA-Systems verwendet, um
eine Bildschirmdarstellung in dem NTSC-System aufzubauen.
Fig. 23 zeigt eine herkömmliche Videosystemkonvertierungs
schaltung, die in der offengelegten japanischen Patentanmel
dung Nr. 8-242427 aufgezeigt ist. In Fig. 23 werden Ein
gangs-RGB-Signale des VGA-Systems in ein Intensitätssignal Y
und Chrominanzsignale (B-Y) und (R-Y) in dem NTSC-System kon
vertiert. Die Chrominanzsignale können in drei Systemen dar
gestellt werden: ein System, das ein I-Signal und ein Q-Signal
verwendet, ein System, das ein U-Signal und ein V-Signal
verwendet, und schließlich das System, das ein Inten
sitätssignal Y und Chrominanzsignale (B-Y) und (R-Y) verwen
det, wie vorstehend genannt. Diese drei Systeme unterscheiden
sich nicht wesentlich und der einzige Unterschied liegt in
den Berechnungsfaktoren, die zur Berechnung der Chrominanzsi
gnale aus den RGB-Signalen verwendet werden. Die vorliegende
Erfindung kann für alle diese drei Systeme zur Darstellung
der Chrominanzsignale verwendet werden. Obgleich die Erfin
dung nachfolgend unter Verwendung des Intensitätssignals Y
und der Chrominanzsignale (B-Y) und (R-Y) durchgehend erläu
tert wird, kann die vorliegende Erfindung für die anderen
beiden Systeme in genau derselben Weise verwendet werden.
Die Schaltung von Fig. 23 enthält Eingangsanschlüsse 101,
102 und 103 zum Empfangen der RGB-Signale des VGA-Systems,
und diese Eingangsanschlüsse empfangen jeweils ein R-Signal
(Rot-Signal), ein G-Signal (Grün-Signal) und ein B-Signal
(Blau-Signal). RGB-Signale umfassen ein Pixel mit drei Signa
len. Da das jeweilige R-Signal, G-Signal und B-Signal Inten
sitätskomponenten und Chrominanzkomponenten enthält, enthal
ten die Daten mehr als die Signale des NTSC-Systems. Ein Ana
log-/Digitalwandler 100 wandelt die jeweiligen RGB-Signale in
digitale Daten um. Ein Matrixkonverter 200 empfängt die je
weiligen digitalen RGB-Signale, die von analogen in digitale
Daten umgewandelt wurden, und gibt ein Intensitätssignal Y
und zwei Chrominanzsignale (B-Y) und (R-Y) aus, die die in
dem NTSC-System (oder dem PAL-System) für das Fernsehen ver
wendeten Signale sind.
Eine Vertikalfilterschaltung 400 empfängt die horizontalen
Abtastzeilen des Intensitätssignals Y des NTSC-Systems von
dem Matrixkonverter 200, bildet einen Durchschnitt der Inten
sitätssignale Y und gibt das durchschnittswertbearbeitete In
tensitätssignal Y für das NTSC-System aus. Die Vertikalfil
terschaltung 400 enthält ferner eine Horizontalfilterschal
tung 420 und einen Selektor 350. Verzögerungsspeicher 401 und
407 verzögern die jeweiligen durchschnittswertbearbeiteten
Abtastzeilen des Intensitätssignals Y in dem NTSC-System um
einen Taktzyklus. Ein Addierglied 402 addiert drei Signale
des NTSC-Systems, das heißt das vorliegende Intensitätssignal
Y (=Y1), das Intensitätssignal Y2, das von dem Verzögerungs
speicher 401 verzögert wurde, und das Intensitätssignal Y3,
das von dem Verzögerungsspeicher 407 um zwei Taktzyklen ver
zögert wurde. Das Addierglied bildet den Durchschnittswert
der Summe der drei Signale.
Die Horizontalfilterschaltung 420 bildet den Durchschnitts
wert der Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems
in horizontaler Richtung. Die Horizontalfilterschaltung 420
bildet einen Durchschnittswert einer Vielzahl von Bits, die
die Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems in der
horizontalen Richtung umfassen. Der Zweck dieses Durch
schnittswertbildungsprozesses ist die Unterdrückung von un
gleichmäßigen Farben, die in horizontaler Richtung auftreten.
Der Selektor 350 wählt eines der durchschnittswertbearbeite
ten Chrominanzsignale (B-Y) und (R-Y) aus und gibt dieses
aus.
Ein Halbbildspeicher 500 speichert das jeweilige Intensitäts
signal Y und Chrominanzsignal C des NTSC-Systems, die von dem
Addierglied 402 bzw. dem Selektor 350 für eine Zeile ausgege
ben wurden. Eine Schreibsteuerschaltung 500 steuert das
Schreiben des Intensitätssignals Y und des Chrominanzsignals
C des NTSC-Systems, die von dem Vertikalfilter 400 zu dem
Halbbildspeicher 500 gesendet wurden. Eine Lesesteuerschal
tung 560 steuert das Lesen des Intensitätssignals Y und des
Chrominanzsignals C des NTSC-Systems aus dem Halbbildspeicher
500. Eine Konvertierungsschaltung 650 erzeugt ein Intensi
tätssignal Y und die Chrominanzsignale (B-Y) und (R-Y) aus
dem Intensitätssignal Y und dem Chrominanzsignal C, die von
dem Halbbildspeicher 500 ausgegeben werden. Eine Digital-/Ana
log-Wandlerschaltung (D/A) 700 wandelt das digitale In
tensitätssignal Y und die Chrominanzsignale (B-Y) und (R-Y),
die von der Konvertierungsschaltung 650 empfangen werden, in
analoge Form um. Die Resultate dieser Digital-/Analog-Konver
tierung des Intensitätssignals Y und der Chrominanzsignale
(B-Y) und (R-Y) des NTSC-Systems werden dem Fernsehempfänger
zugeführt. Auf diese Weise werden die RGB-Signale in dem VGA-System
in das Intensitätssignal Y und die Chrominanzsignale
(B-Y) und (R-Y) des NTSC-Systems umgewandelt und die Videoda
ten werden auf dem Fernsehempfänger dargestellt.
Der Betriebsablauf einer herkömmlichen Videosystemkonvertie
rungsschaltung wird nachfolgend erläutert. In der nach vor
stehend beschriebener Art und Weise aufgebauten Videosystem
konvertierungsschaltung werden das R-Signal (Rot-Signal), das
G-Signal (Grün-Signal) und das B-Signal (Blau-Signal) jeweils
den RGB-Eingangsanschlüssen 101, 102 und 103 des Analog-/Digital
wandlers 100 eingegeben. Der Analog-/Digitalwandler
100 wandelt die jeweiligen Analogsignale in digitale Signale
um und gibt die digitalen Signale an den Matrixkonverter 200
ab. Der Matrixkonverter 200 konvertiert die jeweiligen RGB-Signale
in das Intensitätssignal Y und die beiden Chrominanz
signale (B-Y) und (R-Y) des NTSC-Systems (oder des PAL-Systems),
die zur Verwendung in dem Fernsehempfänger dienen.
Die jeweiligen umgewandelten Signale werden an die Vertikal
filterschaltung 400 ausgegeben.
Das Intensitätssignal Y wird in die Vertikalfilterschaltung
400 von dem Matrixkonverter 200 eingegeben und das Intensi
tätssignal Y1 (=Y) wird an das Addierglied 402 angelegt. Der
Verzögerungsspeicher 401 verzögert das Intensitätssignal Y1
um einen Taktzyklus, um das Intensitätssignal Y2 zu erzeugen.
Der Verzögerungsspeicher 407 verzögert das Intensitätssignal
Y2 um einen Taktzyklus, um das Intensitätssignal Y3 zu erzeu
gen. Das Addierglied 402 addiert diese drei Intensitätssigna
le Y1, Y2 und Y3 und bildet den Durchschnittswert der drei
Intensitätssignale. Das durchschnittswertbearbeitete Intensi
tätssignal wird verzögert und als Intensitätssignal Y ausge
geben. Die Chrominanzsignale (B-Y) und (R-Y) werden von dem
Matrixkonverter 200 der Horizontalfilterschaltung 420 einge
geben. Die Horizontalfilterschaltung 420 bildet den Durch
schnitt der jeweiligen Eingangschrominanzsignale und die Re
sultate werden ausgegeben. Der Selektor 350 wählt eines der
durchschnittswertbearbeiteten Chrominanzsignale (B-Y) und (R-Y)
des NTSC-Systems aus, die von der Horizontalfilterschal
tung 420 eingegeben werden, und das ausgewählte Signal wird
als ein Chrominanzsignal C ausgegeben.
Das Intensitätssignal Y und das Chrominanzsignal C des NTSC-Systems
werden von der Vertikalfilterschaltung 400 ausgegeben
und in den Halbbildspeicher 500 eingegeben. Die Eingangs
signale werden in den jeweiligen 1H-Zeilenspeichern gespei
chert. Das Schreiben des Intensitätssignals Y und des Chromi
nanzsignals C des NTSC-Systems werden unter der Steuerung der
Schreibsteuerschaltung 550 durchgeführt. Die geschriebenen
Signale werden aus dem Halbbildspeicher 500 unter der Steue
rung der Lesesteuerschaltung 560 ausgelesen. Die Schreibsteu
erschaltung 550 arbeitet synchron mit einem Schreibsignal und
die Lesesteuerschaltung 560 arbeitet mit einem Lesesignal
synchron mit dem Fernsehsignal.
Das Intensitätssignal Y und das Chrominanzsignal C des NTSC-Systems
werden aus dem Halbbildspeicher 500 ausgelesen und
der Konvertierungsschaltung 650 eingegeben. Die Konvertie
rungsschaltung 650 konvertiert das Intensitätssignal Y und
das Chrominanzsignal C in das Intensitätssignal Y und die
Chrominanzsignale (B-Y) und (R-Y) und die umgewandelten Si
gnale werden an die Digital-/Analogwandlerschaltung 700 aus
gegeben. Die Digital-/Analogwandlerschaltung 700 wandelt die
digitalen Eingangssignale in analoge Form um. Das umgewandel
te Intensitätssignal Y und die Chrominanzsignale (B-Y) und
(R-Y), die aus den digitalen Daten in analoge Form umgewan
delt wurden, werden an den Fernsehempfänger abgegeben und der
Fernsehempfänger zeigt diese Signale auf dem Bildschirm an.
Da bei der bisher beschriebenen herkömmlichen Videosystemkon
vertierungsschaltung an der Intensitätsinformation Y und dem
Chrominanzsignal C oder dem Intensitätssignal Y und den Chro
minanzsignalen (B-Y) und (R-Y) in horizontaler Richtung kein
Verdünnungsprozeß durchgeführt wurde, ist es erforderlich,
einen Halbbildspeicher vorzusehen, der einer vollen Zeile
entspricht. Daher war bisher ein Halbbildspeicher mit großer
Kapazität erforderlich.
Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren
zur Konvertierung von Videosystemen sowie eine entsprechende
Schaltung zu schaffen, bei welchen die Abtastzeilen in hori
zontaler Richtung verdünnt werden, nachdem der Durchschnitts
wert der Abtastzeile in horizontaler Richtung gebildet wurde,
sowie dann der Durchschnittswert der Abtastzeilen in vertika
ler Richtung gebildet wird.
Die Lösung der Aufgabe ergibt sich aus Patentanspruch 1 und
6. Unteransprüche beziehen sich auf bevorzugte Ausführungs
formen der Erfindung. Dabei sind auch andere Kombinationen
von Merkmalen als in den Unteransprüchen beansprucht möglich.
Gemäß einem Aspekt der Erfindung werden in einem Konvertie
rungsverfahren für ein Videosystems VGA-Signale in Fernsehsi
gnale konvertiert, was die Konvertierung von RGB-Signalen in
ein Intensitätssignal, ein erstes Chrominanzsignal und ein
zweites Chrominanzsignal und die Bildung des Durchschnitts
wertes der Abtastzeilen in einer horizontalen Richtung und
anschließend in einer vertikalen Richtung einschließt.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung werden
gemäß dem Konvertierungsverfahren für das Videosystem nach
der Durchschnittswertbildung der Abtastzeilen in horizontaler
Richtung die Abtastzeilen des ersten Chrominanzsignals und
des zweiten Chrominanzsignals verdünnt und anschließend wird
der Durchschnittswert des ersten Chrominanzsignals und des
zweiten Chrominanzsignals in vertikaler Richtung gebildet.
Gemäß einem weiteren Aspekt der Erfindung werden gemäß dem
Konvertierungsverfahren für das Videosystem nach der Durch
schnittswertbildung der Abtastzeilen in der horizontalen
Richtung die Abtastzeilen des Intensitätssignals, des ersten
Chrominanzsignals und des zweiten Chrominanzsignals verdünnt
und anschließend wird der Durchschnittswert des Intensitäts
signals, des ersten Chrominanzsignals und des zweiten Chromi
nanzsignals in der vertikalen Richtung gebildet.
Gemäß einem weiteren Aspekt der Erfindung wandelt eine Kon
vertierungsschaltung für ein Videosystem VGA-Signale in Fern
sehsignale um, was die Konvertierung von RGB-Singalen in ein
Intensitätssignal, ein erstes Chrominanzsignal und ein zwei
tes Chrominanzsignal einschließt. Nachdem die RGB-Signale in
das Intensitätssignal, das erste Chrominanzsignal und das
zweite Chrominanzsignal konvertiert sind, wird ein Durch
schnittswert der Abtastzeilen in horizontaler Richtung gebil
det und anschließend wird der Durchschnittswert in vertikaler
Richtung gebildet. Die Schaltung zur horizontalen Durch
schnittswertbildung zur Bildung des Durchschnittswertes der
horizontalen Abtastzeilen enthält drei Sätze von (a) einer
ersten Verzögerungsschaltung zum Verzögern des Intensitäts
signals um einen Taktzyklus, (b) einer zweiten Verzögerungs
schaltung zum Verzögern des Ausgangssignals von der ersten
Verzögerungsschaltung um einen zweiten Taktzyklus, (c) einem
Addierglied zum Addieren des Eingangsintensitätssignals, des
von der ersten Verzögerungsschaltung verzögerten Intensitäts
signals und des von der zweiten Verzögerungsschaltung verzö
gerten Intensitätssignals, sowie zum Ausgeben des Resultats
als ein durchschnittswertbearbeitetes Ausgangssignal.
Nachfolgend werden Ausführungsformen der Erfindung unter Be
zug auf die beiliegenden Zeichnungen beschrieben.
Fig. 1 zeigt eine Konvertierungsschaltung für ein Videosy
stem gemäß einer ersten Ausführungsform der vorliegenden Er
findung;
Fig. 2A und 2B zeigen die Wellenformen eines RGB-Signals,
das in dem VGA-System verwendet wird;
Fig. 3A und 3B zeigen Signalwellenformen in dem NTSC-System;
Fig. 4A bis 4C zeigen die Zeitabläufe von Videosignalen;
Fig. 5 zeigt einen Matrixkonverter;
Fig. 6 zeigt allgemeine Formeln zur Erzeugung des Intensi
tätssignals Y und der Chrominanzsignale (B-Y) und (R-Y) des
NTSC-Systems aus den RGB-Signalen sowie die Koeffizienten
A11-A33, die in den Formeln verwendet werden;
Fig. 7A bis 7F zeigen die Zeitbeziehungen zwischen den Ein
gangs-RGB-Signalen und dem Ausgangsintensitätssignal Y und
den Chrominanzsignalen (B-Y) und (R-Y) des NTSC-Systems;
Fig. 8 zeigt eine Schaltung zur horizontalen Durchschnitts
wertbildung und eine Schaltung zur horizontalen Verdünnung
gemäß der ersten Ausführungsform der vorliegenden Erfindung;
Fig. 9A zeigt eine Schaltung zur horizontalen Konvertie
rungsverhältniseinstellung;
Fig. 9B bis 9D zeigen Taktwellenformen, die in der Schaltung
zur horizontalen Konvertierungsverhältniseinstellung erzeugt
werden;
Fig. 10A bis 10I zeigen Signalflüsse in der Schaltung von
Fig. 8;
Fig. 11 zeigt eine Vertikalfilterschaltung mit zwei Verzöge
rungsspeichern;
Fig. 12 ist ein Schaltbild, das die Schreibsteuerung und die
Lesesteuerung eines Halbbildspeichers erläutert;
Fig. 13A bis 13F sind Zeitablaufdiagramme, die die Beziehun
gen zwischen dem Schreiben von Daten und dem Auslesen von Da
ten zeigen;
Fig. 14 zeigt einen Demultiplexer gemäß der ersten Ausfüh
rungsform der vorliegenden Erfindung;
Fig. 15 zeigt eine Schaltung zur Konvertierung von Videosy
stemen gemäß einer zweiten Ausführungsform der vorliegenden
Erfindung;
Fig. 16 zeigt eine Schaltung zur horizontalen Durchschnitts
wertbildung und eine Schaltung zur horizontalen Verdünnung
gemäß der zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 17A bis 17C zeigen die erforderliche Kapazität der
Halbbildspeicherzellenanordnung, die in dem Halbbildspeicher
verwendet wird;
Fig. 18 zeigt eine Videosystemkonvertierungsschaltung gemäß
einer dritten Ausführungsform der vorliegenden Erfindung;
Fig. 19 zeigt eine Schaltung zur horizontalen Durchschnitts
wertbildung und eine Schaltung zur horizontalen Verdünnung
gemäß der dritten Ausführungsform der vorliegenden Erfindung;
Fig. 20A bis 20J sind Zeitablaufdiagramme eines Verdünnungs
prozesses gemäß der dritten Ausführungsform der vorliegenden
Erfindung;
Fig. 21 zeigt eine Videosystemkonvertierungsschaltung gemäß
einer vierten Ausführungsform der vorliegenden Erfindung;
Fig. 22 zeigt eine Schaltung zur horizontalen Durchschnitts
wertbildung und eine Schaltung zur horizontalen Verdünnung
gemäß der vierten Ausführungsform der vorliegenden Erfindung;
Fig. 23 zeigt eine herkömmliche Videosystemkonvertierungs
schaltung; und
Fig. 24 ist eine Darstellung des Konzepts einer Konvertie
rung von Videodaten von dem VGA-System in das NTSC-System.
Nachfolgend wird die Erfindung unter Bezug auf die Zeichnung
näher erläutert.
Fig. 1 zeigt eine Videosystemkonvertierungsschaltung gemäß
einer ersten Ausführungsform der vorliegenden Erfindung. Die
Schaltung von Fig. 1 enthält RGB-Eingangsanschlüsse 101, 102
und 103, einen Analog-/Digitalwandler 100 und einen Matrix
konverter 200. Die Eingangsanschlüsse 101, 102 und 103 emp
fangen jeweils ein R-Signal (Rot-Signal), ein G-Signal (Grün
signal) und ein B-Signal (Blau-Signal) des VGA-Systems. Der
Analog-/Digitalwandler 100 wandelt die jeweiligen RGB-Signale
aus der anlogen Form in digitale Daten um. Der Matrixkonver
ter 200 empfängt die jeweiligen A/D-umgewandelten digitalen
RGB-Signale und gibt ein Intensitätssignal Y und zwei Chromi
nanzsignale (B-Y) und (R-Y) aus, welche Signale des NTSC-Systems
(oder des PAL-Systems) zur Verwendung für das Fernse
hen sind.
Die Schaltung von Fig. 1 enthält ferner eine Schaltung zur
horizontalen Durchschnittswertbildung 300a, eine Schaltung
zur horizontalen Verdünnung 330a, eine Einstellschaltung 320
für das horizontale Konvertierungsverhältnis und einen Multi
plexer 360a. Die Schaltung 300a zur horizontalen Durch
schnittswertbildung empfängt als Eingangssignale das Intensi
tätssignal Y und die Chrominanzsignale (B-Y) und (R-Y), die
von dem Matrixkonverter 200 in das NTSC-System konvertiert
wurden, und bildet den Durchschnitt der horizontalen Ab
tastzeilen. Die Schaltung 330a zur horizontalen Verdünnung
verdünnt die in den Chrominanzsignalen (B-Y) und (R-Y) ent
haltenen horizontalen Abtastzeilen. Die Schaltung 320 zur
Einstellung des horizontalen Konvertierungsverhältnisses gibt
ein horizontales Konvertierungsverhältnis an die Schaltung
330a zur horizontalen Verdünnung ab. Die Schaltung 330a zur
horizontalen Verdünnung und die Einstellschaltung 320 für das
horizontale Konvertierungsverhältnis werden nachfolgend im
Detail beschrieben. Der Multiplexer 360a führt eine Multi
plexbearbeitung der Chrominanzsignale (B-Y) und (R-Y), die
für das NTSC-System bestimmt sind und von der Schaltung 330a
zur horizontalen Verdünnung empfangen wurden, durch.
Die Schaltung von Fig. 1 enthält ferner eine Vertikalfilter
schaltung 400a, die Verzögerungsspeicher 401 und 403 und Ad
dierglieder 402 und 404 einschließt. Die Vertikalfilterschal
tung 400a bildet einen Durchschnitt des Intensitätssignals Y,
das von der Schaltung 300a zur horizontalen Durchschnitts
wertbildung eingegeben wird, bzw. des multiplexbearbeiteten
Chrominanzsignals M, das von dem Multiplexer 360a eingegeben
wird, und gibt ein durchschnittswertbearbeitetes Intensitäts
signal Y und ein multiplexbearbeitetes Chrominanzsignal M in
dem NTSC-System aus. Der Verzögerungsspeicher 401 verzögert
die Abtastzeilen des durchschnittswertbearbeiteten Intensi
tätssignals Y (=Y1) des NTSC-Systems um einen Taktzyklus.
Das Addierglied 402 addiert das empfangene gegenwärtige In
tensitätssignal Y1 des NTSC-Systems zu dem Intensitätssignal
Y2, das dem Intensitätssignal Y1 um einen Taktzyklus nach
eilt, da das Signal von dem Verzögerungsspeicher 401 verzö
gert wurde, und bildet einen Durchschnittswert der beiden Si
gnale. Der Verzögerungsspeicher 403 verzögert die Abtastzei
len des durchschnittswertbearbeiteten Chrominanzsignals C des
NTSC-Systems um einen Taktzyklus. Das Addierglied 404 addiert
das empfangene gegenwärtige Chrominanzsignal M zu dem Chromi
nanzsignal M2, das dem Signal M einen Taktzyklus nacheilt, da
das Signal in dem Verzögerungsspeicher 403 verzögert wurde,
und bildet einen Durchschnittswert der beiden Signale.
Die Schaltung von Fig. 1 enthält ferner einen Halbbildspei
cher 500, eine Schreibsteuerschaltung 550, eine Lesesteuer
schaltung 560, einen Demultiplexer 600 und eine Digital-/Analog
wandlerschaltung (D/A) 700. Der Halbbildspeicher 500
speichert das Intensitätssignal Y, das von der Vertikalfil
terschaltung 400a ausgegeben wird, und das multiplexbearbei
tete Chrominanzsignal M, die beide dem NTSC-System angehören,
jeweils für eine Zeile. Die Schreibsteuerschaltung 550 steu
ert die Speicherung des Intensitätssignals Y, das von der
Vertikalfilterschaltung 400a eingegeben wird, und des multi
plexbearbeiteten Chrominanzsignals M, die beide dem NTSC-System
angehören, in dem Halbbildspeicher 500. Die Lesesteu
erschaltung 560 steuert das Lesen des Intensitätssignals Y
und des mulitplexbearbeiteten Chrominanzsignals M des NTSC-Systems,
die in dem Halbbildspeicher 500 gespeichert wurden.
Der Demultiplexer 600 erzeugt das Intensitätssignal Y und die
Chrominanzsignale (B-Y) und (R-Y) aus dem Intensitätssignal Y
und dem multiplexbearbeiteten Chrominanzsignal M. Der Digi
tal-/Analogwandler (D/A) 700 wandelt das digitale Intensi
tätssignal Y und die digitalen Chrominanzsignale (B-Y) und
(R-Y) in analoge Form um. Dieses umgewandelte analoge Inten
sitätssignal Y und die umgewandelten analogen Chrominanzsi
gnale (B-Y) und (R-Y) des NTSC-Systems werden an einen Fern
sehempfänger abgegeben. Auf diese Weise werden die RGB-Signale
des VGA-Systems in das Intensitätssignal Y und die
Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems zur Dar
stellung der Signale auf einem Fernsehbildschirm konvertiert.
Der Betriebsablauf der Videosystemkonvertierungsschaltungen
wird nachfolgend beschrieben. In Fig. 1 werden das R-Signal
(Rot-Signal), G-Signal (Grün-Signal) und das B-Signal (Blau
signal), die an den jeweiligen RGB-Eingangsanschlüssen 101,
102 und 103 eingegeben werden, an den Analog-/Digitalwandler
100 abgegeben und von analoger Form in digitale Daten umge
wandelt. Die umgewandelten RGB-Signale werden dem Matrixkon
verter 200 eingegeben und der Matrixkonverter 200 wandelt die
jeweiligen RGB-Signale in das Intensitätssignal Y und zwei
Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems (oder des
PAL-Systems) um, die zur Fernsehdarstellung verwendet werden.
Wie vorstehend beschrieben, können die Chrominanzsignale in
drei Systemen dargestellt werden: einem System, das ein I-Signal
und ein Q-Signal verwendet, einem System, das ein U-Signal
und ein V-Signal verwendet, und schließlich dem Sy
stem, das ein Intensitätssignal Y und Chrominanzsignale (B-Y)
und (R-Y) verwendet, wie vorstehend beschrieben wurde. Diese
drei Systeme unterscheiden sich nicht wesentlich voneinander
und der einzige Unterschied liegt in den Berechnungsfaktoren,
die zur Berechnung der Chrominanzsignale aus den RGB-Signalen
verwendet werden. Die vorliegende Erfindung kann in jedem
dieser drei Systeme zur Darstellung der Chrominanzsignale
verwendet werden.
Fig. 2 zeigt detaillierte Wellenformen der RGB-Signale des
VGA-Systems, die den RGB-Eingangsanschlüssen 101-103 einge
geben werden. Da das R-Signal, G-Signal und B-Signal ähnlich
sind, wird der Begriff "ein RGB-Signal" als allgemeiner Name
für diese drei Signale verwendet. In Fig. 2A hat ein RGB-Signal
525 horizontale Abtastzeilen in einem Halbbild für das
NTSC-System und 625 Abtastzeilen für das PAL-System. Da kein
großer Unterschied bei der Konvertierung dieser Eingangs
signale entweder des NTSC-Systems oder des PAL-Systems be
steht, wird das NTSC-System allgemein zur Erläuterung der
vorliegenden Erfindung verwendet. Fig. 2A zeigt eine vergrößerte
Sequenz des RGB-Signals und Fig. 2B zeigt eine weiter
vergrößerte Sequenz des RGB-Signals eines Abschnittes von Fig.
2A. In dem RGB-Signal kommt ein vertikales Synchronisie
rungssignal VD zuerst an und anschließend kommen eine Viel
zahl von Videosignalen zwischen jeweiligen horizontalen Syn
chronisierungssignalen HD an. In diesem RGB-Signal ist die
Zahl der horizontalen Zeilen zwischen den vertikalen synchro
nen Signalen 480 und die Zahl der horizontalen Zeilen, die
der Periode des vertikalen Synchronisierungssignals VD ent
spricht, ist 45; somit beträgt die Gesamtanzahl der horizon
talen Zeilen 525. L1 und L2 in Fig. 2A und 2B stellen einen
Sockelpegel bzw. einen Synchronpegel dar. Der Sockelpegel L1
bezeichnet einen Schwarzpegel der Videodaten. Wie Fig. 2B
zeigt, sind die Videodaten über diesem Sockelpegel L1 ange
ordnet und der höchste Pegel in den Videodaten ist L3, der
einen in den Videodaten enthaltenen Weißpegel darstellt. Der
Synchronpegel L2 bezeichnet den niedrigsten Pegel des verti
kalen Synchronisierungssignals VD und des horizontalen Syn
chronisierungssignals HD.
Fig. 3A zeit eine detaillierte ungeradzahlige Signalsequenz
des Intensitätssignals Y und der Chrominanzsignale (B-Y) und
(R-Y) des NTSC-Systems, und Fig. 3B zeigt eine detaillierte
geradzahlige Signalsequenz des Intensitätssignals Y und der
Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems. Aus Fig.
3A und 3B ist leicht zu erkennen, daß die ungeradzahligen Ab
tastzeilen in dem ersten Halbbild dargestellt werden und die
geradzahligen Abtastzeilen in dem zweiten Halbbild darge
stellt werden.
Fig. 4A zeigt den Zeitablauf der Videosignale. In Fig. 4A
bezeichnet "A" eine vordere Schwarzschulter, "B" bezeichnet
eine Synchronisierungsbreite, "C" stellt eine hintere
Schwarzschulter dar, "D" bezeichnet eine Austastlücke, "E"
bezeichnet eine Anzeigeperiode und "F" bezeichnet eine Syn
chronperiode. Fig. 4B zeigt Werte der Signalabschnitte A-F
für das VGA-Signal. Fig. 4C zeigt Werte der Signalabschnitte
A-F für das NTSC-Signal. Fig. 4B und Fig. 4C unterschei
den sich insofern, als die Synchronperiode F von Fig. 4B
31,778 µs (31,47 MHz) ist, während diejenige von Fig. 4C
63,5 µs (15,734 MHz) ist. Das heißt, daß die Synchronperiode
des NTSC-Systems das doppelte des VGA-Systems beträgt, da das
NTSC-System ein Zeilensprungsystem verwendet. Die Anzahl der
horizontalen Abtastzeilen beträgt beim VGA-Signal 480 und
beim NTSC-Signal 485. Wie aus diesem Vergleich ersichtlich
ist, ist es bei der Konvertierung eines VGA-Signals in ein
NTSC-Signal ausreichend, nur eine Abtastzeile des NTSC-Signals
aus zwei Abtastzeilen des VGA-Signals zu erzeugen. Da
darüber hinaus das NTSC-System das Zeilensprungsystem verwen
det, werden die Abtastzeilen des VGA-Systems abwechselnd den
ungeradzahligen Abtastzeilen und den geradzahligen Abtastzei
len zugeordnet.
Fig. 5 zeigt einen Matrixkonverter 200. Nachdem die RGB-Signale
aus den digitalen Daten in analoge Form konvertiert
wurden, werden die konvertierten RGB-Signale den Eingangsan
schlüssen 201, 202 und 203 eingegeben, wie in Fig. 5 ge
zeigt. Koeffizientenmultipliziereinrichtungen 207, 208 und
209 empfangen die jeweiligen RGB-Signale und multiplizieren
sie mit den Koeffizienten A11-A33, wie in den Formeln (1)-(3)
gezeigt. Ein Addierglied 210 addiert die jeweils multi
plizierten Resultate, um das Intensitätssignal Y und die
Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems zu erhal
ten, und gibt diese an den Ausgangsanschlüssen 204, 205 und
206 aus.
Fig. 6 zeigt die allgemeinen Formeln (1), (2) und (3) zur
Erzeugung des Intensitätssignals Y und der Chrominanzsignale
(B-Y) und (R-Y) des NTSC-Systems aus den RGB-Signalen unter
Verwendung der Koeffizienten A11-A33. Das Intensitätssignal
Y des NTSC-Systems wird gemäß Formel (1) erzeugt, das Chromi
nanzsignal (B-Y) wird gemäß Formel (2) erzeugt und das Chro
minanzsignal (R-Y) wird gemäß Formel (3) erzeugt. Beispiels
weise wird der Koeffizient A11 durch Verschieben des R-Signals
um 2 Bits (1/4), um 5 Bits (1/32) und um 6 Bits
(1/64) und durch Addieren aller drei verschobenen Signale,
wie in der ersten Zeile in der Tabelle in Fig. 6 darge
stellt, berechnet. Andere Koeffizienten werden in ähnlicher
Weise berechnet, wie in der Tabelle in Fig. 6 gezeigt. Ein
I-Signal und Q-Signal werden in ähnlicher Weise erzeugt, aber
das Verfahren zur Erzeugung des I-Signals und des Q-Signals
ist nach dem Stand der Technik bekannt. Daher wird auf eine
detaillierte Erläuterung verzichtet.
Fig. 7A-7F zeigen die Zeitbeziehungen zwischen den Ein
gangs-RGB-Signalen und dem ausgegebenen Intensitätssignal Y
und den Chrominanzsignalen (B-Y) und (R-Y) des NTSC-Systems,
die von dem Matrixkonverter 200 erzeugt werden. Wie Fig. 7A-7C
zeigen, werden die jeweiligen Signale R0, R1, R2,
G0, G1, G2, . . . und B0, B1, B2, . . . der RGB-Signale parallel
in den Matrixkonverter 200 eingegeben. Obgleich das Intensi
tätssignal Y und die Chrominanzsignale (B-Y) und (R-Y) des
NTSC-System dem RGB-Signal um einen vorbestimmten Zeitraum
nacheilen, werden das Intensitätssignal Y und die Chrominanz
signale (B-Y) und (R-Y) des NTSC-Systems ebenfalls parallel
in der Weise ausgegeben, daß Y0, Y1, Y2, . . ., U0, U1, U2, . . .
und V0, V1, V2, . . ., wie Fig. 7D-7F zeigen, vorliegen.
Fig. 8 zeigt eine Schaltung 300a zur horizontalen Durch
schnittswertbildung sowie die Schaltung 330a zur horizontalen
Verdünnung gemäß der ersten Ausführungsform der vorliegenden
Erfindung. Das Intensitätssignal Y des NTSC-Systems, das von
dem Matrixkonverter 200 an dem Anschluß 301 empfangen wird,
wird in einen D-Flipflop 311 eingegeben, um einen Taktzyklus
verzögert und als ein verzögertes Signal Y2 ausgegeben. Die
ses verzögerte Signal Y2 wird einem D-Flipflop 311 eingege
ben, um einen Taktzyklus verzögert und als ein verzögertes
Signal Y3 ausgegeben. Das Eingangssignal Y1 und die verzöger
ten Signale Y2 und Y3 werden an ein Addierglied 313 angelegt
und das Addierglied 313 bildet den Durchschnittswert dieser
Signale Y1, Y2 und Y3 und gibt diesen als ein verzögertes In
tensitätssignal Y4 aus. In ähnlicher Weise wird das Eingangs
chrominanzsignal (B-Y) des NTSC-Systems, das von dem Matrix
konverter 200 am Anschluß 302 empfangen wird, in einen D-Flipflop
314 als ein Signal U1 eingegeben, um einen Taktzy
klus verzögert und als ein verzögertes Signal U2 ausgegeben.
Dieses verzögerte Signal U2 wird in einen D-Flipflop 315 ein
gegeben, um einen Taktzyklus verzögert und als ein verzöger
tes Signal U3 ausgegeben. Das Eingangssignal U1 und die ver
zögerten Signale U2 und U3 werden an ein Addierglied 316 an
gelegt und das Addierglied 316 bildet den Durchschnittswert
dieser Signale U1, U2 und U3 und gibt das Resultat als ein
verzögertes Chrominanzsignal U4 aus. Das Eingangschrominanz
signal (R-Y) des NTSC-Systems, das von dem Matrixkonverter
200 an dem Anschluß 303 empfangen wird, wird einem D-Flipflop
317 als Signal V1 eingegeben, um einen Taktzyklus verzögert
und das Resultat wird als ein verzögertes Signal V2 ausgege
ben. Dieses verzögerte Signal V2 wird einem D-Flipflop 318
eingegeben, um einen Taktzyklus verzögert und als ein verzö
gertes Signal V3 ausgegeben. Das Eingangssignal V1 und die
verzögerten Signale V2 und V3 werden an ein Addierglied 319
angelegt und das Addierglied 319 bildet den Durchschnittswert
dieser Signale V1, V2 und V3 und gibt das Ergebnis als ein
verzögertes Chrominanzsignal V4 aus.
Die verzögerten Chrominanzsignale U4 und V4 von den Addier
gliedern 316 und 319 werden D-Flipflops 351 und 353 in der
Schaltung 330a zur horizontalen Verdünnung eingegeben. In den
jeweiligen D-Flipflopschaltungen 351 und 353 werden die ver
zögerten Chrominanzsignale U4 und V4 mit der Hälfte der Takt
frequenz (CLK/2) verriegelt und aus den Anschlüssen 306, 307
als Chrominanzsignale (B-Y) bzw. (R-Y) ausgegeben. Diese
Chrominanzsignale (B-Y) und (R-Y) werden einem Multiplexer
360a eingegeben, muliplexbearbeitet und an die Vertikalfil
terschaltung 400a als multiplexbearbeitetes Chrominanzsignal
M ausgegeben.
Fig. 9A zeigt eine Schaltung 320 zur Einstellung des hori
zontalen Konvertierungsverhältnisses. Die Schaltung von Fig.
9A enthält eine Schreibtakterzeugungsschaltung 321, einen
1/2-Frequenzteiler 323 und einen 1/4-Frequenzteiler 324. Das
von der Takterzeugungsschaltung 321 erzeugte Taktsignal wird
zu den Frequenzteilern 323 und 324 gesendet und durch zwei
bzw. durch vier geteilt und ausgegeben. Das Taktsignal wird
direkt an einen Ausgangsanschluß 325 ausgegeben und die ge
teilten Taktsignale werden an die Anschlüsse 326 bzw. 327
ausgegeben. Fig. 9B bis 9D zeigen jeweils eine Taktsignal
wellenform CL, die durch die Takterzeugungsschaltung 321 er
zeugt wird, eine Taktsignalwellenform 1/2 CL, die von dem
Frequenzteiler 323 geteilt ist, und eine Taktsignalwellenform
1/4 CL, die von dem Frequenzteiler 324 geteilt ist.
Das Intensitätssignal Y und das multiplexbearbeitete Chromi
nanzsignal M des NTSC-Systems werden aus der Vertikalfilter
schaltung 400a an den Halbbildspeicher 500 ausgegeben und je
weils in dem IH-Zeilenspeicher gespeichert. Das Schreiben des
Intensitätssignals Y und des multiplexbearbeiteten Chromi
nanzsignals M des NTSC-Systems wird durch die Schreibsteuer
schaltung 550 ausgeführt und das Lesen wird durch die Lese
steuerschaltung 560 ausgeführt.
Das Intensitätssignal Y und das multiplexbearbeitete Chromi
nanzsignal M werden aus dem Halbbildspeicher 500 ausgelesen
und dem Demultiplexer 600 zugeführt und demultiplexbearbeitet
und das Intensitätssignal Y und die Chrominanzsignale (B-Y)
und (R-Y) werden erhalten. Diese demultiplexbearbeiteten Si
gnale, das Intensitätssignal Y und die Chrominanzsignale (B-Y)
und (R-Y), werden in der Digital-/Analogwandlerschaltung
700 umgewandelt, an ein Fernsehgerät abgegeben und darge
stellt.
Fig. 10A bis 10I zeigen den Signalfluß in der Schaltung 300a
zur horizontalen Durchschnittswertbildung, der Schaltung 330a
zur horizontalen Verdünnung und dem Multiplexer 360a, die in
Fig. 1 und Fig. 8 gezeigt sind. In der Schaltung 300a zur
horizontalen Durchschnittswertbildung wird nur der Verzöge
rungsprozeß des Signals U erläutert, da das Intensitätssignal
Y in derselben Weise wie die Chrominanzsignale (B-Y) und (R-Y)
verzögert wird, und die Erklärung des Prozesses für die
Signale (B-Y) und (R-Y) wird weggelassen. Fig. 10A zeigt ein
Taktsignal CLK, das dem Anschluß 304 in der Schaltung 300a
zur horizontalen Durchschnittswertbildung eingegeben wird.
Fig. 10B zeigt ein Chrominanzsignal U1, das für den Anschluß
302 dem D-Flipflop 314 eingegeben wird. D0, D1, D2, D3,
zeigen die Datenströme des Chrominanzsignals U1. Fig. 10C
zeigt den Datenstrom U2, der in dem D-Flipflop 314 um einen
Taktzyklus verzögert wird. Fig. 10D zeigt einen Datenstrom
U3, der in dem D-Flipflop 315 weiter um einen Taktzyklus ver
zögert wird. Fig. 10E zeigt einen Datenstrom U4, der das
durch Gewichten und Addieren der Signale U1, U2 und U3 erhal
tene Signal ist. Die Gewichtung dieser Signale wird bei
spielsweise durch Teilen der Daten der mittleren Zeilen von
drei Zeilen durch zwei und Teilen der anderen beiden Zeilen
von drei Zeilen durch vier bestimmt. Die Gewichtung dieser
Signale wird in einer Formel ausgedrückt, wie z. B.
B0=D0/4+D1/2+D2/4, worin B0 Daten darstellt, die durch Ge
wichten und Addieren der jeweiligen Daten D0, D1 und D2 er
halten werden. B1, B2, B3, . . . werden in derselben Weise be
rechnet.
Fig. 10F zeigt das Taktsignal CLK/2, das dem Anschluß 354 in
der Schaltung 330a zur horizontalen Verdünnung eingegeben
wird. Das Taktsignal CLK/2 von Fig. 10F hat die Hälfte der
Frequenz des Eingangstaktsignals an dem Anschluß 304 der
Schaltung 300a zur horizontalen Durchschnittswertbildung. Das
Chrominanzsignal U4, das von dem Addierglied 316 erhalten
wird, wird dem D-Flipflop 351 in der Schaltung 330a zur hori
zontalen Verdünnung eingegeben und die in Fig. 10G darge
stellten Daten UC0 werden am Anschluß 305 erhalten. Die Daten
UC0 sind den Daten B0 gleich, sind jedoch in zwei Taktzyklen
an dem D-Flipflop 351 verriegelt, da die Frequenz des Taktsi
gnals, das dem D-Flipflop 351 eingegeben wird, durch zwei ge
teilt ist. Das Chrominanzsignal V, das am Anschluß 303 einge
geben wird, wird in zwei Taktzyklen an dem D-Flipflop 353
verriegelt und Daten VC0 werden in derselben Weise von dem D-
Flipflop 353 erhalten, wie in Fig. 10H dargestellt ist. In
der nächsten Stufe werden das Ausgangssignal von dem D-Flip
flop 351 und das Ausgangssignal von dem D-Flipflop 353 in dem
Multiplexer 360a multiplexbearbeitet und das multiplexbear
beitete Chrominanzsignal M wird in der Reihenfolge von Daten
UC0, VC0, UC1, VC1, UC2, VC2, UC3, VC3, . . . erhalten, wie in
Fig. 10I dargestellt.
Das Intensitätssignal Y aus der Schaltung 300a zur horizonta
len Durchschnittswertbildung und das multiplexbearbeitete
Chrominanzsignal M aus dem Multiplexer 360a werden in die
Vertikalfilterschaltung 400a eingegeben. Wie Fig. 1 zeigt,
wird das Intensitätssignal Y1, das dem Eingangssignal gleich
ist, zu dem Intensitätssignal Y2 hinzugefügt, das um einen
Taktzyklus in dem Verzögerungsspeicher 401 und in dem Addier
glied 402 verzögert ist, und ihr Durchschnittswert wird aus
dem Addierglied 402 als Intensitätssignal Y erhalten. Das
multiplexbearbeitete Chrominanzsignal M, das dem Eingangs
signal gleich ist, wird zu dem Chrominanzsignal M2, das in
dem Verzögerungsspeicher 403 verzögert wurde, in dem Addier
glied 404 des Vertikalfilters 400a hinzuaddiert und ihr
Durchschnitt wird als multiplexbearbeitetes Chrominanzsignal
M erhalten.
Fig. 11 zeigt einen weiteren Typ des Vertikalfilters 400a
mit zwei Verzögerungsspeichern. Der Vertikalfilter 400a von
Fig. 1 hat nur einen Verzögerungsspeicher, es ist jedoch
auch möglich, zwei Verzögerungsspeicher zu verwenden, wie in
Fig. 11 gezeigt. Mit anderen Worten wird die Durchschnitts
wertbildung durch Verwendung von Daten für drei Zeilen ausge
führt, um Daten für eine Zeile zu erhalten. Durch Ausführung
dieses Durchschnittswertbildungsprozesses, das heißt durch
Addieren der Daten der gegenwärtigen Zeile, der Daten der
vorangehenden Zeile und der Daten der vor der vorangehenden
Zeile liegenden Zeile werden Daten erhalten, die einer Zeile
entsprechen. Durch Durchschnittswertbildung der vertikal be
nachbarten Anzeigedaten der Vielzahl von Zeilen wird die Dif
ferenz zwischen den Intensitäten der vertikal benachbarten
Anzeigedaten relativ klein auf einem Niveau gehalten, so daß
das menschliche Auge das Flimmern nicht erkennen kann. Die
Vertikalfilterschaltung 400a von Fig. 11 enthält einen Ein
gangsanschluß 411, Verzögerungsspeicher 401 und 407, ein Ad
dierglied 402 und einen Ausgangsanschluß 412. Die Vertikal
filterschaltung 400a von Fig. 11 entspricht der Schaltung
zur Verzögerung des Intensitätssignals in der herkömmlichen
Vertikalfilterschaltung 400. Daher wird auf eine detaillierte
Erklärung verzichtet.
In Fig. 1 speichert der Halbbildspeicher 500 das Intensi
tätssignal Y und das multiplexbearbeitete Chrominanzsignal M
des NTSC-Systems, die von der Vertikalfilterschaltung 400a
ausgegeben werden, für jede Zeile. Die Schreibsteuerschaltung
550 steuert das Schreiben des Intensitätssignals Y und des
multiplexbearbeiteten Chrominanzsignals M des NTSC-System in
dem Halbbildspeicher 500. Die Lesesteuerschaltung 550 steuert
das Lesen des Intensitätssignals Y und des multiplexbearbei
teten Chrominanzsignals M des NTSC-Systems aus dem Halbbild
speicher 500.
Fig. 12 erläutert die Schreibsteuerung und die Lesesteuerung
für den Halbbildspeicher 500. Die Schaltung von Fig. 12 ent
hält einen Eingangsanschluß 501 zum Empfangen des Intensi
tätssignals Y oder des multiplexbearbeiteten Chrominanzsi
gnals M aus der Vertikalfilterschaltung 400a. Der Halbbild
speicher 500 arbeitet in derselben Weise für das Intensitäts
signal Y oder das multiplexbearbeitete Chrominanzsignal M.
Daher wird der Betriebsablauf des Intensitätssignals Y nach
folgend erläutert. Das Intensitätssignal Y wird an dem An
schluß 501 eingegeben und in eine Halbbildspeicheranordnung
503 unter der Steuerung der Schreibsteuerschaltung 550 ge
schrieben.
Der Prozeß zur Schreibsteuerung wird nachfolgend erläutert.
Das Adreßsignal, das von der Schreibadreßerzeugungsschaltung
551 erzeugt wird, das Schreibtaktsignal (WCLK), das in einer
Schreibtakterzeugungsschaltung 553 erzeugt wird, und das
Schreibfreigabesignal (WINB), das in einer Schreibfreigabe
signalerzeugungsschaltung 552 erzeugt wird, werden zu dem
Adreßdecoder 504 übertragen. Bei Empfangen des Freigabeaus
gangssignals (WINB) schreibt der Adreßdecoder 504 das Inten
sitätssignal Y synchron mit dem Schreibtaktsignal (WCLK) in
die Halbbildspeicheranordnung entsprechend der in der
Schreibadreßerzeugungsschaltung erzeugten Adresse.
Das in die Halbbildspeicheranordnung 503 geschriebene Inten
sitätssignal Y wird unter der Steuerung des Adreßdecoders
505 gelesen. Nachfolgend wird der Prozeß zum Auslesen er
klärt. Das von der Leseadreßerzeugungsschaltung 561 erzeugte
Adreßsignal, das in der Lesetakterzeugungsschaltung 563 er
zeugte Lesetaktsignal (RCLK) und das in der Lesefreigabesi
gnalerzeugungsschaltung 562 erzeugte Lesefreigabesignal
(RINB) werden zu dem Leseadreßdecoder 505 übertragen. Bei
Empfangen des Freigabeausgangssignals liest der Leseadreßde
coder 505 das Intensitätssignal Y aus der Halbbildspeicher
anordnung entsprechend dem in der Leseadreßerzeugungsschal
tung 561 erzeugten Adreßsignal synchron mit dem Lesetaktsi
gnal (RCLK). Das gelesene Intensitätssignal Y wird an den
Ausgangsanschluß 502 angelegt.
Fig. 13A-13F sind Zeitablaufdiagramme, die die Beziehung
beim Schreiben von Daten und beim Lesen von Daten zeigen. Da
eine Darstellung des NTSC-Signals wie vorstehend erläutert
zwei VGA-Signalen entspricht, ist die Frequenz des Schreib
taktsignals (WCLK) doppelt so hoch wie die des Lesetaktsi
gnals (RCLK).
Fig. 13A zeigt das Schreiben von Daten für eine Zeile des
Intensitätssignals oder des multiplexbearbeiteten Chrominanz
signals M, das während der Periode T in die Halbbildspeicher
anordnung 503 geschrieben wird. Wie Fig. 13B zeigt, schreibt
die Schreibsteuerschaltung 550 Daten einer Zeile in die Halb
bildspeicheranordnung 503 unter Verwendung des Schreibtaktsi
gnals (WCLK) während der Periode T nur dann, wenn das Freiga
besignal (WINB) logisch "L" ist.
Fig. 13D zeigt das Lesen von Daten des Intensitätssignals
oder des multiplexbearbeiteten Chrominanzsignals M, das aus
der Halbbildspeicheranordnung 503 während der Periode 2T aus
gelesen wird. Wie Fig. 13E zeigt, liest die Lesesteuerschal
tung 560 eine Zeile von Daten aus der Halbbildspeicheranord
nung 503 ansprechend auf das Lesetaktsignal (RCLK) während
der Periode 2T nur, wenn das Lesefreigabesignal (RINB) lo
gisch "L" ist.
Wenn es sich bei der Halbbildspeicheranordnung 503 um einen
FIFO-Speicher (first-in, first-out) handelt, ist es möglich,
da die geschriebenen Daten ansprechend auf den nächsten oder
nachfolgenden Taktimpuls unmittelbar nach dem Schreiben von
Daten gelesen werden können, wie in Fig. 13A gezeigt, die
nächsten Daten unmittelbar nach einer Periode 2T zu schrei
ben, wie in Fig. 13A dargestellt, da nach der Zeit 2T alle
Daten in dem FIFO bereits ausgelesen sind, wie Fig. 13D
zeigt.
Fig. 17A zeigt die erforderliche Kapazität der Halbbildspei
cherzellenanordnung 503, die in dem Halbbildspeicher 500 ge
mäß der Ausführungsform der vorliegenden Erfindung verwendet
wird. In der ersten Ausführungsform werden zwei Halbbildspei
cherzellenanordnungen für eine volle Zeile benötigt, eine zur
Speicherung des Intensitätssignals Y und die andere zur Spei
cherung des multiplexbearbeiteten Chrominanzsignals M. Die
Halbbildspeicherzellenanordnung für das multiplexbearbeitete
Chrominanzsignal M speichert die beiden Chrominanzsignale (B-
Y) und (R-Y). Daher reicht nur eine Halbbildspeicherzellenan
ordnung für eine Zeile für die beiden Chrominanzsignale (B-Y)
und (R-Y) aus.
Fig. 14 zeigt einen Demultiplexer 600. In dem Demultiplexer
600 wird das an dem Anschluß 601 eingegebene Intensitäts
signal Y durch den Demultiplexer 600 geleitet und an dem An
schluß 603 ausgegeben. Das Chrominanzsignal M von dem An
schluß 602 wird durch einen Demultiplexabschnitt 606 in dem
Demultiplexer 600 demultiplexbearbeitet und an die Anschlüsse
604 und 605 jeweils als demultiplexbearbeitetes Chrominanzsi
gnal (B-Y) bzw. (R-Y) ausgegeben.
Die Digital-/Analogwandlerschaltung 700 empfängt das Intensi
tätssignal Y und die Chrominanzsignale (B-Y) und (R-Y) des
NTSC-Systems von dem Demultiplexer 600, wandelt diese von der
digitalen in die analoge Form um und gibt diese als analoge
Signale aus. Diese umgewandelten analogen Signale, nämlich
das Intensitätssignal Y und die Chrominanzsignale (B-Y) und
(R-Y), werden an den Fernsehempfänger abgegeben. Auf diese
Weise werden RGB-Signale des VGA-Systems in die Signale Y,
(B-Y) und (R-Y) des NTSC-Systems konvertiert und auf einem
Fernsehbildschirm dargestellt.
Da in der ersten Ausführungsform die Abtastzeilen einer
Durchschnittswertbearbeitung unterzogen werden und horizontal
verdünnt werden, bevor die Abtastzeilen einer vertikalen
Durchschnittswertbearbeitung unterzogen werden, ist es mög
lich, die Speicherkapazität des IH-Zeilenspeichers in dem
Halbbildspeicher zu verringern. Auf diese Weise wird die
Speicherkapazität für eine Zeile im Vergleich zu der herkömm
lichen Schaltung reduziert.
Fig. 15 zeigt eine Videosystemkonvertierungsschaltung gemäß
einer zweiten Ausführungsform der vorliegenden Erfindung. In
Fig. 15 werden ein R-Signal (Rot-Signal), ein G-Signal
(Grün-Signal) und ein B-Signal (Blau-Signal) einem Analog-/Digi
talwandler 100 eingegeben und aus analoger Form in digi
tale Signale umgewandelt. Die jeweiligen RGB-Signale, die von
dem Analog-/Digitalwandler 100 umgewandelt sind, werden in
einen Matrixkonverter 200 eingegeben. Der Matrixkonverter 200
wandelt die jeweiligen digitalen RGB-Signale in ein Intensi
tätssignal Y und zwei Chrominanzsignale (B-Y) und (R-Y) des
NTSC-Systems (oder des PAL-Systems) um, die für das Fernsehen
verwendet werden, und gibt sie an eine Schaltung 300b zur ho
rizontalen Durchschnittswertbildung aus.
Fig. 16 zeigt die Schaltung 300b zur horizontalen Durch
schnittswertbildung und eine Schaltung 330b zur horizontalen
Verdünnung gemäß der zweiten Ausführungsform. Die zweite Aus
führungsform unterscheidet sich von der ersten insofern, als
die Schaltung 300b zur horizontalen Durchschnittswertbildung
keinen Multiplexer 360a enthält. In der Schaltung 300b zur
horizontalen Durchschnittswertbildung in Fig. 16 wird das
Intensitätssignal Y1 des NTSC-Systems, das von dem Matrixkon
verter 200 ausgegeben wird, von dem Anschluß 301 in einen D-Flipflop
311 in derselben Weise wie in der ersten Ausfüh
rungsform eingegeben. Der D-Flipflop 311 verzögert das Inten
sitätssignal Y um einen Taktzyklus und gibt ein verzögertes
Signal Y2 aus. Das verzögerte Signal Y2 wird in einen D-Flipflop
312 eingegeben, verzögert, und als ein verzögertes
Signal Y3 ausgegeben. Das Eingangssignal Y1, das verzögerte
Signal Y2 und das verzögerte Signal Y3 werden einem Addier
glied 313 eingegeben. Das Addierglied 313 addiert die drei
Signale Y1, Y2 und Y3 und bildet den Durchschnittswert der
Signale Y1, Y2 und Y3. Das berechnete Durchschnittssignal
wird als ein Intensitätssignal Y von dem Addierglied 313 an
einen Anschluß 305 ausgegeben. In derselben Weise werden die
Chrominanzsignale (B-Y) bzw. (R-Y) jeweils einer Durch
schnittswertbearbeitung unterzogen und die durchschnittswert
bearbeiteten Signale (B-Y) und (R-Y) werden aus den Anschlüs
sen 306 bzw. 307 ausgegeben.
Das verzögerte Signal Y4 aus dem Addierglied 313 in der
Schaltung 300b zur horizontalen Durchschnittswertbildung wird
an den Anschluß 305 als das Intensitätssignal Y ausgegeben.
Die verzögerten Signale U4 und V4 von dem Addierglied 316 und
319 werden jeweils in die D-Flipflops 351 bzw. 353 in der
Schaltung 330b zur horizontalen Verdünnung eingegeben. Die
jeweiligen Flipflops 351 und 353 verriegeln die Chrominanzsi
gnale (B-Y) und (R-Y) von den Addiergliedern 316 und 319 wäh
rend zwei Taktperioden gemäß dem Taktsignal (CLK/2) mit hal
ber Frequenz. Die verriegelten Signale werden von den An
schlüssen 306 und 307 als Chrominanzsignale (B-Y) und (R-Y)
ausgegeben. Zu diesem Zeitpunkt wird die Verdünnung an den
jeweiligen Chrominanzsignalen (B-Y) und (R-Y) ausgeführt.
Diese verdünnten Signale (B-Y) und (R-Y) werden an die Verti
kalfilterschaltung 400b ausgegeben, ohne daß sie einer Multi
plexbearbeitung unterzogen werden.
Die Vertikalfilterschaltung 400b bildet einen Durchschnitts
wert des Intensitätssignals Y, das von der Schaltung 300b zur
horizontalen Durchschnittswertbildung erhalten wird, und der
Chrominanzsignale (B-Y) und (R-Y), die von der Schaltung 330b
zur horizontalen Verdünnung jeweils erhalten werden, und gibt
das Intensitätssignal Y und die Chrominanzsignale (B-Y) und
(R-Y) des NTSC-Systems, die einer Durchschnittswertbearbei
tung unterzogen wurden, aus.
Eine erste Durchschnittswertbildungsschaltung, die einen Ver
zögerungsspeicher 401 und ein Addierglied 402 erhält, eine
zweite Durchschnittswertbildungsschaltung, die einen Verzöge
rungsspeicher 403 und ein Addierglied 404 enthält, und eine
dritte Durchschnittswertbildungsschaltung, die einen Verzöge
rungsspeicher 405 und ein Addierglied 406 in dem Vertikalfil
ter 400b enthält, entsprechen der Durchschnittswertbildungs
schaltung, die den Verzögerungsspeicher 401 und das Addier
glied 402 enthält und in Fig. 1 der ersten Ausführungsform
erläutert ist, so daß auf eine erneute Erklärung verzichtet
wird.
In der zweiten Ausführungsform werden die Intensitätssignale
Y und die Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems,
die von der Vertikalfilterschaltung 400b ausgegeben werden,
in den Halbbildspeicheranordnungen gespeichert, die in dem
Halbbildspeicher 500 angeordnet sind, und zwar unter der
Steuerung einer Steuerschaltung, und aus den entsprechenden
Halbbildspeicheranordnungen 503 unter der Steuerung einer Le
sesteuerschaltung ausgelesen, und das Intensitätssignal Y und
die Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems werden
ausgegeben. Der Aufbau und der Betriebsablauf des Halbbild
speichers 500 in der zweiten Ausführungsform entsprechen den
jenigen der ersten Ausführungsform, so daß daher auf eine de
taillierte Beschreibung verzichtet wird. Da in der zweiten
Ausführungsform der Halbbildspeicher 500 das Intensitäts
signal Y und die Chrominanzsignale (B-Y) und (R-Y) ausgibt,
ist der in der ersten Ausführungsform verwendete Demultiple
xer 600 in der zweiten Ausführungsform nicht erforderlich.
Fig. 17B zeigt die Kapazität, die für die jeweiligen Halb
bildspeicherzellenanordnungen erforderlich ist, die in dem
Halbbildspeicher 500 gemäß der zweiten Ausführungsform ver
wendet werden. In der zweiten Ausführungsform sind drei Halb
bildspeicherzellenanordnungen erforderlich, eine für das In
tensitätssignal Y und die übrigen zwei für die jeweiligen
Chrominanzsignale (B-Y) und (R-Y) Die Halbbildspeicherzel
lenanordnungen für die beiden Chrominanzsignale (B-Y) und (R-Y)
sind mit einer Kapazität von jeweils einer halben Zeile
ausreichend, da die horizontalen Zeilen in der Schaltung 330
zur horizontalen Verdünnung verdünnt werden.
Die jeweiligen Ausgangssignale des Intensitätssignals Y und
des Chrominanzsignals (B-Y) und (R-Y) des NTSC-Systems werden
zu einem Digital-/Analogwandler 700 übertragen, einer Digi
tal-/Analogumwandlung unterzogen und an das Fernsehgerät als
ein analoges Intensitätssignal Y und analoge Chrominanzsigna
le (B-Y) und (R-Y) des NTSC-Systems ausgegeben.
Da in der zweiten Ausführungsform ein Verdünnungsprozeß in
vertikaler und horizontaler Richtung an dem ersten und dem
zweiten Chrominanzsignal ausgeführt wird, kann die Kapazität
des Halbbildspeichers 500 gering sein. In der herkömmlichen
Schaltung war eine Speicherkapazität für die Speicherung von
drei Zeilen erforderlich, wohingegen in der zweiten Ausfüh
rungsform der vorliegenden Erfindung, unter der Annahme, daß
die Verdünnung die Abtastzeilen auf die Hälfte reduziert, nur
die Hälfte des Halbbildspeichers für die jeweiligen Chromi
nanzsignale (B-Y) und (R-Y) erforderlich ist, wie in Fig.
17B dargestellt. Daher kann insgesamt ein Halbbildspeicher
mit einer Kapazität von zwei Zeilen ausreichen. Auf diese
Weise kann die erforderliche Kapazität des Halbbildspeichers
reduziert werden.
Fig. 18 zeigt eine Videosystemkonvertierungsschaltung gemäß
einer dritten Ausführungsform der vorliegenden Erfindung. In
Fig. 18 werden ein R-Signal (Rot-Signal), ein G-Signal
(Grün-Signal) und ein B-Signal (Blau-Signal) einem Analog-/Digi
talwandler 100 eingegeben und aus analoger in digitale
Form umgewandelt. Die jeweiligen RGB-Signale, die von dem
Analog-/Digitalwandler 100 umgewandelt sind, werden in einen
Matrixkonverter 200 eingegeben. Der Matrixkonverter 200 wan
delt die jeweiligen digitalen RGB-Ausgabesignale in ein In
tensitätssignal Y und zwei Chrominanzsignale (B-Y) und (R-Y)
des NTSC-Systems (oder des PAL-Systems) um, die für das Fern
sehen verwendet werden, und gibt sie an eine Schaltung 300c
zur horizontalen Durchschnittswertbildung aus.
Fig. 19 zeigt die Schaltung 300c zur horizontalen Durch
schnittswertbildung, eine Schaltung 330c zur horizontalen
Verdünnung und einen Multiplexer 360c gemäß einer dritten
Ausführungsform. In der Schaltung 300c zur horizontalen
Durchschnittswertbildung von Fig. 18 wird das von dem Ma
trixkonverter 200 ausgegebene Intensitätssignal Y1 des NTSC-Systems
von dem Anschluß 301 in einen D-Flipflop 311 in der
selben Weise wie bei der ersten Ausführungsform eingegeben.
Der D-Flipflop 311 verzögert das Intensitätssignal Y1 um ei
nen Taktzyklus und gibt ein verzögertes Signal Y2 aus. Das
verzögerte Signal Y2 wird einem D-Flipflop 312 eingegeben,
verzögert, und als ein verzögertes Signal Y3 ausgegeben. Das
Eingangssignal Y1, das verzögerte Signal Y2 und das verzöger
te Signal Y3 werden einem Addierglied 313 eingegeben. Das Ad
dierglied 313 addiert die drei Signale Y1, Y2 und Y3 und bil
det einen Durchschnittswert der Signale Y1, Y2 und Y3. Der
berechnete Durchschnittswert wird als ein Intensitätssignal
Y4 von dem Addierglied 313 ausgegeben. In derselben Weise
wird der Durchschnittswert der Chrominanzsignale (B-Y) und
(R-Y) jeweils gebildet und der Durchschnittswert der Chromi
nanzsignale (B-Y) und (R-Y) wird jeweils von dem Anschluß 306
bzw. 307 ausgegeben.
Die verzögerten Signale Y4, U4 und V4, die von den Addier
gliedern 313, 316 und 319 in der Schaltung 300c zur horizon
talen Durchschnittswertbildung ausgegeben werden, werden den
D-Flipflops 354, 351 und 353, die in der Schaltung 330c zur
horizontalen Verdünnung angeordnet sind, jeweils eingegeben.
Das Intensitätssignal Y4 und die Chrominanzsignale U4 und V4
von den Addiergliedern 313, 316 und 319 werden über zwei
Taktzyklen gemäß dem Taktsignal (CLK/2) mit halber Frequenz
verriegelt und werden von den Anschlüssen 305, 306 und 307
als das Intensitätssignal Y und die Chrominanzsignale (B-Y)
und (R-Y) ausgegeben. Zu dieser Zeit wird der Verdünnungsvor
gang jeweils am Intensitätssignal Y und an den Chrominanzsi
gnalen (B-Y) und (R-Y) in der Schaltung 330c zur horizontalen
Verdünnung durchgeführt. Das Intensitätssignal Y und die
Chrominanzsignale (B-Y) und (R-Y), die verdünnt wurden, wer
den zu dem Multiplexer 360c gesendet, multiplexbearbeitetet
und an die Vertikalfilterschaltung 400c als multiplexbearbei
tetes Signal M ausgegeben.
Da das Intensitätssignal Y und das Chrominanzsignal (B-Y) und
(R-Y) insgesamt zu einem multiplexbearbeiteten Signal M mul
tiplexbearbeitet werden, ist nur eine Schaltung zur vertika
len Durchschnittswertbildung in der Vertikalfilterschaltung
400c zur Verarbeitung des gesamten multiplexbearbeiteten Si
gnals M erforderlich. In Fig. 18 wird das multiplexbearbei
tete Signal M von dem Multiplexer 360c der Vertikalfilter
schaltung 400c als multiplexbearbeitetes Signal M1 eingege
ben. Das multiplexbearbeitete Signal M1 wird zu einem Signal
M2, das um einen Taktzyklus in dem 1H-Speicher 401 verzögert
wurde, an dem Addierglied 402 addiert, um die vertikale
Durchschnittswertbildung auszuführen und das multiplexbear
beitete Signal M, dessen vertikaler Durchschnittswert gebil
det wurde, wird aus der Vertikalfilterschaltung 400c ausgege
ben.
Fig. 20A-20J zeigen Zeitablaufdiagramme des Verdünnungs
prozesses. Fig. 20B, 20C und 20D zeigen die jeweiligen
durchschnittswertbearbeiteten Signale Y4, U4 und V4, die von
den entsprechenden Addiergliedern 313, 316 bzw. 319 ausgege
ben werden. Es wird angenommen, daß die Daten des durch
schnittswertbearbeiteten Signals Y4, das von dem Addierglied
313 ausgegeben wird, in der Reihenfolge E0, E1, E2, E3, . . .
vorliegen, die Daten des durchschnittswertbearbeiteten Si
gnals U4, das von dem Addierglied 316 ausgegeben wird, in der
Reihenfolge D0, D1, D2, D3, . . . vorliegen, und die Daten des
durchschnittswertbearbeiteten Signals V4, das von dem Addier
glied 319 ausgegeben wird, in der Reihenfolge F0, F1, F2, F3,
. . . vorliegen. Das Taktsignal CLK/2, das in Fig. 20E darge
stellt ist, wird an den D-Flipflop 354 angelegt. Das Taktsi
gnal CLK/4, das in Fig. 20F dargestellt ist, wird jeweils an
die D-Flipflops 351 und 353 angelegt. Daher werden die Fre
quenzen der Daten E0, E1, E2, E3, . . . des Intensitätssignals
Y4, das von dem Addierglied 313 ausgegeben wird, auf die
Hälfte reduziert, und die Daten mit den reduzierten Frequen
zen werden von dem Ausgangsanschluß 305 in der Reihenfolge
DH0, DH1, DH2, DH3, . . . ausgegeben. Die Frequenzen der Daten
D0, D1, D2, D3, . . . des Chrominanzsignals U4, das von dem Ad
dierglied 316 ausgegeben wird, werden auf ein Viertel redu
ziert und die Daten mit den reduzierten Frequenzen werden von
dem Ausgangsanschluß 306 in der Reihenfolge UC0, UC2, UC4,
. . . ausgegeben. Die Frequenzen der Daten F0, F1, F2, F3, . . .
des Chrominanzsignals V4, das von dem Addierglied 319 ausge
geben wird, werden auf ein Viertel reduziert und die Daten
werden von dem Ausgangsanschluß 307 in der Reihenfolge VC0,
VC2, VC4, . . . ausgelesen. Die Intensitätssignaldaten DH0,
DH1, DH2, DH3, . . ., die Chrominanzsignaldaten UC0, UC2, UC4,
. . . und VC0, VC2, VC4, . . . werden dem Multiplexer 360c in der
nachfolgenden Stufe eingegeben, zu einem multiplexbearbeite
ten Signal M multiplexbearbeitet (DH0, UC0, DH1, VC0, DH2,
UC2, DH3, VC2, . . .) und über einen Anschluß 308 an die Verti
kalfilterschaltung 400c übertragen.
In der dritten Ausführungsform werden das Intensitätssignal Y
und die Chrominanzsignale (B-Y) und (R-Y), die von der Schal
tung 300c zur horizontalen Durchschnittswertbildung ausgege
ben werden, multiplexbearbeitetet und an die Vertikalfilter
schaltung 400c übertragen, ohne daß der Selektor 350 verwen
det wird, der in der herkömmlichen Schaltung vorgesehen ist.
Da die Vertikalfilterschaltung 400c den Durchschnitt des In
tensitätssignals Y und der Chrominanzsignale (B-Y) und (R-Y)
in ihrem multiplexbearbeiteten Zustand bilden kann, sind nur
ein Verzögerungsspeicher 401 und ein Addierglied 402 zur Bil
dung des Durchschnittswertes des Intensitätssignals Y und der
Chrominanzsignale (B-Y) und (R-Y) erforderlich, so daß die
Einsparung des Verzögerungsspeichers ermöglicht ist. Mit an
deren Worten kann das multiplexbearbeitete Signal M in einer
Schaltung zur vertikalen Durchschnittswertbildung verarbeitet
werden.
Da in der dritten Ausführungsform das Intensitätssignal Y und
die Chrominanzsignale (B-Y) und (R-Y), die multiplexbearbei
tet wurden, von der Vertikalfilterschaltung 400c ausgegeben
werden, ist nur ein Halbbildspeicher 500 zur Multiplexbear
beitung des Intensitätssignals Y und der Chrominanzsignale
(B-Y) und (R-Y) erforderlich. Mit anderen Worten ist es nicht
nötig, daß der Halbbildspeicher 500 eine Schreibsteuerung und
eine Lesesteuerung an jeweils dem Intensitätssignal Y und den
Chrominanzsignalen (B-Y) und (R-Y) durchführt, so daß es mög
lich ist, den Speicher des Halbbildspeichers 500 einzusparen.
Gleichzeitig hat die Schaltung gemäß der dritten Ausführungs
form den zusätzlichen Vorteil, daß die Steuerung der Schreib
steuerschaltung 550 und der Lesesteuerschaltung vereinfacht
wird.
Da zusätzlich eine Verdünnung in horizontaler Richtung an dem
Intensitätssignal Y und den Chrominanzsignalen (B-Y) und (R-Y)
insgesamt ausgeführt wird, kann die Kapazität des Halb
bildspeichers 500 klein sein. Obgleich die herkömmliche
Schaltung eine Speicherkapazität für drei Zeilen erforderte,
benötigt ein Halbbildspeicher gemäß der dritten Ausführungs
form nur eine Kapazität für 1,5 Zeilen, wenn man annimmt, daß
die jeweiligen Signale auf die Hälfte verdünnt werden.
Fig. 21 zeigt eine Videosystemkonvertierungsschaltung gemäß
einer vierten Ausführungsform der vorliegenden Erfindung. In
Fig. 21 werden ein R-Signal (Rot-Signal), ein G-Signal
(Grün-Signal) und ein B-Signal (Blau-Signal) einem Analog-/Digi
talwandler 100 eingegeben und von der analogen Form in
ein digitales Signal umgewandelt. Die jeweiligen RGB-Signale,
die durch den Analog-/Digitalwandler 100 umgewandelt wurden,
werden einem Matrixkonverter 200 eingegeben. Der Matrixkon
verter 200 wandelt die jeweiligen digitalen Ausgangssignale
RGB in ein Intensitätssignal Y und zwei Chrominanzsignale (B-Y)
und (R-Y) des NTSC-Systems (oder des PAL-Systems) um, die
beim Fernsehen verwendet werden, und gibt diese an eine
Schaltung 300d zur horizontalen Durchschnittswertbildung aus.
Die beiden Chrominanzsignale können gemäß dem I, Q-System
konvertiert werden.
Fig. 22 zeigt eine Schaltung 300d zur horizontalen Durch
schnittswertbildung und eine Schaltung 330d zur horizontalen
Verdünnung gemäß der vierten Ausführungsform. In der Schal
tung 300d zur horizontalen Durchschnittswertbildung von Fig.
22 wird das Intensitätssignal Y1 des NTSC-Systems, das von
dem Matrixkonverter 200 ausgegeben wird, von dem Anschluß 301
in derselben Weise wie bei der zweiten Ausführungsform einem
D-Flipflop 311 eingegeben. Der D-Flipflop 311 verzögert das
Intensitätssignal Y1 um einen Taktzyklus und gibt ein verzö
gertes Signal Y2 aus. Das verzögerte Signal Y2 wird einem D-Flipflop
312 eingegeben, verzögert, und als ein verzögertes
Signal Y3 ausgegeben. Das Eingangssignal Y1, das verzögerte
Signal Y2 und das verzögerte Signal Y3 werden einem Addier
glied 313 eingegeben. Das Addierglied 3.13 addiert die drei
Signale Y1, Y2 und Y3 und bildet den Durchschnittswert der
Signale Y1, Y2 und Y3. Der berechnete Durchschnittswert wird
als ein Intensitätssignal Y von dem Addierglied 313 über die
Anschlüsse 305 ausgegeben. In derselben Weise wird jeweils
der Durchschnitt der Chrominanzsignale (B-Y) und (R-Y) fest
gestellt und die Chrominanzsignale (B-Y) und (R-Y), die der
Durchschnittswertbearbeitung unterzogen wurden, werden je
weils aus den Anschlüssen 306, 307 ausgegeben.
Die verzögerten Signale Y4, U4 und V4, die von den Addier
gliedern 313, 316 und 319 in der Schaltung 300d zur horizon
talen Durchschnittswertbildung ausgegeben werden, werden den
D-Flipflops 354, 351 bzw. 353, die in der Schaltung 330d zur
horizontalen Verdünnung angeordnet sind, jeweils eingegeben.
Das Intensitätssignal Y4 und die Chrominanzsignale (B-Y) und
(R-Y) von den Addiergliedern 313, 316 und 319 werden über
zwei Taktzyklen gemäß dem Taktsignal (CLK/2) mit halber Fre
quenz verriegelt und von den Anschlüssen 305, 306 und 307 je
weils als das Intensitätssignal Y und die Chrominanzsignale
(B-Y) und (R-Y) ausgegeben. Zu dieser Zeit wird der Verdün
nungsvorgang jeweils an dem Intensitätssignal Y und den Chro
minanzsignalen (B-Y) bzw. (R-Y) ausgeführt. Das Intensitäts
signal Y und die Chrominanzsignale (B-Y) und (R-Y), die ver
dünnt wurden, werden an die Vertikalfilterschaltung 400d aus
gegeben, ohne daß eine Multiplexbearbeitung erfolgt.
Die Vertikalfilterschaltung 400d bildet den Durchschnittswert
des empfangenen Intensitätssignals Y bzw. der Chrominanzsi
gnale (B-Y) und (R-Y) und gibt das durchschnittswertbearbei
tete Intensitätssignal Y und die Chrominanzsignale (B-Y) und
(R-Y) des NTSC-Systems aus.
Eine erste Schaltung zur Durchschnittswertbildung, die einen
Verzögerungsspeicher 401 und ein Addierglied 402 enthält, ei
ne zweite Schaltung zur Durchschnittswertbildung, die einen
Verzögerungsspeicher 403 und ein Addierglied 404 enthält, und
eine dritte Schaltung zur Durchschnittswertbildung, die einen
Verzögerungsspeicher 405 und ein Addierglied 406 enthält,
entsprechen der Schaltung zur Bildung eines Durchschnittswer
tes, die den Verzögerungsspeicher 401 und das Addierglied 403
enthält, wie in Fig. 1 der ersten Ausführungsform darge
stellt, so daß daher auf eine erneute Erklärung verzichtet
wird.
In der vierten Ausführungsform werden die Intensitätssignale
Y und die Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems,
die von der Vertikalfilterschaltung 400d ausgegeben werden,
in den Halbbildspeicheranordnungen, die in dem Halbbildspei
cher 500 angeordnet sind, unter der Steuerung einer Schreib
steuerschaltung 550 gespeichert und aus den entsprechenden
Halbbildspeicheranordnungen 503 unter der Steuerung einer Le
sesteuerschaltung 560 ausgelesen, und das Intensitätssignal Y
und die Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems
werden ausgegeben. Der Aufbau und der Betriebsablauf des
Halbbildspeichers 500 in der vierten Ausführungsform entspre
chen dem der dritten Ausführungsform, so daß auf eine erneute
Erklärung verzichtet wird. Da der Halbbildspeicher 500 das
Intensitätssignal Y und die Chrominanzsignale (B-Y) und (R-Y)
in der vierten Ausführungsform ausgibt, ist der in der drit
ten Ausführungsform verwendete Demultiplexer 600 in der vier
ten Ausführungsform nicht erforderlich.
Fig. 17D stelle die Kapazität dar, die für die jeweiligen
Halbbildspeicherzellenanordnungen 503 erforderlich sind, die
in dem Halbbildspeicher 500 gemäß der vierten Ausführungsform
verwendet werden. In der vierten Ausführungsform sind drei
Halbbildspeicherzellenanordnungen erforderlich, eine zum
Speichern des Intensitätssignals Y und die beiden anderen zum
Speichern der jeweiligen Chrominanzsignale (B-Y) und (R-Y).
Die jeweiligen Ausgangssignale des Intensitätssignals Y und
der Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems werden
zu einem Digital-/Analogwandler 700 übertragen, in analoge
Form umgewandelt und an das Fernsehgerät als das Intensitäts
signal Y und die Chrominanzsignale (B-Y) und (R-Y) des NTSC-Systems
ausgegeben.
Da in der vierten Ausführungsform an dem Intensitätssignal Y
und den Chrominanzsignalen (B-Y) und (R-Y) ein vertikaler und
ein horizontaler Verdünnungsprozeß ausgeführt werden, kann
die Kapazität des Halbbildspeichers 500 klein sein. In der
herkömmlichen Schaltung war eine Speicherkapazität zur Spei
cherung von drei Zeilen erforderlich, aber in der vierten
Ausführungsform der vorliegenden Erfindung ist unter der An
nahme, daß die Verdünnung die Abtastzeilen um die Hälfte re
duziert, nur die Hälfte des Halbbildspeichers für die jewei
ligen Chrominanzsignale (B-Y) und (R-Y) erforderlich, wie in
Fig. 17D gezeigt. Daher kann insgesamt ein Halbbildspeicher
ausreichen, der eine Kapazität von eineinhalb Zeilen hat. Auf
diese Weise kann die erforderliche Kapazität des Halbbild
speichers reduziert werden.
Claims (15)
1. Konvertierungsverfahren für ein Videosystem zur Konvertie
rung von VGA-Signalen in Fernsehsignale, welches das Konver
tieren von RGB-Signalen in ein Intensitätssignal, ein erstes
Chrominanzsignal und ein zweites Chrominanzsignal und die
Bildung des Durchschnittswertes der Abtastzeilen in einer ho
rizontalen Richtung und dann in einer vertikalen Richtung
enthält.
2. Konvertierungsverfahren für ein Videosystem nach Anspruch
1, dadurch gekennzeichnet, daß nach der Bildung des Durch
schnittswertes der Abtastzeilen in der horizontalen Richtung
eine Verdünnung von Abtastzeilen des ersten Chrominanzsignals
und des zweiten Chrominanzsignals und anschließend eine Bil
dung des Durchschnittswertes des ersten Chrominanzsignals und
des zweiten Chrominanzsignals in vertikaler Richtung erfolgt.
3. Konvertierungsverfahren für ein Videosystem nach Anspruch
1, dadurch gekennzeichnet, daß nach der Bildung des Durch
schnittswertes der Abtastzeilen in der horizontalen Richtung
ein Verdünnen der Abtastzeilen des Intensitätssignals, des
ersten Chrominanzsignals und des zweiten Chrominanzsignals
und anschließend eine Bildung des Durchschnittswertes des In
tensitätssignals, des ersten Chrominanzsignals und des zwei
ten Chrominanzsignals in vertikaler Richtung erfolgt.
4. Konvertierungsverfahren für ein Videosystem nach Anspruch
2, ferner enthaltend eine Multiplexbearbeitung des ersten
Chrominanzsignals und des zweiten Chrominanzsignals, nachdem
die Abtastzeilen des ersten Chrominanzsignals und des zweiten
Chrominanzsignals verdünnt wurden.
5. Konvertierungsverfahren für ein Videosystem nach Anspruch
3, ferner enthaltend eine Multiplexbearbeitung des Intensi
tätssignals, des ersten Chrominanzsignals und des zweiten
Chrominanzsignals, nachdem die Abtastzeilen des ersten Chro
minanzsignals und des zweiten Chrominanzsignals verdünnt wur
den.
6. Konvertierungsschaltung für ein Videosystem zum Konvertie
ren von VGA-Signalen in Fernsehsignale mit einer Konvertie
rung von RGB-Signalen in ein Intensitätssignal, ein erstes
Chrominanzsignal und ein zweites Chrominanzsignal, wobei nach
der Konvertierung der RGB-Signale in das Intensitätssignal,
das erste Chrominanzsignal und das zweite Chrominanzsignal
ein Durchschnittswert der Abtastzeilen in einer horizontalen
Richtung gebildet wird und anschließend ein Durchschnittswert
in einer vertikalen Richtung gebildet wird, wobei eine Hori
zontal-Durchschnittsschaltung (300) zur Bil
dung eines Durchschnittswertes von horizontalen Abtastzeilen
eingeschlossen ist, die folgendes aufweist:
eine erste Verzögerungsschaltung (311) zum Verzögern des In tensitätssignals um einen Taktzyklus;
eine zweite Verzögerungsschaltung (312) zum Verzögern des Ausgangssignals der ersten Verzögerungsschaltung um einen zweiten Taktzyklus;
ein erstes Addierglied (313) zum Addieren des Eingangsinten sitätssignals, des von der ersten Verzögerungsschaltung (311) verzögerten Intensitätssignals und des von der zweiten Verzö gerungsschaltung (312) verzögerten Intensitätssignals und zum Ausgeben des Resultats als ein durchschnittswertbearbeitetes Ausgangssignal;
eine dritte Verzögerungsschaltung (314) zum Verzögern des er sten Chrominanzsignals um einen Taktzyklus;
eine vierte Verzögerungsschaltung (315) zum Verzögern des Ausgangssignals von der dritten Verzögerungsschaltung (314) um einen zweiten Taktzyklus;
ein zweites Addierglied (316) zum Addieren des ersten Ein gangschrominanzsignals, des von der dritten Verzögerungs schaltung (314) verzögerten Chrominanzsignals und des von der vierten Verzögerungsschaltung (315) verzögerten Chrominanzsi gnals und zum Ausgeben des Resultats als ein erstes durch schnittswertbearbeitetes Chrominanzausgangssignal;
eine fünfte Verzögerungsschaltung (317) zum Verzögern des zweiten Chrominanzsignals um einen Taktzyklus;
eine sechste Verzögerungsschaltung (318) zum Verzögern des Ausgangschrominanzsignals von der fünften Verzögerungsschal tung (317) um einen Taktzyklus; und
ein drittes Addierglied (319) zum Addieren des zweiten Ein gangschrominanzsignals, des von der fünften Verzögerungs schaltung (317) verzögerten Chrominanzsignals und des von der sechsten Verzögerungsschaltung (318) verzögerten Chrominanz signals und zum Ausgeben des Resultats als ein zweites durch schnittswertbearbeitetes Chrominanzausgangssignal.
eine erste Verzögerungsschaltung (311) zum Verzögern des In tensitätssignals um einen Taktzyklus;
eine zweite Verzögerungsschaltung (312) zum Verzögern des Ausgangssignals der ersten Verzögerungsschaltung um einen zweiten Taktzyklus;
ein erstes Addierglied (313) zum Addieren des Eingangsinten sitätssignals, des von der ersten Verzögerungsschaltung (311) verzögerten Intensitätssignals und des von der zweiten Verzö gerungsschaltung (312) verzögerten Intensitätssignals und zum Ausgeben des Resultats als ein durchschnittswertbearbeitetes Ausgangssignal;
eine dritte Verzögerungsschaltung (314) zum Verzögern des er sten Chrominanzsignals um einen Taktzyklus;
eine vierte Verzögerungsschaltung (315) zum Verzögern des Ausgangssignals von der dritten Verzögerungsschaltung (314) um einen zweiten Taktzyklus;
ein zweites Addierglied (316) zum Addieren des ersten Ein gangschrominanzsignals, des von der dritten Verzögerungs schaltung (314) verzögerten Chrominanzsignals und des von der vierten Verzögerungsschaltung (315) verzögerten Chrominanzsi gnals und zum Ausgeben des Resultats als ein erstes durch schnittswertbearbeitetes Chrominanzausgangssignal;
eine fünfte Verzögerungsschaltung (317) zum Verzögern des zweiten Chrominanzsignals um einen Taktzyklus;
eine sechste Verzögerungsschaltung (318) zum Verzögern des Ausgangschrominanzsignals von der fünften Verzögerungsschal tung (317) um einen Taktzyklus; und
ein drittes Addierglied (319) zum Addieren des zweiten Ein gangschrominanzsignals, des von der fünften Verzögerungs schaltung (317) verzögerten Chrominanzsignals und des von der sechsten Verzögerungsschaltung (318) verzögerten Chrominanz signals und zum Ausgeben des Resultats als ein zweites durch schnittswertbearbeitetes Chrominanzausgangssignal.
7. Konvertierungsschaltung für ein Videosystem nach Anspruch
6, ferner enthaltend eine Verdünnungsschaltung (330a), die
folgendes aufweist:
eine siebte Verzögerungsschaltung (351) zum Verriegeln des Ausgangssignals des zweiten Addiergliedes (316) über zwei Taktzyklen; und
eine achte Verzögerungsschaltung (353) zum Verriegeln des Ausgangssignals des dritten Addiergliedes (319) über zwei Taktzyklen.
eine siebte Verzögerungsschaltung (351) zum Verriegeln des Ausgangssignals des zweiten Addiergliedes (316) über zwei Taktzyklen; und
eine achte Verzögerungsschaltung (353) zum Verriegeln des Ausgangssignals des dritten Addiergliedes (319) über zwei Taktzyklen.
8. Konvertierungsschaltung für ein Videosystem nach Anspruch
6, ferner enthaltend eine Verdünnungsschaltung, die folgendes
aufweist:
eine siebte Verzögerungsschaltung (351) zum Verriegeln des Ausgangssignals des zweiten Addiergliedes (316) über vier Taktzyklen;
eine achte Verzögerungsschaltung (353) zum Verriegeln des Ausgangssignals des dritten Addiergliedes (319) über vier Taktzyklen; und
eine neunte Verzögerungsschaltung (354) zum Verriegeln des Ausgangssignals des ersten Addiergliedes (313) über zwei Taktzyklen.
eine siebte Verzögerungsschaltung (351) zum Verriegeln des Ausgangssignals des zweiten Addiergliedes (316) über vier Taktzyklen;
eine achte Verzögerungsschaltung (353) zum Verriegeln des Ausgangssignals des dritten Addiergliedes (319) über vier Taktzyklen; und
eine neunte Verzögerungsschaltung (354) zum Verriegeln des Ausgangssignals des ersten Addiergliedes (313) über zwei Taktzyklen.
9. Konvertierungsschaltung für ein Videosystem nach Anspruch
7 oder 8, dadurch gekennzeichnet, daß die Verdünnungsschal
tung (330a) eine Taktschaltung (320) enthält, die einen Zwei
fachfrequenzteiler (323) und einen Vierfachfrequenzteiler
(324) hat.
10. Konvertierungsschaltung für ein Videosystem nach Anspruch
9, ferner enthaltend:
einen Multiplexer (360) zur Multiplexbearbeitung des ersten Chrominanzsignals und des zweiten Chrominanzsignals, nachdem die Abtastzeilen des ersten Chrominanzsignals und des zweiten Chrominanzsignals verdünnt sind;
eine erste Vertikal-Durchschnittsschaltung (401) zur vertika len Durchschnittswertbildung zur Durchschnittswertbildung des Intensitätssignals; und
eine zweite Vertikal-Durchschnittsschaltung (403) zur Bildung des Durchschnittswertes des multiplexbearbeiteten ersten und zweiten Chrominanzsignals.
einen Multiplexer (360) zur Multiplexbearbeitung des ersten Chrominanzsignals und des zweiten Chrominanzsignals, nachdem die Abtastzeilen des ersten Chrominanzsignals und des zweiten Chrominanzsignals verdünnt sind;
eine erste Vertikal-Durchschnittsschaltung (401) zur vertika len Durchschnittswertbildung zur Durchschnittswertbildung des Intensitätssignals; und
eine zweite Vertikal-Durchschnittsschaltung (403) zur Bildung des Durchschnittswertes des multiplexbearbeiteten ersten und zweiten Chrominanzsignals.
11. Konvertierungsschaltung für ein Videosystem nach Anspruch
9, ferner enthaltend:
einen Multiplexer (360) zur Multiplexbearbeitung des ersten Chrominanzsignals und des zweiten Chrominanzsignals, nachdem die Abtastzeilen des ersten Chrominanzsignals und des zweiten Chrominanzsignals verdünnt sind; und
eine Vertikal-Durchschnittsschaltung (400) zur Bildung des Durchschnittswertes des Intensitätssignals und des multiplex bearbeiteten ersten und zweiten Chrominanzsignals.
einen Multiplexer (360) zur Multiplexbearbeitung des ersten Chrominanzsignals und des zweiten Chrominanzsignals, nachdem die Abtastzeilen des ersten Chrominanzsignals und des zweiten Chrominanzsignals verdünnt sind; und
eine Vertikal-Durchschnittsschaltung (400) zur Bildung des Durchschnittswertes des Intensitätssignals und des multiplex bearbeiteten ersten und zweiten Chrominanzsignals.
12. Konvertierungsschaltung für ein Videosystem nach Anspruch
6, ferner enthaltend:
eine erste Vertikal-Durchschnittsschaltung (401) zur Bildung des Durchschnittswertes des Intensitätssignals;
eine zweite Vertikal-Durchschnittsschaltung (403) zur Bildung des Durchschnittswertes des ersten Chrominanzsignals; und
eine dritte Vertikal-Durchschnittsschaltung (405) zur Bildung des Durchschnittswertes des zweiten Chrominanzsignals.
eine erste Vertikal-Durchschnittsschaltung (401) zur Bildung des Durchschnittswertes des Intensitätssignals;
eine zweite Vertikal-Durchschnittsschaltung (403) zur Bildung des Durchschnittswertes des ersten Chrominanzsignals; und
eine dritte Vertikal-Durchschnittsschaltung (405) zur Bildung des Durchschnittswertes des zweiten Chrominanzsignals.
13. Konvertierungsschaltung für ein Videosystem nach Anspruch
10, ferner enthaltend einen ersten und einen zweiten Halb
bildspeicher (500), der jeweils der ersten bzw. der zweiten
Vertikal-Durchschnittsschaltung (401, 403) entspricht.
14. Konvertierungsschaltung für ein Videosystem nach Anspruch
11, ferner enthaltend einen einzelnen Halbbildspeicher (500),
der der Vertikal-Durchschnittsschaltung (400) entspricht.
15. Konvertierungsschaltung für ein Videosystem nach Anspruch
12, ferner enthaltend einen ersten, einen zweiten und einen
dritten Halbbildspeicher (500), die jeweils der ersten, zwei
ten bzw. dritten Vertikal-Durchschnittsschaltung (401, 402,
405) entsprechen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9117026A JPH10308952A (ja) | 1997-05-07 | 1997-05-07 | 映像方式変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19754428A1 true DE19754428A1 (de) | 1998-11-12 |
Family
ID=14701615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19754428A Withdrawn DE19754428A1 (de) | 1997-05-07 | 1997-12-08 | Konvertierungsverfahren und -schaltung für ein Videosystem |
Country Status (3)
Country | Link |
---|---|
US (1) | US5896178A (de) |
JP (1) | JPH10308952A (de) |
DE (1) | DE19754428A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10341415A (ja) * | 1997-06-06 | 1998-12-22 | Pioneer Electron Corp | 画像処理装置 |
JPH1118037A (ja) * | 1997-06-26 | 1999-01-22 | Brother Ind Ltd | 映像信号処理装置 |
US6259481B1 (en) * | 1997-10-17 | 2001-07-10 | Zenith Electronics Corporation | Frame to field converter |
US5936675A (en) * | 1998-04-28 | 1999-08-10 | Ai Tech International Corp. | Method and architecture for reducing flickers using one FIFO video line buffer in video signal conversions |
US6133960A (en) * | 1998-06-26 | 2000-10-17 | Lsi Logic Corporation | Field-based upsampling method for performing zoom in a digital video system |
US9412316B2 (en) * | 2004-02-09 | 2016-08-09 | Samsung Display Co., Ltd. | Method, device and system of displaying a more-than-three primary color image |
US8587621B2 (en) * | 2005-11-28 | 2013-11-19 | Genoa Color Technologies Ltd. | Sub-pixel rendering of a multiprimary image |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0454115B1 (de) * | 1990-04-26 | 1996-08-28 | Canon Kabushiki Kaisha | Einrichtung zur Fernsehsignalumwandlung |
JP2936299B2 (ja) * | 1993-07-22 | 1999-08-23 | 日本テレビ放送網株式会社 | 信号伝送・記録、及び入力・出力方法 |
JPH08242427A (ja) * | 1995-03-03 | 1996-09-17 | Matsushita Electric Ind Co Ltd | 表示データ変換装置 |
US5526055A (en) * | 1995-05-15 | 1996-06-11 | Aitech International | Apparatus and method to derive a television color subcarrier frequency signal from a computer video signal |
US5781241A (en) * | 1996-11-08 | 1998-07-14 | Chrontel, Inc. | Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers |
-
1997
- 1997-05-07 JP JP9117026A patent/JPH10308952A/ja active Pending
- 1997-10-02 US US08/942,607 patent/US5896178A/en not_active Expired - Fee Related
- 1997-12-08 DE DE19754428A patent/DE19754428A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US5896178A (en) | 1999-04-20 |
JPH10308952A (ja) | 1998-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69911562T2 (de) | Videoanzeigevorrichtung und -verfahren mit bidirektionellem abtasten | |
DE4423214C1 (de) | Multinorm-Dekoder für Videosignale und Verfahren zum Dekodieren von Videosignalen | |
DE69034167T2 (de) | Fernsehgerät | |
DE3923907C2 (de) | ||
DE3431200C2 (de) | ||
DE69731334T2 (de) | Videosignalumsetzer und Fernsehsignalverarbeitungsvorrichtung | |
DE3702661A1 (de) | Fernsehsystem fuer progressive abtastung | |
DE3804705C2 (de) | Anordnung zur Erzeugung eines Bild-im-Bild-Videosignals | |
DE2856551A1 (de) | Farbfernsehempfaenger | |
DE2629706B2 (de) | Verfahren zur Übertragung und/oder Aufzeichnung von Farbfernsehsignalen | |
EP0026395A2 (de) | Verfahren und Schaltungsanordnung zur kompatiblen Auflösungserhöhung bei Fernsehsystemen | |
DE2819470A1 (de) | Taktgenerator fuer eine videosignalverarbeitungsschaltung | |
DE2724170A1 (de) | Festkoerperfarbkamera | |
AT395667B (de) | Farbfernsehwiedergabegeraet | |
DE19713635B4 (de) | Videokameravorrichtung vom digitalen Aufzeichnungstyp | |
DD248916A5 (de) | Darstellungssystem mit fortschreitender abtastung und korrektur fuer nicht normgemaesse signale | |
DE3341393C2 (de) | Verfahren zum Übertragen eines Fernsehsignals höherer Auflösung | |
DE3821398A1 (de) | Einrichtung zum trennen von leuchtdichte- und farbsignal eines farbfernsehsignalgemisches | |
DE4423226C1 (de) | Digitaler Dekoder für Videosignale und Verfahren zur digitalen Dekodierung von Videosignalen | |
DE19754428A1 (de) | Konvertierungsverfahren und -schaltung für ein Videosystem | |
DE3913957A1 (de) | Verfahren und vorrichtung zum verarbeiten von farbvideosignalen | |
DE4411148A1 (de) | Anzeigevorrichtung | |
DE3431261A1 (de) | Farbfernsehwiedergabegeraet | |
DE19744712B4 (de) | Vorrichtung zur gleichzeitigen Darstellung von TV- und PC-Bildern | |
EP0714580A1 (de) | Verfahren und schaltungsanordnung zur verminderung des flimmerns für ein fernsehgerät |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |