DD248916A5 - Darstellungssystem mit fortschreitender abtastung und korrektur fuer nicht normgemaesse signale - Google Patents

Abstract

Bei einem Empfaenger mit doppelt schneller Abtastung, der einen Videosignalbeschleunigungsspeicher enthaelt, dessen Lese- und Schreibtakte mit Vielfachen der Farbsynchronsignalfrequenz synchronisiert sind, koennen bei der Wiedergabe nicht normgerechter Videosignale (beispielsweise von einem Videorecorder, von Videospielen oder Computer usw.) sichtbare Bildfehler infolge von Verschiebungen der Speichertaktsignale gegenueber den Horizontalsynchronsignalen auftreten. Verschiebungsfehler werden korrigiert durch Verzoegerung (in 95; 96, 98) des Ausgangssignals des Speichers (50) als direkte Funktion der Lesetaktverschiebung und als umgekehrte Funktion der Schreibtaktverschiebung, die Schreibtaktverschiebung wird fuer jeden Speicherlese- und -schreibzyklus gemessen (410 bis 426 in Fig. 4). Die Lesetaktverschiebung (in der Verriegelungsschaltung 66) fuer den ersten Speicherlesezyklus entspricht der Schreibtaktverschiebung (in der Verriegelungsschaltung 64), welche zu Beginn des ersten Lesezyklus gemessen wurde. Die Lesetaktverschiebung fuer den zweiten Speicherlesezyklus erhaelt man durch Addition der zu Beginn des zweiten Lesezyklus gemessenen Schreibtaktverschiebung mit einer gemessenen Halbzeilenperiode des Videoeingangssignals und Benutzung des Bruchteils dieser Summe. Der ganzzahlige Anteil der Summe wird festgestellt (68) zur Einleitung des Beginns des zweiten Speicherlesezyklus. Die Verschiebung (96) zwischen dem Schreibverschiebungssignal (64) und dem Zweifachen (84) des Leseverschiebungssignals (66) bestimmt die Verzoegerung, die dem Videosignal erteilt wird. Fig. 1

Description

· -.' V

Darstellungssystera mit fortschreitender Abtastung und Korrektur für nicht normgemäße Signale

Anwendungsgebiet der Erfindung

Die Erfindung bezieht sich auf Bildwiedergabesysteme, insbesondere Empfänger oder Monitore mit progressiver Abtastung zur' Verhinderung der Sichtbarkeit vertikaler Zeilen- oder Linienstrukturen von Wiedergabebildern.

Charakteristik der bekannten technischen Lösungen Es sind Fernsehempfänger mit progressiver Abtastung vorgeschlagen worden, bei denen die horizontale Ablenkfrequenz verdoppelt ist und jede Zeile des Videosignals zweimal wiedergegeben wird, so daß das Wiedergabebild doppelt soviel Abtastzeilen wie üblich hat und vertikale Zeilen oder Linienstrukturen weniger sichtbar sind. Bei einem typischen Empfänger mit progressiver Abtastung wird jede ankommende Horizontalzeile des Videosignals in einem von zwei Speichern gespeichert. Wenn eine Zeile in einem Speicher gespeichert wird, wird die zuvor im anderen Speicher gespeicherte Zeile zweimal ausgelesen, so daß man innerhalb eines Normzeilenintervalls zwei Zeilen zeitlich komprimierten Videosignals erhält. Das Speicherausgangssignal wird einer Wiedergabeeinrichtung zugeführt, deren doppelte Horizontalablenkung mit der

4 3

Auslesung des Speichers synchronisiert ist, so daß die Anzahl der wiedergegebenen Zeilen des Videosignals verdoppelt wird.

Ein Beispiel für einen Empfänger mit progressiver Abtastung, bei dem die der Wiedergabe hinzuzufügenden zusätzlichen Ablenkzeilen durch Interpolation aus den ursprünglichen. Ablenkzeilen gewonnen werden, ist in der US-PS 4 400 719 beschrieben (Erfinder K.H. Powers, Titel: TELEVISION DISPLAY SYSTEM WITH REDUCED LINE-SCAN ARTIFACTS, ausgegeben am 23. August 1983). Ein Empfänger, bei dem die zusätzlichen Zeilen Wiederholungen der ursprünglichen Zeilen sind, ist in der US-PS 4 415 931 beschrieben (Erfinder R.A. Dischert, Titel: TELEVISION DISPLAY WITH DOUBLED HORIZONTAL LINES, ausgegeben am

15. November 1983). Auf die in diesen Patentschriften beschriebenen Anordnungen sei hier verwiesen.

Bei der Realisierung einer progressiven Abtastung in einem Empfänger mit digitalen Signalverarbeitungsschaltungen kann man RAM-Speicher als Zeilenspeicher verwenden. Die digitale Signalverarbeitung benutzt typischerweise einen kohärenten Takt für Zwecke wie Signalabtastung (im A/D-Konverter), Speicheradressensteuerung und andere Funktionen. Für eine einfache Farbsignalverarbeitung (beispielsweise Decodierung) ist es von Vorteil, den Takt mit einem ganzen Vielfachen der Farbträgerfrequenz zu synchronisieren. Für Fernsehsignale nach der NTSC-Norm wird die Einschreibtaktfrequenz für den Speicher typi-0 scherweise viermal so groß wie die Farbträgerfrequenz, also etwa 14,3 MHz, mit einer Periode von etwa 70 ns gewählt. Bei dieser Taktfrequenz und einer normgemäßen NTSC-Zeilendauer von etwa 63,5 \is benötigt eine Speicherzeile demnach 910 Speicherplätze (Adressen) im RAM-Speieher zur Speicherung von 910 Videoabtastwerten oder Bildelementen. Dieser Speicherbedarf ist für NTSC-Normsignale fest, weil nach der NTSC-Norm genau 227,5 Farbträger-

Zyklen auf eine Horizontalzeile kommen.. Erfolgt die D/AUmwandlung mit der vierfachen Farbträgerfrequenz, dann erhält man exakt 910 Bildelemente pro Zeile (4 χ 2 2 7,5) . Solange der Auslesetakt für den Speicher genau zweimal so groß wie die Frequenz des Einschreibtaktes ist, haben die resultierenden Bildelemente mit doppelter Frequenz oder Zeilenkompression bei der Wiedergabe den richtigen Horizontalabstand und die richtige vertikale Ausrichtung.

Bei solchen progressiv arbeitenden Abtastsystemen tritt ein Problem auf, wenn für die Wiedergabe nicht normgemäße Videoeingangssignale verarbeitet werden sollen. Hierunter seien nachfolgend Videoeingangssignale verstanden, bei denen das Verhältnis der Farbträgerfrequenz zur Horizontalzeilenfrequenz nicht exakt mit einem festgelegten Rundfunkstandard übereinstimmt (also bei der NTSC-Norm nicht 227,5 beträgt) . Wenn beispielsweise die Videosignalquelle ein Bildplattenspieler, ein Videokassetten- gerät, ein Videospielgerät oder irgendeine andere nicht normgemäße Quelle ist, dann kann das Verhältnis zwischen Farbsynchronfrequenz und Zeilenfrequenz innerhalb bestimmter Grenzen kontinuierlich variieren. Diese Grenzen können einen erheblichen Schwankungsbereich gegenüber dem normgerechten Verhältnis aufweisen. In solchen Fällen ist die Anzahl von Videoabtastwerten (Bildelementen) in einer Horizontalzeilenperiode allgemein keine ganze Zahl (beispielsweise 910). Mit anderen Worten kann die Anzahl der innerhalb einer Horizontalzeilenperiode enthaltenen Taktperioden der vierfachen Zeilenfrequenz vom Normwert abweichen, und diese Abweichung kann einen Bruchteil eines Taktzyklus aufweisen.

Die Abweichung der Anzahl der Bildelemente pro Zeile vom Normwert (beispielsweise 910) kann zu einem Voreilen der Speichertaktphase gegenüber der Phase des ankommenden Horizontalsynchronsignals führen. Eine solche Voreilung oder Phasenwanderung oder -verschiebung wirkt sich so

.liil I33o*-bv

aus, daß Horizontalzeitfehler sich während jedes Halbbildabtastintervalls akkumulieren. Darüber hinaus ist die Voreilung des Speicherlesetaktes gegenüber der mit der

doppelten Zeilenfrequenz erfolgenden Ablenkung zweimal so groß wie die Voreilung des Speicherschreibtaktes gegenüber dem ankommenden Videosignal normaler Zeilenfrequenz. Dieses Problem kann zur Akkumulation horizontaler Zeitfehler führen, die ihrerseits Diskontinuitäten in der Größe eines ganzen Bildelementes zwischen irgendwelchen Zeilen und andere sichtbare Fehler wie Bildneigung und ausgefranste Kanten ergeben können.

Die Notwendigkeit zur Korrektur schräger Bilder bei nicht normgemäßen Signalen bei einer Signalverarbeitung mit progressiver Abtastung unter Verwendung eines mit dem Farbsynchronsignal synchronisierten Taktes ist bereits in der US-PS 4 593 315 erkannt worden (Erfinder Willis et al, Titel: PROGRESSIVE SCAN TELEVISION RECEIVER FOR NON-STANDARD SIGNALS, ausgegeben am 3. Juni 1986). Bei dem dort beschriebenen System sind Mittel vorgesehen zur Messung der Phase der gegenüber der Horizontalab- * lenkung des Wiedergabegerätes schneller werdenden Takte für Speicherauslesung und Einschreibung. Die Schrägkorrektur wird erreicht durch Verzögerung des vom schneller getakteten Speicher wiedergewonnen Videosignals in Abhängigkeit von der Differenz zwischen den Schreib- und Lesetaktverschiebungsmessungen bei jeder Speicherauslesung.

Bei einem Ausführungsbeispiel des dort beschriebenen Systems werden Taktverschiebungsmessungen bezüglich des zeitlichen Verlaufs der Ablenkung der Wiedergabeeinrichtung vorgenommen.

Darlegung des Wesens der Erfindung

Der Erfinder hat erkannt, daß unter gewissen Umständen die zeitliche Steuerung der Ablenkung variieren kann, beispielsweise wenn die Gesamthelligkeit der Wiedergabeszene sich plötzlich ändert. Dies kann zu Veränderungen der Ver-

its, ; >-.i

V 4 J

1 1

Schiebungskorrektur bis zu einem Ausmaß führen, daß von Zeit zu Zeit sichtbare Bildfehler auftreten. Die Erfindung ist in erster Linie auf die Verringerung solcher unerwünschter Bildfehler gerichtet.

Die Prinzipien der Erfindung lassen sich anwenden auf ein mit progressiver Abtastung arbeitendes Wiedergabesystem mit einer Signalquelle zur Lieferung eines Videoeingangssignals mit einer gegebenen Zeilenfrequenz, einem Schreibtaktsignal und einem Lesetaktsignal für einen Videobeschleunigungsspeicher, der eine Horizontalzeile des Videoeingangssignals während eines Schreibzyklus einspeichert und die gespeicherte Zeile sowohl während eines ersten wie auch eines zweiten Lesezyklus wieder zur Verfügung stellt, so daß an die Wiedergabeeinrichtung ein mit dieser synchronisiertes Videoausgangssignal geliefert wird, dessen Zeilenfrequenz doppelt so groß wie die gegebene Zeilenfrequenz ist. Das System enthält ferner eine Neigungsverschiebungs-Verarbeitungsschaltung 0 mit einem Verschiebungsgenerator zur Lieferung von Indikatorsignalen bezüglich der Verschiebung der Lese- und Schreibtaktsignale und eine Verschiebungskorrekturschaltung, welcher aufgrund der Indikatorsignale dem Videoausgangssignal eine effektive Verzögerung erteilt in Abhängigkeit von der Differenz zwischen der Lese- und Schreibtaktverschiebungsanzeige während jedes Speicherauslesezyklus .

Gemäß* einem Gesichtspunkt der Erfindung umfaßt die Verschiebungskorrekturschaltung eine erste Einrichtung zur Ableitung sowohl von Lese- wie auch von Schreibtaktverschiebungsindikatorsignalen aus dem Schreibtaktsignal und dem Videoeingangssignal und eine zweite Einrichtung zur Verdopplung der Werte des abgeleiteten Lesetaktverschiebungsindikatorsignals und zur Subtrahierung des Schreibtaktverschiebungsindikatorsignals davon zur Bildung eines Regelsignals zur Regelung der effektiven

η *· ο Ό⁽

-Ή 3

Verzögerung des Videoausgangssignals während jedes Lesezyklus des Speichers.

Gemäß einem weiteren Gesichtspunkt der Erfindung enthält das Videoausgangssignal eine Leuchtdichtekomponente und eine Farbkomponente, und die Verschiebungskorrekturschaltung enthält eine Verzögerungseinrichtung zur effektiven Verzögerung der Komponenten als unterschiedliche Funktionen des Verzögerungsregelsignals.

Gemäß einem weiteren Gesichtspunkt der Erfindung enthält der Verschiebungsgenerator eine Einrichtung zur Messung der Horizontalzeilenperiode des Videoeingangssignals, und die Verschiebungskorrekturschaltung enthält eine Ein-. richtung zur Einleitung des Lesezyklus des zweiten Speichers als vorbestimmte Funktion der Zeilenperiodenmessung. Ausführungsbeispiele In den beiliegenden Zeichnungen zeigen:

Fig. 1 ein Blockschaltbild eines Fernsehempfänger gemäß

.der Erfindung; Fig. 2 ein Zeitdiagramm im Zusammenhang mit dem Empfänger nach Fig. 1;

Fig. 3 ein Blockschaltbild einer, mit progressiver Abtastung arbeitenden Verarbeitungsschaltung für

den Empfänger nach Fig. 1; Fig. 4 ein Blockschaltbild einer Horizontalsignalverarbeitungsschaltung zur Verwendung bei dem Empfänger nach Fig . 1;

Fig. 5 ein Diagramm im Zusammenhang mit der Verarbeitungsschaltung nach Fig. 4 und

Fig. 6 und 7 Blockschaltbilder von Verzögerungseinrichtungen, die sich zur Verwendung in der Verarbeitungsschaltung nach Fig. 3 eignen. 35

Gemäß Fig. 1 hat der Empfänger einen Antennenanschluß 10, der über einen Tuner und eine ZF-Verstärker- und

*? ά Q

Videodetektoreinheit 12 üblicher Bauweise an den Eingang eines Analog/Digital-Wandlers 14 angeschlossen ist. Die Einheit 12 verarbeitet HF-modulierte Videosignale, die am Eingang 10 zugeführt werden, zu einem analogen Basisbandvideosignal S1, welches im A/D-Wandler 14 in digitale Form (Signal S2) umgewandelt wird. Das HF-Signal kann von einer Antenne, einem Bandgerät, einem Videospiel, einem Computer oder einer anderen Quelle stammen.. Ein Hilf seingang 1 β ist vorgesehen für die Zuführung des analogen Basisbandvideosignals S1' von einer Quelle, die einen Basisbandvideoausgang hat.

Das digitalisierte Videosignal S2 wird einer Videoverarbeitungsschaltung 18 üblicher Bauart zugeführt, welche verschiedene Verarbeitungsfunktionen durchführt wie Farbtrennung, Leuchtdichtesignalüberhöhung, Kontrastregelung, Farbton- und Farbsättigungsregelung usw. Das verarbeitete Videosignal S3 wird einem mit dem Farbsynchronsignal synchronisierten Taktgeber 20, einer Synchronsignaltrenn-0 schaltung 2 2 und einem Paar gestrichelt umrandeter, mit progressiver Ablenkung arbeitenden Verarbeitungsschaltungen PSP-A und PSP-B zugeführt. Der Taktgeber 20 enthält eine durch Horizontalsynchronimpulse FH von der Synchronsignaltrennschaltung 22 synchronisierte PLL-Schleife, welehe Lese- und Schreibtaktsignale FR bzw. FW liefert, deren Frequenzen mit dem 8-fachen bzw. 4-fachen der Farbträgerfrequenzkomponente des Videosignals S3 synchronisiert sind. Für Videoeingangssignale nach der NTSC- und der PAL-Norm liegen die Schreibtaktfrequenzen mit dem 4-fachen der Farbsynchronfrequenz bei 14,318 MHz bzw. 17,734 MHz. Die Lesetaktfrequenz (8-fache Farbträgerfrequenz) ist doppelt so groß wie die Schreibtaktfrequenz,

Die Zeilenfrequenz des Videosignals S3 wird mit Hilfe eines Paars von Beschleunigüngsspeichern 40 und 42 in den mit progressiver Abtastung arbeitenden Verarbeitungsschaltungen PSP-A bzw. PSP-B verdoppelt. Wenn eine Zeile

des Videoeingangssignals im Speicher 40 unter Steuerung durch den Schreibtakt FW der 4-fachen Farbträgerfrequenz gespeichert wird, dann wird eine zuvor im Speicher 42 gespeicherte Zeile unter Steuerung durch den Lesetakt FR der 8-fachen Farbträgerfrequenz zweimal ausgelesen. Die Taktsignale werden dann reversiert und die nächste Zeile des Videoeingangssignals wird in den Speicher 42 eingespeichert, während der Speicher 40 zweimal ausgelesen wird. Die Lese/Schreib-Folge ist in Fig. 2 in den Diagrammen G und H veranschaulicht. Die von den Speichern 40 bzw. 42 gelieferten beschleunigten Videosignale S4 bzw. S5 werden entsprechenden Verschiebungskorrekturschaltungen 44 bzw. 46 zugeführt, welche die Taktverschiebungsfehler beseitigen, wie noch beschrieben wird, um hinsichtlieh der Verschiebung korrigierte Ausgangssignale der doppelten Zeilenfrequenz zu liefern. Jede Verschiebungskorrekturschaltung enthält einen entsprechenden Ausgangsschalter (beispielsweise ein Paar Puffer 95 und 97 mit drei Zuständen, wie Fig. 3 zeigt), welche mit den Speicherauslesevorgängen synchronisiert sind, um das Ausgangssignal der Korrekturschaltung 44 zur Ausgangsleitung 48 zu koppeln, wenn der Speicher 4 0 ausgelesen wird, und um das Ausgangs signal der Korrekturschaltung 46 zur Leitung 48 zu koppeln, wenn der Speicher 42 ausgelesen wird, so daß auf diese Weise das Videoausgangssignal S6 der doppelten Zeilenfrequenz erzeugt wird mit einer Zeilenfolge, wie sie durch die Folge I in Fig. 2 gezeigt ist.

Das Videoausgangssignal S6 der doppelten Zeilenfrequenz auf der Leitung 48 wird über einen Digital/Analog-Wandler

26 in analoge Form umgewandelt und dann durch eine Matrix

27 in Komponentenform (R, G, B) für die Zuführung zu einem Sichtgerät 3 0 (beispielsweise einer Bildröhre oder einer Projektionseinrichtung) gebracht. Die Ablenkung des Wiedergabegerätes 30 ist mit dem Signal S6 synchronisiert über das von der Horizontalsignalverarbeitungsschaltung 3 gelieferte Horizontalsynchronsignal 2-FH der doppelten

O-i HU

Zeilenfrequenz und das von der Vertikalsignalverarbeitungsschaltung 34 gelieferte Vertikalsynchronsignal· FV der normalen Halbbildfrequenz, so daß auf dem Sichtgerät 30 ein Bild mit dem doppelten der üblichen Horizontal-Zeilenzahl entsteht, in dem die Zeilenstruktur weniger sichtbar ist. Die integrierte Schaltung, welche die Funktionen der Synchronsignaltrennschaltung 22, der Horizontalsignalverarbeitungseinheit 3 2 und der Vertikalsignalverarbeitungseinheit 34 ausführt, ist eine Ablenkprozessoreinheit DPU 2532, wie sie auf den Seiten 47 bis 72 des Datenbuches "Digit 2000 NTSC Double-Scan VLSI Digital TV System" von ITT Intermetall, Ausgabe 1985/5 beschrieben ist. Im Sinne der Vollständigkeit der Erläuterung der Betriebsweise der Erfindung ist hier ein detailliertes Blockschaltbild der Einheit 32 (Fig. 4) enthalten, das nachfolgend beschrieben wird. Das Datenbuch enthält auf den Seiten 41 bis 46 auch eine Beschreibung der integrierten Schaltung "PSP 2032 Progressive Scan Processor", welche für die Schaltungen PSP-A und PSP-B verwendet werden können. Fig. 3 zeigt ein detailliertes Blockschaltbild einer der beiden (identischen) Schaltungen.

Ohne Verschiebungskorrektur wäre der Empfänger nach Fig.-1 empfindlich gegen Verschiebungsfehler, weil der Lese/Schreib-Taktgeber 20 mit dem Farbsynchronsignal synchronisiert ist. Werden also nicht normgemäße Eingangssignale empfangen (wie eingangs definiert), dann würde das Videoeingangssignal im Beschleunigungsspeieher mit einer Phasenlage bezüglich der ankommenden Synchroninformation gespeichert und aus dem Speicher mit einer anderen Phasenlage gegenüber der Synchronisierung des Wiedergabegerätes ausgelesen und dargestellt. Ohne Korrektur würden die Verschiebungsfehler zu unerwünschten sichtbaren Bildfehlern bei der Wiedergabe führen wie gezackte vertikale Kanten, Bildelementverschiebungen

oder ganzen Bildelementdiskontinuitäten während irgendwelcher Zeilen.

0-i U'.l

Verschiebungsfehler werden im Empfänger nach Fig. 1 mit Hilfe der Korrekturschaltungen 44 und 46 korrigiert, welche ein Verschiebungsdatensignal S7 in Multiplexform über die Leitung 33 aus der Horizontalverarbeitungseinheit erhalten. Die Korrektur umfaßt eine Verzögerung des Videoausgangssignals jedes Beschleunigungsspeichers in umgekehrtem Verhältnis zur Verschiebung des Schreibtaktes und in direktem Verhältnis zur Verschiebung des Lesetaktes. Der hier verwendete Ausdruck "Verschiebung" bedeutet die in Bruchteilen eines Taktzyklus ausgedrückte Zeitdifferenz eines bestimmten Übergangs in einem Taktsignal bezüglich der Horizontalsynchronkomponente eines zu diesem Taktsignal gehörigen Videosignals. Die Schreibtaktverschiebung wird zu Beginn jedes Speichereinschreibzyklus direkt in der Einheit 32 gemessen und über die Leitung den Korrekturschaltungen 44 und 46 zugeführt, wo sie für zwei verschiedene Zwecke ausgenutzt wird. Erstens wird sie benutzt zur Korrektur von Schreibverschiebungsfehlern des Beschleunigungsspeichers, welcher eine Zeile des Videoeingangssignals einspeichert. Zweitens wird sie benutzt zur Korrektur von Leseverschiebungsfehlern des Beschleunigungsspeichers, der während des ersten Speicherlesezyklus ausgelesen wird. Erinnert man sich, daß der Lesetakt die doppelte Frequenz des Schreibtaktes hat, dann sieht man, daß die Lesetaktverschiebung gegenüber der Ablenkung doppelter Zeilenfrequenz eine vorhersagbare Beziehung zur Schreibtaktverschiebung hat. Speziell ist die Leseverschiebung jeder von den Beschleunigungsspeichern gelieferten Zeile zu Beginn des Lesezyklus gleich dem doppelten Wert der Schreibverschiebung, die zu Beginn des Lesezyklus gemessen wurde, weil die Lesetaktperiode genau halb solang wie die Schreibtaktperiode ist. Damit braucht ein Schreibverschiebungsfehler gegebener Größe nur verdoppelt zu werden, um einen Leseverschiebungs fehler zu ergeben, mit dem das Videoausgangssignal während des ersten der beiden Speicherlesezyklen korrigiert wird. Da die Schreibverschiebungsdaten für zwei Zwecke

benutzt werden, werden sie nachfolgend als die Primärverschiebedaten bezeichnet.

Es sei daran erinnert, daß die Speicher 40 und· 42 doppelt so schnell ausgelesen werden, wie in sie eingeschrieben wird. Würde man die gemessene Einschreib- oder Primärverschiebung zur Korrektur aller Ausleseverschiebungsfehler benutzen, dann würde jede während des zweiten Speicherlesezyklus ausgelesene Zeile um den Verschiebungswert einer Zeile versetzt werden, der während des ersten Auslesezyklus akkumuliert ist, und man würde in den Wiedergabebildern einen Sägekanteneffekt bekommen. Dieses Problem wird gelöst durch Schätzung der ersten Schreibtaktverschiebung bezüglich der Ablenkung mit der doppelten Zeilenfrequenz und Verdopplung des. Schätzwertes, um zur Lesetaktverschiebung für die während des zweiten Lesezyklus erzeugten Zeilen zu gelangen. Der Schätzwert der Lesetaktverschiebung für die zweite Speicherauslesung wird durch Arithmetikschaltungen im Prozessor 32 bestimmt und nachfolgend als Sekundärverschiebung bezeichnet. Die Berechnung erfolgt in der Einheit 3 2 durch Messung der Periode der ankommenden Horizontalsynchronimpulse, Division der Periode durch 2, um die Periode der Ablenkimpulse doppelter Zeilenfrequenz zu erhalten, und Addition des Ergebnisses zur Schreibtaktverschiebung. Der Bruchteil der Summe stellt die Verschiebung des Lesetaktes gegenüber der mit der doppelten Zeilenfrequenz erfolgenden Ablenkung für sämtliche Zeilenauslesungen vom Speicher 50 während des zweiten Lesezyklus dar. Diese zweiten Verschiebungsdaten werden abwechselnd mit den ersten Verschiebungsdaten in Leseverriegelungsschaltungen in den Verschiebungskorrekturschaltungen und 46 gespeichert (was noch beschrieben werden wird) zur Regelung der Verzögerung des Signals S6 in direkter

3-* Proportionalität zur Leseverschiebung. Da die Werte der Primär- und Sekundärverschiebung beide von Messungen des Schreibtaktes und nicht des Lesetaktes abgeleitet werden,

31.oUL.l3 ou

T werden diese Verschiebungswerte in den Korrekturschaltungen 44 und 46 verdoppelt, wenn die dem Videoausgangssignal S6 zu erteilende Verzögerung bestimmt wird.

Die vom Prozessor 32 gelieferten Primär- und Sekundärverschiebungsdaten werden unmittelbar den Verschiebungskorrekturschaltungen 44 und 46 zugeführt. Erfolgt dies in Parallelform, dann benötigt man eine große Anzahl von Leitungen. Dieses Problem wird jedoch vermieden durch Übertragung der Primär- und Sekundärverschiebungsdaten in Zeitmultiplexform zu den Verschiebungskorrekturschaltungen 44 und.46 über eine einzige Leitung 33. Das Datenformat ist in Fig. 2 durch die (nicht maßstabsgerechte) Kurvenform D veranschaulicht. Die Primärverschiebungsdaten für die Leitungen N, N+1 usw. sind durch einen niedrigen Pegel der Signalform für zwei Taktzyklen identifiziert. Dieser Identifizierungspräambel folgt ein 5-Bit-Wort, welches die' Primärverschiebungsdaten darstellt. Fünf Bit ergeben eine Meßauflösung von einer dreißigstel Sekunde eines Eintakt-0 zyklus.

Die zeitliche Steuerung der Übertragung der Primärverschiebungsdaten beruht auf der Vorderflanke des .Schreibtaktes (nach oben gerichteter Pfeil, Wellenform C), welcher der Mitte des ankommenden Synchronimpulses (Wellenform B) jeder Zeile des Videoeingangssignals (Wellenform A) vorausgeht. Die Vorderflanke der Primärverschiebungsdaten (nach unten gerichteter Pfeil) wird ihrerseits in den mit progressiver Abtastung arbeitenden Prozessoren benutzt zur Lieferung eines Lese/Schreib-Regelsignals (R/W, Wellenform E) für die Speicher 40 und 42. Dieses Regelsignal wird für einen der Speicher invertiert, so daß die Speicher 40 und 42 bei abwechselnden Zeilen des Eingangssignals lesen und schreiben, wie die Wellenformen G und H zeigen.

Die Sekundärverschiebungsdaten werden um die Hälfte einer Zeilenperiode (T/2) des Videoeingangssignals nach den

4 3 91J

PrimärverSchiebungsdaten übertragen, und ihnen geht eine Präambel oder ein Vorläufer eines Taktes voraus, um sie von den Primärverschiebungsdaten zu unterscheiden. Wie noch erläutert werden wird, wird die Vorderflanke (abwärts gerichteter Pfeil) der Sekundärverschiedungsdaten in den mit progressiver Abtastung arbeitenden Prozessoren benutzt zur Einleitung der zweiten Speicherauslesung. Kurz gesagt werden die Primärverschiebungsdaten. für drei Funktionen ausgenutzt: (1) Korrektur der Einschreibverschiebung für denjenigen Speicher, welcher das Videoeingangssignal speichert; (2) Korrektur der Leseverschiebung des ersten Lesezyklus des Speichers, welcher eine gespeicherte Zeile ausliest und (3) Regelung der Lese/Schreib-Vorgänge der Speicher. Die Sekundärverschiebungsdaten werden für zwei Funktionen benutzt, nämlich erstens Korrektur der Verschiebung des zweiten Auslesevorgangs des jeweiligen Speichers und zweitens Einleitung des Starts der zweiten Speicherauslesung.

Die Wellenformen E und F veranschaulichen die Speichersteuerfunktionen der Verschiebungsdaten für die Schaltung PSP-A. Zu Beginn der Zeile N setzen die P-Daten (D) die Lese/Schreib-Zeile auf einen niedrigen Wert (E) und leiten einen Rücksetzimpuls (F) für den Speicher 4 0 ein. Damit wird ein Schreibvorgang begonnen, der sich über die Zeile N fortsetzt. Die Daten. S werden während des Einschreibens von PSP-A nicht benötigt und einfach ignoriert. Zu Beginn der Zeile N+1 setzen die.Daten P die Lese/Schreib-Zeile auf einen hohen Wert und stellen den Adressenzähler des Speichers 40 zurück, so daß die erste Speicherauslesung eingeleitet wird. Eine halbe Zeile später (T/2) werden die Daten S erhalten und setzten den Adressenzähler des Speichers 40 zurück und leiten damit den.zweiten Lesevorgang ein. Der. Betrieb von PSP-B .ist weitgehend derselbe mit der Ausnahme, daß das Lese/Schreib-Signal invertiert wird, so daß PSP-A und PSP-B abwechselnd lesen und schreiben. Im jeden wird die Sekundärverschiebung benutzt

WW tQ λ h ·*'·

zur Einleitung der zweiten Speicherauslesung durch Rückstellen des Speicheradressenzählers.

Die vorstehend erwähnten und weiteren Merkmale der Erfindung sind in größeren Einzelheiten aus dem Blockschaltbild der Schaltung PSP-A gemäß Fig. 3 zu entnehmen. Der zweite Beschleunigungsprozessor PSP-B ist identisch mit PSP-A und mit ihm über eine Master-Slave-Regelschaltung synchronisiert, um sicherzustellen, daß die Lese- und Schreibvorgänge komplementär ablaufen.

Die seriellen Verschiebungsdaten (S7 gemäß Fig. 2D), welche durch die Horizontalverarbeitungsschaltung 32 erzeugt werden, werden (über die Leitung 33) dem Eingang 6 0 von PSP-A zugeführt,- wo sie in Parallelform umgewandelt werden durch ein Register 6 2 mit Serieneingang und ParalleΓ-ausgang zur Speicherung in einer Schreibverschiebungs-Verriegelungsschaltung 64 und in einer Leseverschiebungs-Verriegelungsschaltung 66 zur Korrektur von Verschiebungsfehlern des Videoausgangssignals S4 des Speichers 40, wie noch erläutert werden wird. Das Signal S7 wird auch einem Impulsdetektor 68 zugeführt, welcher die Breite der Präambel- oder Vorläuferimpulse feststellt und Ausgangsimpulse P und S liefert, welcher die Daten als die vorerwähnten Primär- und Sekundärdaten identifiziert. Die Verschiebungsdatenidentifizierungsimpulse P und S bewirken die zweifache Funktion (1) der Zeitsteuerung der Lese/ Schreibvorgänge des Beschleunigungsspeichers 4 0 (gestrichelt umrahmt) und (2) der Bestimmung, welche der Lese- und Schreibverriegelungsschaltungen 66 und 64 die vom Register 62 gelieferten Verschiebungsdaten erhält.

Die Zeitsteuerungen für die Speicher werden in folgender Weise mit Hilfe der Impulse P und S durchgeführt. Der impuls P wird einem Flipflop 70 zugeführt, welcher jedesmal dann umschaltet, wenn ein Impuls P festgestellt wird, und dann ein Lese/Schreib-Steuersignal (R/W) erzeugt,

wie es die Wellenform E in Fig. 2 zeigt. Das Signal R/W wird einer Lese/Schreib-Steuerleitung 71 über ein EXKLUSIV-ODER-Tor 72 zugeführt, das zusammen mit einem Drei-Zustandsspeicher 73 eine Master-Slave-Regelschaltung 74 bildet. Speziell wird das Ausgangssignal des Flipflops 70 über den Puffer 73 einem Eingang des Tors 72 und über einen Anschluß 75 einem gleichen Eingang der Schaltung PSP-B zugeführt. Ein Master-Slave-Wahlanschluß ist an den anderen Eingang des Tores 72 und an den Drei-Zustandskontrolle ingang des Puffers 73 angeschlossen. Der Anschluß 76 wählt aus, welcher der beiden Prozessoren PSP-A oder PSP-B der Masterprozessor und welcher der Slaveprozessor ist, um ihre jeweiligen Speicherlese- und -schreibvorgänge in folgender Weise zu synchronisieren.

Liegt der Anschluß 76 an Masse, dann ist der Puffer 73 außer Betrieb. Der Anschluß 75 dient dann als Eingang für R/W-Signale von der Schaltung PSP-B (dem Master). Liegt jedoch der Anschluß 76 an einer Quelle positiver Spannung für PSP-A, dann ist der Puffer 73 aktiv, und das R/W-Signal des Flipflops 70 gelangt zur Schaltung PSP-B und zum Tor 72 und läßt so die Schaltung PSP-A den Master und die Schaltung PSP-B den Slave werden. Der Zweck des Tores 72 liegt in der Sicherstellung, daß das Lese/Schreibsignal vom Master komplementär zu dem jenigen des Slave ist.

Dies ist der Fall, weil das Tor 72 das R/W-Signal invertiert, wenn der Anschluß 76 auf hohem Potential liegt (Masterbetrieb), andererseits das Signal R/W aber nicht invertiert, wenn der Anschluß 76 auf niedrigem Potential (Masse) liegt.

Das Lese/Schreibsignal^ auf der Leitung 72 wird mit den Impulsen P und S im Logiktor 78 zu einem Rücksetzsignal auf der Leitung 77 für einen Adressenzähler 76 im Speicher 4 0 gemäß folgender Logik kombiniert: Erstens koppelt das Tor 78 den Impuls ρ bei jedem Auftreten des Impulses P auf die Leitung 77; zweitens koppelt das Tor 78 den Impuls S Immer dann auf die Rücksetzleitung 77, wenn der

Impuls S vorhanden ist und die Speicherlese/Schreibleitung 71 einen Lesezustand einnimmt (je nach der angewandten Logikkonvention einen niedrigen oder einen hohen Zustand). Im Speicher 4 0 ist die Leitung 71 mit dem Lese/Schreib-Steuereingang eines RAM-Speichers 50 und mit einem Schalter 57 verbunden, welcher wahlweise das Schreibtaktsignal der vierfachen Farbträgerfrequenz und das Lesetaktsignal der achtfachen Farbträgerfrequenz dem Takteingang des

Adressenzählers .56 zuführt

10

Der Speicher 50 hat Eingänge 52 und 54 zur Zuführung der Leuchtdichte- und Farbkomponenten (Y bzw. C) des Videoeingangssignals S3 von-der Videoverarbeitungsschaltung und Ausgänge zur Lieferung von Leuchtdichte- und Farbkomponenten (Y' bzw. C') der doppelten Zeilenfrequenz des Videoausgangssignals S4. Im Betrieb ändert das Signal R/W seinen Zustand, und der Zähler 56 wird jedesmal zurückgestellt, wenn Primarverschxebungsdaten zugeführt werden. Im Schreibbetrieb führt der Schalter 5 7 das Schreibtaktsignal der vierfachen Farbträgerfrequenz dem Zähler 56 zu, so daß das Videoeingangssignal im RAM-Speicher 50 an den vom Zähler 56 angegebenen Adressen gespeichert wird. Bei diesem Schreibbetrieb hat die Zuführung von Sekundärverschiebungsdaten keine Auswirkung auf den Speicherbetrieb, wie die Wellenformen D bis G in Fig. 2 zeigen.

Werden die nächsten PrimärverSchiebungsdaten empfangen, dann kippt der Impuls P das Flipflop 70 um und setzt den Zähler 5 6 über das Tor 78 zurück. Dadurch wird der erste Lesezyklus des RAM-Speichers 56 eingeleitet, in welchem das zuvor im RAM-Speicher 50 gespeicherte Signal mit der Lesetaktrate der achtfachen Farbträgerfrequenz wiedergewonnen wird..Es sei hier darauf hingewiesen, daß das Videoeingangssignal S3 dann, wenn es ein normgerechtes Signal gemäß den früheren Ausführungen ist, insgesamt Speicherplätze (Adressen) im RAM-Speicher 50 einnehmen würde, weil genau 910 Bildelemente erzeugt werden, wenn

ein NTSC-Normsignal mit der vierfachen Farbträgerfrequenz (4 Fsc) getaktet (abgetastet) wird. Da bei solchen Normsignalen die genaue Anzahl der Speicheradressen bekannt ist, könnte man den. zweiten Speicherauslesezyklus beginnen, wenn 910 Adressen ausgelesen worden sind.

Die zeitliche Lage des Beginns des zweiten Speicherauslesezyklus ist jedoch vorläufig nicht bekannt, wenn es sich um nicht normgemäße Signale handelt. Pro Zeile können mehr oder weniger als 910 Abtastwerte vorhanden sein, und die Anzahl kann sich von Zeile zu Zeile erheblich ändern. Dann fragt es sich, wann die zweite .Speicherauslesung für nicht normgemäße Signale anfangen soll. Die Lösung besteht sowohl für normgemäße als für nicht normgemäße Signale in einem Rücksetzen des Adressenzählers 76, wenn der Impuls S.während des Lesevorgangs zugeführt wird. Es sei daran erinnert, daß die Sekundärverschiebungsdaten im Prozessor 32 aus einer Berechnung der halben Periode (T/2) des Videoeingangssignals S3 erzeugt und der Schaltung PSP-A sowie der Schaltung PSP-B in dieser zeitlichen Lage zugeführt werden. Wenn also die Periode des Videoeingangssignals S3 variiert, dann variiert der Beginn des zweiten Speicherauslesezyklus in proportionaler Weise, so daß Änderungen der Anzahl der im RAM-Speicher 5 0 gespeicherten Abtastwerte für solche nicht normgemäßen Signale automatisch kompensiert werden.

Die restlichen Elemente in Fig. 3 sorgen für die Verschiebungskorrektur des Signals S4 und die Ausgangsmultiplexierung: Die vom Register 62 gelieferten Verschiebungsdaten werden in den Verriegelungsschaltungen 64 und 66 mit Hilfe von Schaltern 80, 81 und 82 in Abhängigkeit von Signalen P, R/W und S in folgender Weise gespeichert. Werden Primärverschiebungsdaten zugeführt, dann schließt der Schalter 80 unter Steuerung durch den Impuls P.

Gleichzeitig kippt das Flipflop 70 um und ändert damit den Zustand des Lese/Schreibsignals. Wenn sich der Zustand

von Lesen zu Schreiben ändert, dann speichert der Schalter 81 die Primärverschiebungsdaten in der Schreibverriegelungsschaltung 64 zur Korrektur von Schreibtaktverschiebungsfehlern der im RAM-Speicher 50 gespeicherten Zeile. Wenn umgekehrt eine Änderung von Schreiben zu Lesen erfolgt, dann speichert der Schalter 81 die Primärverschiebungsdaten in der Leseverriegelungsschaltung 6 6 zum Korrigieren von Lesetaktverschiebungsfehlern während des ersten Speicherauslesezyklus. Der Schalter 82 speichert die Sekundärverschiebungsdaten in der Leseverriegelungsschaltung 66, wenn der Impuls S festgestellt wird zur Korrektur von Lesetaktverschiebungsfehlern während des zweiten Speicherauslesezyklus. Zusammengefaßt läßt"sich sagen, daß die Verriegelungsschaltung 64 die Primär-Verschiebungsdaten-immer zu Beginn jedes Speicherschreibzyklus enthält und die Verriegelungsschaltung 66 die Primärverschiebungsdaten zu Beginn des ersten Speicherauslesezyklus und die Sekundärverschiebungsdaten zu Beginn des zweiten Speicherauslesezyklus enthält.

Da alle Verschiebungsdaten unter Benutzung des Schreibtaktes FW gemessen werden -oder aus Schreibtaktmessungen berechnet werden, werden die Leseverschiebungsdaten in der Verriegelungsschaltung 66 mit Hilfe eines Multiplizierers 84 verdoppelt, so daß sie proportional zur Periode des Schreibtaktes ausgedrückt werden, wie bereits gesagt wurde. Das Ausgangssignal der Verriegelungsschaltung 64 wird in der Subtrahierschaltung 86 vom Ausgangssignal des Multiplizierers 84 subtrahiert zu einem Differenzsignal S9, welches sich direkt mit der Leseverschiebung und umgekehrt zur Schreibverschiebung verändert. Der Addierer 88 addiert eine Konstante ("32") zum Signal S9, um die Notwendigkeit "negativer" Verzögerungen bei der Verschiebungskorrektur des Videoausgangssignals S4 zu ver-5 meiden.

Das Verschiebungskorrektursignal S10 stellt die Gesamt-

verzögerung dar, die den Leuchtdichte- und Farbkomponenten Y¹ bzw. C¹ doppelter Zeilenfrequenz des Signals S4 , ausgedrückt in 3 0 Sekunden der Taktperiode, erteilt wird. Diese Genauigkeit (5-Bit-Auflösung) wird bei allen arithmetischen Berechnungen benutzt zur Vermeidung einer Akkumulation arithmetischer Fehler beispielsweise durch Runden oder Abbrechen von Zahlen. Es hat sich gezeigt, daß man bei dem Leuchtdichteverzögerungsregelsignal (S11) mit einer niedrigeren Auflösung arbeiten kann und daß außerdem das Farbverzögerungsregelsignal (S12) eine erheblich niedrigere Auflösung haben kann als das Leuchtdichteverzögerungsregelsignal, wenn man den Wert des Farbregelsignals rundet, anstatt ihn abzubrechen. Diese Funktionen werden vom Teiler 90 durchgeführt, welcher das Signal S10 durch 2 teilt, um das Leuchtdichteverzögerungsregelsignal S11 abzuleiten. Der Teiler 92 teilt das Signal S10 durch 32, um Farbsignalverzögerungen als ganze Taktzyklen zu ergeben. Der Addierer 94 addiert die Zahl 16 zum Signal S10 vor der Division durch "32", um sicherzustellen, daß das Ergebnis auf den nächstliegenden Taktzyklüs gerundet ist, anstatt abgebrochen zu sein.·Infolgedessen ist der Farbzögerungsfehler gegenüber dem Leuchtdichtesignal nicht größer als ein halber Taktzyklus, selbst wenn das Farbsignal in Schritten eines Taktzyklus durch die Grobverzögerungsleitung 94 verzögert ist. Der hier verwendete Ausdruck "Grob"-Verzögerung bedeutet Taktzyklusverzögerungen.

Zu diesem Zweck kann die Einheit 94 eine übliche Kaskaden-0 schaltung getakteter Verriegelungsschaltungen und einen durch das Signal S12 gesteuerten Wählschalter zur Auswahl der geeigneten Verriegelungsschaltung proportional zum Wert des Signals S12 enthalten. Eine solche Anordnung ist, wie gesagt, in Fig. 7 veranschaulicht, wo die Verriegelungsschaltungen 702 und 704 als ein Schieberegister arbeiten und der Schalter 706 die Anzapfungen des Registers zur

Verzögerung des Signals C' in Schritten von einer Taktperiode auswählt.

j '3 I -O

Die Leuchtdichtesignalkorrektur erfolgt durch eine Kaskadenkorrektur von Grob- und Feinverzogerungseinheiten 96 bzw. 98. Der ganzzahlige Teil des Signals S11 wird der Verzögerungseinheit 96 zur Verzögerung des Leuchtdichtesignals Y' in Schritten ganzer Taktzyklen zugeführt. Der Feinauflösungsbruchteil des Signals S11 wird der Einheit 98 zur Verzögerung des Signals Y' in Schritten von 1/16 eines Taktzyklus zugeführt. Zu diesem Zweck kann die Einheit 98 durch Kaskadenschaltung (ungetakteter) Logiktore gebildet werden, deren Verzögerungen 1/16 Taktzyklus betragen, und mit einem Wählschalter im wesentlichen gemäß Fig. 7. Vorzugsweise wird die von der Einheit 98 bewirkte Verzögerung mit Hilfe eines Interpolators realisiert, etwa des zwischen zwei Punkten linear interpolierenden Interpolators nach Fig. 6.

Gemäß Fig. 6 wird das zu verzögernde Videosignal Y¹ über einen Multiplizierer 600 einem Eingang eines Addierers 6 02 und über die Kaskadenschaltung eines weiteren Multiplizierers 604 mit einer Verzögerungsverriegelungsschaltung 6 06 einem anderen Eingang des Addierers 602 zugeführt Die Verriegelungsschaltung 606 bewirkt eine Verzögerung von einer Taktperiode (beispielsweise 35 ns) . Die Multipli katorkoeffizienten (K und 1-K) werden von einem ROM-Speicher 6 08 geliefert, welcher die Verstärkung des Multiplizierers 604 direkt proportional (K) zu den Verzögerungs daten (S11) verändert und die Verstärkung des Multiplizierers 600 umgekehrt (1-K) zu den Verzögerungsdaten verändert, wobei das Verhältnis der verzögerten zu den nicht verzögerten Signalen, welche im Addierer 602 addiert werden, durch die Werte der Verschiebungsdaten bestimmt wird. Wenn beispielsweise die Verschiebungsdaten den Wert Null haben, dann ist K null, und das Eingangssignal läuft ohne Verzögerung durch den Multiplizierer 6 00 und den Addierer 6 02 zum Ausgang. Mit zunehmendem K wird mehr vom verzögerten und weniger vom unverzögerten Signal addiert, wodurch die Verzögerung des Ausgangssignals wächst. Bei

der Grenze (K=1) durchläuft das gesamte Eingangssignal die Verzögerungsverriegelungsschaltung 606 zum Ausgang, so daß das Signal um'eine volle Taktperiode verzögert

wird

5

Fig. 4 zeigt ein detailliertes Blockschaltbild einer Horizontalsignalverarbeitungsschaltung 32. Die gestrichelt umrandeten Hauptelemente sind (1) eine PLL-Schleife 402, welche die Primärverschiebung und die Periode der Horizontalsynchronkomponente des Videoeingangssignals mißt;

(2) eine Verschiebungs- und Zeitsteuerschaltung 404, welche die Sekundärverschiebung aus der Primärverschiebung und der Periode des Videoeingangssignals berechnet und die Verschiebungs-(und Zeitlagen)daten für die Flimmerreduzierungsprozessoren 44 und 46 multiplext; (3) eine Phasenkorrekturschleife 406, welche Ablenkimpulse (2 FH) der doppelten Zeilenfrequenz für die Wiedergabeeinheit 3 0 erzeugt. Eine integrierte Schaltung, welche diese Elemente enthält, ist die Ablenkverarbeitungsschaltung DPU 2532, welche auf den Seiten 4 7 bis 72 des Datenbuches "Digit 2000 NTSC Double-Scan VLSI Digital TV System" der ITT Intermetall, Ausgabe 1985/5, beschrieben ist.

Die gestrichelt umrandete PLL-Schleife 4 02 enthält einen Zähler 410, der durch das Schreibtaktsignal FW der vierfachen Farbsynchronsignalfrequenz getaktet wird und durch eine Vergleichsschaltung 412 zurückgesetzt wird, wenn der Zählwert gleich der Periode T der Horizontalsynchronkomponente FH des Videoeingangssignals S3 ist. Die Periode des Signals S3 wird mit Hilfe eines Akkumulators 414 und eines Addierers 416 in folgender Weise bestimmt. Das Synchronsignal FH von der Trennschaltung 22 gelangt über ein Tiefpaßfilter 418 zum Akkumulator 414, welcher die Zeitdifferenz zwischen der Mitte des Impulses FH und dem Auftreten des Mastersynchronimpulses MS mißt, der vom Decoder 420 geliefert wird, welcher an den Ausgang des Zählers 410 angeschlossen ist (siehe Kurvenform C in

ilii. V:)ÜO^>; ti'«-'* i χ'-*-

24 3

Fig. 2). Dieses Zeitdifferenz-(oder Fehler)signal hat einen solchen Maßstab, daß es den Fehler in Zyklen (oder Zyklusbruchteilen) des Schreibtaktes darstellt. Es wird dann tiefpaßgefiltert (im Filter 419) und im Addierer mit der Zahl 910 addiert, welche gleich der Zahl von Schreibtaktperioden (4-fache Farbträgerfrequenz) in einer Zeile eines NTSC-Normsignales ist. Das auf diese Weise vom Addierer 416 gelieferte Periodenindikatorsignal T steuert die Schwelle der Vergleichsschaltung 412 und synchronisiert damit den Zähler 410 mit der Horizontalsynchronkomponente .des Videoeingangssignals.

Werden nicht normgemäße Signale empfangen, dann ist die Periode des Zählers 410 um einen Betrag falsch, welcher gleich der Verschiebung des Schreibtaktsignals ist, weil der Zähler 410 nur ganze Zyklen des Schreibtaktsignals zählt, während die Periode der Synchronimpulse FH einen Bruchteil eines Taktzyklus enthalten kann. Da der Mastersynchronimpuls MS durch Decodierung des Zählwertes vom Zähler 410 ist, tritt auch er nur bei ganzen Zyklen des Schreibtaktes auf und ist somit um die Größe der Schreibtaktverschiebung falsch. Das Ausgangssignal des Akkumulators 414 enthält ebenfalls den Verschiebungsfehler wegen seiner Synchronisierung durch den Impuls MS. Die restlichen Elemente der PLL-Schleife 4 02 üben die Funktion der Ermittlung der Verschiebung des Schreibtaktes und Korrektur des Verschiebungsfehlers des Periodensignals T aus.

Verschiebungsfehler werden mit Hilfe einer Verriegelungsschaltung 422 und eines Addierers 424 festgestellt. Es sei daran erinnert, daß die Verschiebung der Zeitunterschied zwischen Takt- und Synchronsignal, ausgedrückt in Bruchteilen eines Taktzyklus, ist, wie Fig. 2 zeigt. Nimmt man an, daß der Wert des Periodenindikatorsignals T korrekt die Periode des Videoeingangssignals darstellt, und ist der Bruchteil des Signals T nicht O, dann ändert sich die Verschiebung von Zeile zu Zeile. Wenn beispielsweise die

Periode des Signals FH genau 910,1 Taktzyklen lang ist, dann eilt der Schreibtakt FW gegenüber dem Synchronsignal FH mit einer Rate von genau 0,1 Taktzyklen pro Zeile vor. Wenn somit die Verschiebung zu Beginn der Zeile 1 null ist, dann ist sie zu Beginn der Zeile 2 0,1, zu Beginn der Zeile 3 0,2 usw. Die Verschiebungsdaten werden mit Hilfe des Addierers 424 erzeugt, welche die Verschiebung der vorangehenden Zeile (die in der Verriegelungsschaltung 422 gespeichert ist) zum Periodensignal T addiert. Der Bruchteil der Summe wird dann in der Verriegelungsschaltung 422 gespeichert, die somit als Akkumulator für die Verschiebungsdaten wirkt. Der ganzzahlige Teil der Summe wird der Vergleichsschaltung 412 zur Justierung der Periode des Zählers 410 zugeführt.

Die Feststellung der Verschiebung beruhte auf der Annahme, daß das Periodenxndikatorsignal T die Periode des Videoeingangssignals korrekt darstellt. Aus der vorangehenden Diskussion ergibt sich jedoch, daß das Ausgangssignal des 0 Akkumulators 414 den Verschiebungsfehler enthält, weil dieser durch den Impuls MS zeitlich gesteuert wird, der nur bei ganzen Taktzyklen auftreten kann. Dieser Fehler wird aus dem Signal T mit Hilfe der Subtrahierschaltung 426 entfernt, welche die festgestellten Verschiebungsdaten, die von der Verriegelungsschaltung 422 geliefert werden, vom Ausgangssignal des Akkumulators 414 subtrahiert

Der Akkumulator 414 besorgt die Phasenmessungen mit einer Genauigkeit, die feiner als die Auflösung des Systemtaktes 0 FW ist. Er kann etwa so aufgebaut sein, wie es in der U.S. Patentschrift 4,471,299 beschrieben ist (ausgegeben am 11. September 1984). Fig. 5 stellt vereinfacht dar, wie die Messung durchgeführt werden kann. Die Wellenform A zeigt Impulse FH in Abhängigkeit von der Zeit. Der Akkumulator 414 mißt im wesentlichen die Flächen der Impulse FH, welche dem Impuls MS (Wellenform B) vorangehen (Fläche 1) und folgen (Fläche 2). Dies kann erfolgen durch anfäng-

liches Einstellen des Akkumulatorzählwertes auf 0 und Verminderung des Zählwertes proportional zur Größe des Inpulses FH bei jedem Taktzyklus (vertikale Strichmarkierungen) , der dem Impuls MS vorangeht, und Erhöhung des Zählwertes proportional zur Amplitude des Impulses FH zu jedem Taktzyklus nach dem· Impuls MS. Wenn der Impuls MS genau mit der Mitte des Impulses FH ausgerichtet ist (wie gezeigt), dann sind die Flächen 1 und 2 gleich, und der Akkumulatorausgang ist 0. Geht der Impuls MS der Mitte des Impulses FH voran, dann unterscheiden sich die Flächen (wie bei C und D gezeigt ist), und das Akkumulatorausgangssignal ist proportional der kreuzschraffierten Fläche (A2 - A1) . Diese Fläche stellt die Zeitdifferenz zwischen dem Impuls MS und der wahren Mitte des Horizontalsynchronimpulses FH dar. Man kann dann dem Akkumulatorausgangssignal einen solchen Maßstab geben, daß das Ergebnis in Form von Schreibtaktimpulsen (und Bruchteilen davon) ausgedrückt wird.

Die Verschiebungs- und Zeitlagenschaltung 404 enthält eine arithmetische Schaltung zur Ableitung der SekundärverSchiebungsdaten aus den Primärverschiebungsdaten, und eine Multiplexschaltung zur Übertragung der Verschiebungsdaten zu den Schaltungen PSP-A und PSP-B in einem Format, wie es Fig. 2D zeigt. Die Sekundärverschiebungsdaten S werden durch einen Addierer 430 erzeugt, welcher die Primär- oder Schreibtaktverschiebungsdaten P von der Verriegelungsschaltung 422. zum Ausgang des Teilers 432 addiert, welcher das Periodensignal T durch 2 teilt. Der Bruchteil der Summe des halben Periodensignals (T/2)und des Schreibtaktes oder der Primärverschiebung P ist die Verschiebung des Lesetaktes (Sekundärverschiebung S) für den zweiten Speicherauslesezyklus.

Der ganzzahlige Teil des vom Addierer 420 gelieferten Summensignals wird zur Erzeugung von Zeitsteuerimpulsen der doppelten Zeilenfrequenz (also 2-H) verwendet, wie

nun beschrieben wird. Das vom Zähler 410 erzeugte Rampensignal reicht von 0 bis zu irgendeinem Maximalwert, beispielsweise 910 für NTSC-Normsignale oder innerhalb weniger Zählwerte von 910 für nicht normgemäße Signale. Ein Subtrahierer.. 434 subtrahiert das Zählersignal von einer Konstanten (mit Verzögerungsregeldaten bezeichnet), und erzeugt damit eine invertierte Rampe (wie dargestellt), die bei einem positiven Wert beginnt, der durch den Wert des Verzögerungsregelsignals bestimmt ist, und durch 0 bis zu einem negativen. Spitzenwert weiterläuft. Nulldurchgänge lassen sich in Digitalsystemen leicht feststellen, und durch Veränderung des Verzögerungsregelsignals kann die Nulldurchgangszeit der Rampe vor-oder zurückverlegt werden. Durch Feststellen des Nullwertes des vom Subtrahierer 434 gelieferten Rampensignals werden zeilenfrequente Zeitsteuerimpulse (1-H) erzeugt. Zeitsteuerimpulse der doppelten Zeilenfrequenz (2H) werden erzeugt durch Versetzen der Rampe um eine halbe 'Periode (T/2) und Feststellen des Nullwertes. (Die Versetzung wird durch den Addierer 436 bewirkt, die Feststellung durch einen Nulldetektor 442). Auf diese Weise wird sichergestellt, daß jeder Änderung der Lage der zeilenfrequenten Impulse (1-H) Impulse der doppelten Zeilenfrequenz (2-H) exakt nachfolgen, wenn das Verzögerungsregelsignal für solche Zwecke verändert wird, beispielsweise wie die Korrektur der Ablenkung des Wiedergabegerätes zur Behandlung von Verzögerungen, denen das beschleunigte Videosignal S4 unterworfen sein kann.

Die Verschiebungsdaten werden mit Hilfe eines Registers 440, das einen Paralleleingang und einen Serienausgang hat und durch Impulse gesteuert wird, die vom Nulldetektor 422 erzeugt werden, in parallele Form umgewandelt (siehe Wellenform D in Fig. 3). Der zeilenfrequent betriebene.Schalter 444 führt abwechselnd 1-H und 2-H Rampensignale (vom Subtrahierer 434 bzw. vom Addierer 436) dem Detektor 442 zu und liefert abwechselnd Primär- (P) und

Sekundärverschiebungsdaten (S) (von der Verriegelungsschaltung 422 bzw. vom Addierer 430) an das Register 440. Der Detektor 442 triggert das Register 440 für die Übertragung der Verschiebungsdaten P oder S zu den Schaltungen PSP-A und PSP-B, wenn das ihm zugef'ührte Rampensignal 1-H oder 2-H gleich 0 wird. Der Schalter 444 wird durch ein Flipflop 446 gesteuert, welches die in der Phasenkorrektur schleife 406 erzeugten Ablenkimpulse der doppelten Zeilenfrequenz (2-H) durch 2 teilt. Wie Fig. 2 anhand der Wellenformen D, E und F zeigt, werden die Primär- und Sekundärverschiebungssignale multiplext zu PSP-A und PSP-B und in der bereits beschriebenen Weise verarbeitet.

Die Phasenkorrekturschleife 4 06 erhält das Rampensignal vom Subtrahierer 434 und die Zeitsteuer- und Verschiebungssignale vom Schalter 444 und erzeugt Ablenksignale (2-FH) der doppelten Zeilenfrequenz für das Sichtgerät 30. Das Rampenausgangssignal des Subtrahierers 434 wird von einem Decoder 450 festgestellt, der einen verzögerten zeilenfrequenten (1-H) Mastersynchronimpuls (MS') erzeugt. Die Synchronimpulse 2FH der doppelten Zeilenfrequenz werden mit Hilfe eines Phasendetektors 452 erzeugt, der die Phase von durch einen Ablenktreiber 454 erzeugten (und durch einen Konverter 456 digitalisierten) Rücklaufimpulsen FB mit dem Impuls MS' vergleicht. Da der Masterimpuls MS¹ bei einer Taktflanke auftritt, enthält er Verschiebungsfehler, die am Ausgang des Phasendetektors 452 erscheinen. Diese Fehler werden durch den Subtrahierer 453 entfernt, welcher die Verschiebungsdaten des Prozessors vom Ausgangssignal des Detektors 452 subtrahiert. Das vom Detektor 452 erzeugte Fehlersignal (am Ausgang des Subtrahierers 453) wird im Filter 458 tiefpaßgefiltert und im Addierer 460 zu den Zeitsteuer- und Verschiebungs-Signalen vom Schalter 444 addiert. Der Nulldurchgang des ganzzahligen Anteils des resultierenden Summensignals wird vom Detektor 462 festgestellt, der auf diese Weise

.1111 iSbG^'ciüi^Vi- i

Impulse 2-FH der doppelten Zeilenfrequenz erzeugt, welche dem Ablenktreiber über eine Verzögerungseinheit 464 zugeführt werden, die ihrerseits durch den vom Addierer 460 gelieferten Bruchteil des Summensignals gesteuert wird, um auf diese Weise Taktverschiebungsfehler in den Ablenkimpulsen (2-FH)zu korrigieren. Praktisch werden dieselben Primär- und Sekundärverschiebungssignale, die zur Korrektur der Speicherlese- und -Schreibvorgänge benutzt werden, dem Ablenktreiber zugeführt, um sicherzustellen, daß die Ablenkung des Sichtgerätes in derselben Weise wie die Speicherverschiebungsfehler korrigiert werden. Dementsprechend werden Verschiebungsfehler, die im Flimmerreduzierprozessor 24 korrigiert werden, nicht wieder durch Ablenkverschiebungsfehler neu eingeführt.

Claims (3)

Darstellungssystem mit fortschreitender Abtastung und Korrektur für nicht normgemäSe Signale Patentansprüche

1) Sichtgerätsystem mit progressiver Abtastung mit

a) einer Signalquelle (18,20) zur Lieferung eines Videoeingangssignals (S3) einer gegebenen Zeilenfrequenz, eines Lesetaktsignals (FR) und eines Schreibtaktsignals (FW), wobei diese Taktsignale bei nicht normgerechten Eingangssignalen zu Verschiebungen neigen,

b) eine mit' der Signalquelle gekoppelte Videobeschleunigungsspeichereinrichtung (40,42), die einen Speicher (50) z-ur Speicherung mindestens einer Zeile des Videoeingangssignals während eines Schreibzyklus der Speicheranordnung und eine mit dieser gekoppelte Einrichtung (68,78,57) zur Durchführung erster und zweiter Lesezyklen der Speicheranordnung im Sinne

g I. Jot» Iw' 0 0 ·* <ü ü χ i Λ-'i

einer Lieferung eines Videoausgangssignals, dessen Zeilenfrequenz doppelt so groß wie die gegebene Zeilenfrequenz ist, enthält,

c) eine mit der Speicheranordnung gekoppelte und mit

dieser synchronisierte Darstellungseinrichtung (30) zur Wiedergabe des Videoausgangssignals und

d) einer Verschiebungskorrektureinrichtung (44,46), welche Lese- und Schreibtaktverschiebungsindikatorsignale erzeugt und das Videoausgangssignal effektiv verzögert in direkter Abhängigkeit, von den Lesetaktverschiebungsindikatorsignalen und in umgekehrter Abhängigkeit von den Schreibtaktverschiebungsindikatorsignalen während jedes Lesezyklus der Speicheranordnung zur Reduzierung sichtbarer Fehler auf der Darstellungseinrichtung infolge von Verschiebungen der Taktsignale,

dadurch geken.nze ichnet , daß die Korrektureinrichtung umfaßt:

e) eine mit der Signalquelle gekoppelte erste Ein-

richtung (32) zur Ableitung der Lese- und Schreibtaktverschiebungsindikatorsignale von dem Schreibtaktsignal und dem Videoeingangssignal und

f) eine in der Verschiebungskorrektureinrichtung vorgesehene zweite Einrichtung (84,36), welche den Wert des abgeleiteten Lesetaktverschiebungsindikatorsignals für jeden der Lesezyklen der Speicheranordnung verdoppelt und davon den Wert des Schreibtaktverschiebungsindikatorsignals des vorangehenden Schreibzyklus der Speicheranordnung subtrahiert zur Bildung eines Regelsignals (59) zur Regelung der effektiven Verzögerung (94;96,98), die dem Videoausgangssignal erteilt wird.

,-,is» ' '

2) System nach Anspruch 1, gekennzeichnet durch eine in der Verschiebungskorrektureinrichtung vorgesehene dritte Einrichtung (68,FF,72), welche in Abhängigkeit von den Taktverschiebungsindikatorsignalen die' Lese- und Schreibzyklen der Speicheranordnung einleitet (R/W).

3) System nach Anspruch 1, dadurch gekennzeichnet, daß das Videoausgangssignal eine Leuchtdichtekomponente (Y¹) und eine Farbkomponente (C¹) enthält und daß die zweite Einrichtung eine Verzögerungseinrichtung (96,98,94) zur effektiven Verzögerung der Komponenten in unterschiedlicher Abhängigkeit von dem Regelsignal· enthält.

4) System nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung eine-Meßeinrichtung (404) zur Lieferung eines Primärverschiebungsindikatorsignals (P) als Maß für die Verschiebung des Schreibtaktsignals zu Beginn jedes Schreibzyklus und jedes ersten Zyklus der Speicheranordnung und einesSekundärverschiebungsindikatorsignals (S) als Maß für die Verschiebung des Schreibtaktes zu Beginn des zweiten Speicherauslesezyklus enthält, und daß die zweite Einrichtung einen ersten Speicher (64) zur Speicherung des Primärverschiebungsindikatorsignals zu Beginn des Schreibzyklus und einen zweiten Speicher (66) zur abwechselnden Speicherung der Primär- und Sekundärverschiebungsindikatorsignale zu Beginn der ersten bzw. zweiten Lesezyklen sowie eine mit den Speichern gekoppelte Einrichtung (84,86) zur Bildung des Verzögerungsregelsignals enthält.

5) System nach Anspruch 4, gekennzeichnet durch eine dritte Einrichtung (68,78,FF,72), welche unter Steuerung durch die Primär- und Sekundärverschiebungsindikatorsignale die Lese.- und Schreibzyklen der Speicher einleitet.

6) System nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung einen Addierer (430) zur Addition des Schreibtaktverschiebungsindikatorsignals (von 422) mit einem eine Halbzeilenperiode des Videoeingangssignals darstellenden Signal (T2) zur Bildung eines Summensignals mit ganzzahligen Anteilen und Bruchteilen, und eine Einrichtung (436,442) enthält, die unter Steuerung durch einen ganzzahligen Anteil des Summensignals einen Regelimpuls erzeugt, und daß die zweite Einrichtung eine durch den Regelimpuls gesteuerte Einrichtung (68,78) zur Einleitung des zweiten Speicherlesezyklus enthält.

7) System nach Anspruch 1, dadurch gekennzeichnet, daß das Videoausgangssignal eine Leuchtdichtekomponente (Y') und eine Farbkomponente (C') enthält, daß das Verzögerungsregelsignal (S9) eine Binärsignaldarstellung aufweist und daß die zweite Einrichtung-eine Arithmetikschaltung (88,94,92) zur Rundung von Bruchteilen der Binärsignaldarstellung zur. Lieferung einer modifizierten Signaldarstellung zur Regelung der effektiven Verzögerung (94) enthält, welche der Farbkomponente erteilt wird.

8) Sichtgerätsystem mit progressiver Abtastung mit einer Videobeschleunigungsspeicheranordnung (40,42) zur Verdoppelung der Horizontalzeilenfrequenz eines zugeführten Videoeingangssignals zur Lieferung eines Videoausgangssignals (S4,S5)der doppelten Zeilenfrequenz an ein Sichtgerät (30), mit einer Lese- und Schreibtaktsignal-0 quelle (20,FR,FW), die mit der Speicheranordnung zur Steuerung von deren Lese- und Schreibvorgängen gekoppelt ist, mit einer Verschiebungskorrektureinrichtung (44,46), welche dem Videoausgangssignal der doppelten Zeilenfrequenz eine variable Verzögerung erteilt zur Reduzierung sichtbarer Bildfehler auf dem Sichtgerät infolge Verschiebungen der Taktsignale, dadurch gekennzeichnet, daß die Verschiebungskorrektur·

einrichtung aufweist:

eine erste Einrichtung (402), die unter Steuerung durch das Videoeingangssignal und das Schreibtaktsignal e'in Schreibtaktverschiebungsindikatorsignal (Primär-Verschiebungsignal) liefert,

eine mit der ersten Einrichtung gekoppelte zweite Einrichtung (430,436) zur Ableitung eines Lesetaktverschiebungsindikatorsignals aus dem Schreibtaktverschiebungsindikatorsignals und
eine mit der Speicheranordnung gekoppelte dritte Einrichtung (94,96,98) zur Verzögerung des Videoausgangssignals in Abhängigkeit von einer Differenz (86) zwischen dem Schreibtaktverschiebungsindikatorsignal und einem Vielfachen (84) des Lesetaktverschiebungsindikatorsignals im Sinne einer Minimalisierung sichtbarer Bildfehler auf dem Sichtgerät.

9) System nach Anspruch 8, dadurch gekennzeichnet, daß die dritte Einrichtung eine Verdoppelungseinrichtung

(84) zur Verdoppelung des Lesetaktversch'iebungsindikatorsignals und einen Subtrahierer (86), welcher davon das Schreibtaktverschiebungsindikatorsignal subtrahiert zur Bildung eines Verzögerungsiregelsignals, und eine Verzögerungseinrichtung enthält, die in Abhängigkeit von dem Verzögerungsregelsignal das Videoausgangssignal verzögert .

10) System nach Anspruch 8, dadurch gekennzeichnet, daß das Videoausgangssignal eine Leuchtdichtekomponente (Y') und eine Farbkomponente (C¹) enthält, und daß die Verzögerungseinrichtung in Abhängigkeit von dem Verzögerungsregelsignal der Leuchtdichtekomponente (96,98) Verzögerungen mit höherer Auflösung als der Farbkomponente (94) erteilt.

is. t j

11) System nach Anspruch 8, dadurch gekennzeichnet, daß die zweite Einrichtung einen Addierer (430) zur Addition des Schreibtaktverschiebungsindikatorsignals mit einem eine Halbzeilenperiode des Videoeingangssignals darstellenden Signal zur Bildung eines Summensignals enthält, das ganzzahlige Anteile und Bruchteile hat, wobei der ganzzahlige Anteil des Summensignals dem Lesetaktverschiebungsindikatorsignal für jeden zweiten Lesezyklus der Speicheranordnung entspricht.

12) System nach Anspruch 8, dadurch gekennzeichnet, daß die Videobeschleunigungsspeicheranordnung von einem Typ ist, bei dem jedem Schreibzyklus ein erster und ein zweiter Lesezyklus folgt, und daß die dritte Einrichtung einen ersten Speicher (64) zur Speicherung des Schreibverschiebungsindikatorsignals zu Beginn jedes der Schreibzyklen und einen zweiten Speicher (66) zur abwechselnden Speicherung der Schreib- und der Leseverschiebungsindikatorsignale zu Beginn entsprechender der ersten und zweiten Lesezyklen enthält.

Hierzu 5 Seiten Zeichnung^¹

3 IJIiL. 13 3 3"·