DE3625933C2 - Anordnung zur Wiedergabe von Fernsehsignalen unter Reduzierung des Bildflimmerns - Google Patents

Description

Die Erfindung bezieht sich auf Fernseh-Wiedergabesysteme und betrifft speziell Systeme, in denen ein oder mehrere Teilbildspeicher benutzt werden, um die Teilbildfrequenz wiedergegebener Bilder zu erhöhen und dadurch das Flim­ mern zu vermindern.

Die Wahrnehmungsschwelle des Teilbildflimmerns in einem Fernseh-Wiedergabesystem ist eine Funktion der Flimmer­ frequenz und der Helligkeit des wiedergegebenen Bildes. Über die Jahre hat man die Helligkeit der Bilder so weit gesteigert, daß ein Flimmern selbst bei Systemen, die mit relativ hoher Teilbildfrequenz arbeiten (z. B. das NTSC- System mit 60 Hz) bemerkbar wird und bei Systemen niedri­ gerer Teilbildfrequenz (z. B. beim PAL-System mit 50 Hz) deutlich stört. Eine Lösung dieses Problems bringt eine Verdopplung der Teilbildfrequenz und eine Verdopplung (oder Vervierfachung) der Zeilenfrequenz der wiedergege­ benen Bilder, wie es z. B. in der US-Patentschrift 4 322 750 beschrieben ist. Bei dem dort offenbarten System wird ein Videoeingangssignal in einem Teilbildspeicher ge­ speichert. Jedes gespeicherte Teilbild wird zweimal aus dem Speicher ausgelesen und auf einem Wiedergabegerät dar­ gestellt, das mit der doppelten Zeilenfrequenz und der doppelten Teilbildfrequenz des ankommenden Videosignals abgetastet wird.

Bei dem genannten System werden die Lese- und Schreibtakt­ signale für den Speicher vom Ausgang einer Synchronsignal- Abtrennschaltung abgeleitet. Für manche Fälle wäre es vor­ teilhaft, die Lese- und Schreibtaktsignale des Speichers mit Vielfachen der Bezugsfrequenz des Farbhilfsträgers zu synchronisieren, um dadurch die Farbdemodulation zu verein­ fachen und die Wahrscheinlichkeit des Übersprechens vom Leuchtdichte-Signal ins Farbsignal sowie andere unerwünsch­ te Artefakte in den wiedergegebenen Bildern zu vermindern.

Es wurde jedoch gefunden, daß eine mit dem Farbhilfsträger oder "Burst" synchronisierte Taktgabe in einem flimmer­ reduzierenden System dann zu unerwünschten sichtbaren Arte­ fakten in den wiedergegebenen Bildern führen kann, wenn das Videoeingangssignal eine "nicht-normgemäße" Form hat. Mit diesem Ausdruck seien hier Videosignale bezeichnet, in denen das Verhältnis der Farbhilfsträgerfrequenz zur Horizontalzeilenfrequenz nicht genau einer vorgeschriebenen Rundfunknorm entspricht (z. B. 227,5 bei der NTSC-Norm). Wenn die Videosignalquelle z. B. ein Bildplattenspieler, ein Videocassettenrecorder, ein Videospielgerät oder ir­ gendeine andere nicht-normgemäße Quelle ist, dann kann das Verhältnis von Farbhilfsträgerfrequenz (Burstfrequenz) zu Zeilenfrequenz beträchtlich schwanken. Die Folge ist, daß die Anzahl von Abfrageproben des Videosignals (Bildpunkte) in einer Horizontalzeilenperiode nicht gleich 910 ist, wie es im allgemeinen der Fall sein sollte (unter der Annahme, daß die Schreibtaktfrequenz das Vierfache der Farbhilfs­ trägerfrequenz F_sc beträgt). Anders ausgedrückt: die An­ zahl von Perioden des 4F_sc-Taktes innerhalb einer Horizon­ talzeilenperiode wird sich von der Norm unterscheiden, und dieser Unterschied kann einen Bruchteil eines Bildpunktes ausmachen.

Mit der Abweichung der Anzahl von Abfrageproben (Bild­ punkte) des Videosignals pro Zeile gegenüber der Standard- Anzahl (910) läßt sich schwer fertig werden, weil sie eine Präzession der Taktphase des Abfragesignals gegenüber der Phase des ankommenden Horizontalsynchronsignals bedeutet. Diese Präzession, die auch als "Phasenschlupf" oder "Skew" (Schräge) bezeichnet wird, hat die Wirkung, daß sich Hori­ zontalzeitfehler über jede Teilbildabtastung akkumulieren. Außerdem ist bei einem flimmerreduzierenden System, worin ein kohärentes 8F_sc-Lesetaktsignal in Verbindung mit einer gegenüber der Norm verdoppelten Ablenkfrequenz (2H) für die Wiedergabeeinrichtung verwendet wird, die Präzession des 8F_sc-Lesetaktes gegenüber der 2H-Ablenkung doppelt so stark wie die Präzession des zum Schreiben verwendeten 4F_sc-Taktes gegenüber dem mit 1H ankommenden Videosignal. Dieses Problem kann zu Horizontalzeitfehlern führen, die sich unter den angenommenen Bedingungen im Verlauf eines Teilbildintervalls auf 12% (oder mehr) einer Zeilenperiode akkumulieren, oder zu Diskontinuitäten der Zeitsteuerung im Maß ganzer Bildpunkte zwischen gelegentlichen Zeilen. Die sichtbaren Folgen sind Schrägverzerrung des Bildes, ausgezackte Ränder oder andere unerwünschte Artefakte.

Nach alledem könnte man ins Auge fassen, das Videosignal in einem herkömmlichen Zeitbasiskorrektor (ZBK) vorzube­ handeln, bevor es im Flimmerreduktionsprozessor (FRP) "beschleunigt" wird. Beispiele für Zeitbasiskorrektoren, die sich zur Behandlung von Signalen aus Videobandrecor­ dern (VBR) eignen, sind in den US-Patentschriften 4 249 198 (Ito u. a.) und 4 443 821 (Kato) beschrieben, auf die hier­ mit verwiesen wird. Gemäß der erstgenannten Patentschrift wird ein digitalisiertes Videosignal, das von einem un­ synchronisierten VBR geliefert wird, im ZBK-Speicher ge­ speichert (jeweils ein Teilbild), wobei die jeweiligen Speicherplätze sowie die vor der Einspeicherung durchlau­ fene Verzögerung des Videosignals abhängig von der Phasen­ differenz gesteuert wird, die zwischen den Synchronsignal­ komponenten des ankommenden Videosignals und einem kon­ stanten Referenzsignal (z. B. einem "Haus-Synchronsignal") besteht. Der TBK nach der zweitgenannten US-Patentschrift ist speziell dazu ausgelegt, Intrazeilen-Geschwindigkeits­ fehler eines von einem VBR gelieferten Signals zu korri­ gieren, und enthält einen Geschwindigkeitsfehlerdetektor zur Erfassung von Geschwindigkeitsfehlern in aufeinander­ folgenden Zeilen des in den Speicher eingeschriebenen Videosignals. Ein Probenpegel-Kompensator am Ausgang des TBK-Speichers justiert den Pegel oder Wert der aus dem Speicher ausgelesenen Videosignalproben (Bildpunkte) als Funktion des erfaßten Geschwindigkeitsfehlers, so daß der Wert der jeweils ausgelesenen Probe gleich demjenigen Wert gemacht wird, den die betreffende Probe zum Zeitpunkt ihrer Auslesung gehabt haben müßte, falls kein Geschwindigkeits­ fehler vorhanden gewesen wäre.

Es wurde gefunden, daß die herkömmlichen Methoden der Zeit­ basiskorrektur nicht geeignet sind, die Zeitsteuerprobleme zu lösen, die bei flimmerreduzierenden Bildwiedergabesyste­ men auftreten. Das Problem bei solchen Systemen umfaßt mehr als Zeitbasisfehler (z. B. das "Zittern"): es betrifft nicht­ normgemäße Signale, worin sich die Anzahl der Bildpunkte pro Zeile ändern kann und wobei diese Änderung durch die doppelte Auslesung des "beschleunigenden" Speichers effek­ tiv noch multipliziert wird. Das oben erwähnte Problem existiert bei herkömmlichen Zeitbasiskorrektoren nicht, weil dort jede Zeile nur einmal ausgelesen wird, und dies mit derselben Geschwindigkeit, mit der sie auch einge­ schrieben wurde. Einfach ausgedrückt: in einem flimmer­ reduzierenden Wiedergabesystem wird der Teilbildspeicher zweimal ausgelesen, und die Korrektur für den zweiten Aus­ lesevorgang kann sich von Zeile zu Zeile von derjenigen unterscheiden, die für den ersten Auslesevorgang notwendig war, und jeder Auslesevorgang kann eine Verzögerungskom­ pensation erfordern, die ein Bruchteil eines Bildpunkt­ intervalls ist. Außerdem können sich unkorrigiert gelasse­ ne Auslesefehler, die von Schwankungen in der Anzahl der Bildpunkte pro Zeile bei einem nicht-normgemäßen Signal herrühren, akkumulieren, wie es weiter oben erwähnte wurde.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, ein mit Bildspeicherung arbeitendes flimmerfreies Fernsehwiedergabe­ system zu schaffen, welches auch bei Verarbeitung nicht norm­ gemäßer Videosignale die Ableitung der Speichertaktsignale aus dem Farbträger gestattet, ohne daß unerwünschte Artefakte im Bild entstehen.

Diese Aufgabe wird bei einem System gemäß dem Oberbegriff des Anspruchs 1 durch die im Kennzeichenteil angegebenen Merkmale gelöst. Weiterbildungen der Erfindung sind in den Unteran­ sprüchen gekennzeichnet.

Die Prinzipien der vorliegenden Erfindung lassen sich mit Vorteil in flimmerreduzierenden Systemen anwenden, in de­ nen eine Taktquelle Lese- und Schreibtaktsignale an eine Speichereinrichtung liefert, um diese Einrichtung zu ver­ anlassen, mindestens ein Teilbild eines mit gegebener Zeilen- und Teilbildfrequenz auftretenden Videoeingangs­ signals einzuspeichern und um das gespeicherte Signal der­ art wieder auszulesen, daß für die Wiedergabe auf einer Wiedergabeeinrichtung ein Videoausgangssignal erhalten wird, dessen Teilbildfrequenz das N-fache der gegebenen Teilbildfrequenz ist und dessen Zeilenfrequenz mindestens das N-fache der gegebenen Zeilenfrequenz ist.

Gemäß einem ersten Aspekt der Erfindung ist eine Einrich­ tung zum Anlegen des Videoeingangssignals an die Taktquelle vorgesehen, um die Taktsignale auf ganzzahlige Vielfache der Frequenz einer Farbhilfsträgerkomponente des Videoein­ gangssignals zu synchronisieren. Ein Schlupfanzeigegenera­ tor, der auf mindestens das Schreibtaktsignal und auf eine Horizontalsynchronkomponente des Videoeingangssignals an­ spricht, liefert ein Schreibtaktschlupf-Anzeigesignal und ein Lesetaktschlupf-Anzeigesignal. Eine mit der Speicher­ einrichtung gekoppelte Verzögerungseinrichtung sorgt da­ für, daß das Videoausgangssignal eine effektive Verzöge­ rung erhält, die eine Funktion der Differenz zwischen den Schlupfanzeigesignalen ist.

In einer beispielgebenden Ausführungsform der Erfindung wird das Videoeingangssignal um ein Maß verzögert, das eine inverse Funktion des Schreibtaktschlupf-Anzeigesignals ist, und das Videoausgangssignal wird um ein Maß verzögert, das eine direkte Funktion des Lesetaktschlupf-Anzeigesignals ist.

In einer weiteren Ausführungsform der Erfindung sind Maß­ nahmen getroffen, um das Schreibtaktschlupf-Anzeigesignal mit dem Videoeingangssignal im Speicher zu speichern. Das gespeicherte Schreibtaktschlupf-Anzeigesignal wird aus dem Speicher wiedergewonnen und mit dem Lesetaktschlupf-An­ zeigesignal kombiniert, um ein Differenzsignal zur Steue­ rung der Verzögerung des Videoausgangssignals zu bilden.

Die Erfindung wird nachstehend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert, in denen gleiche oder gleichartige Elemente mit gleichen Bezugszahlen be­ zeichnet sind.

Fig. 1 und 2 sind Blockschaltbilder von Fernsehempfän­ gern, die gemäß der Erfindung ausgebildet sind;

Fig. 3 ist ein Zeitdiagramm zur Erläuterung des Betriebs der Empfänger nach den Fig. 1 und 2;

Fig. 4 ist ein ausführliches Blockschaltbild einer Schlupfmeßeinrichtung, die sich zur Verwendung in den Empfängern nach den Fig. 1 und 2 eignet;

Fig. 5 ist ein Zeitdiagramm zur Erläuterung der Arbeits­ weise der Einrichtung nach Fig. 4;

Fig. 6 ist ein Blockschaltbild einer Verzögerungseinrich­ tung, die sich zur Verwendung im Empfänger nach den Fig. 1 und 2 eignet;

Fig. 7 ist ein Blockschaltbild einer alternativen Archi­ tektur für den beschleunigenden Speicher, geeignet zur Verwendung in den Empfängern nach den Fig. 1 und 2.

Der Empfänger nach Fig. 1 hat einen Antenneneingang 10, der über einen Empfangsteil 12, welcher in herkömmlicher Bauart Tuner, ZF-Verstärker und Videodetektor enthält, mit dem Eingang eines Analog/Digital-Wandlers (A/D-Wandler) 14 gekoppelt ist. Der Empfangsteil 12 verarbeitet die über den Antenneneingang 10 kommenden HF-modulierten Videosig­ nale zu einem analogen Basisband-Videosignal S1, das im A/D-Wandler 14 in Digitalform (Signal S2) gebracht wird. Das genannte HF-Signal kann von einer Antenne, einem Band­ recorder, einem Videospiel, einem Computer oder aus irgend­ einer anderen Quelle kommen. Zusätzlich ist ein Hilfsein­ gang 16 vorgesehen, dem das analoge Basisband-Videosignal S1′ aus einer Quelle zugeführt werden kann, die einen Ba­ sisband-Videoausgang hat.

Das digitalisierte Videosignal S2 wird auf eine Verarbei­ tungseinheit 18 herkömmlicher Bauart gegeben, die verschie­ dene Verarbeitungsfunktionen durchführt wie z. B. die Farb­ trennung, ein Leuchtdichtesignal-Versteilerung, Kontrast­ regelung, Farbton- und Farbsättigungsregelung, usw . . Das verarbeitete Videosignal S3 wird dann einem burstsynchro­ nisierten Taktgeber 20, einer Synchronsignal-Abtrennstufe 22 und einer Einrichtung 24 angelegt, die das Bildflimmern reduzieren soll und im folgenden als "Flimmerreduktions­ prozessor" (abgekürzt FRP) bezeichnet wird. Die Bestand­ teile des Flimmerreduktionsprozessors 24 sind in der Fig. 1 innerhalb der gestrichelten Umrahmung dargestellt. Der Taktgeber 20 enthält eine phasensynchronisierte Schleife (PLL), die durch Horizontalsynchronimpulse FH aus der Ab­ trennstufe 22 getastet wird, um ein Lesetaktsignal FR und ein Schreibtaktsignal FW zu liefern, deren Frequenzen mit dem Achtfachen bzw. dem Vierfachen der Frequenz Fsc der Farbhilfsträgerkomponente (Burst) des Videosignals S3 synchronisiert sind. Für Videoeingangssignale der NTSC- und der PAL-Norm liegt die 4F_sc-Schreibtaktfrequenz bei etwa 14,318 MHz bzw. bei etwa 17,734 MHz. Die Lesetakt­ frequenz (8F_sc) ist beim hier beschriebenen Beispiel der Erfindung, wo die Zeilenfrequenz (Horizontalfrequenz) und die Teilbildfrequenz (Vertikalfrequenz) bei der Wieder­ gabe jeweils doppelt so hoch wie im ankommenden Videosig­ nal sind, gleich dem Doppelten der Schreibtaktfrequenz.

Die Teilbildfrequenz des Videosignals S3 wird im Flimmer­ reduktionsprozessor 24 mittels eines "beschleunigenden" Speichers 50 in der nachstehend beschriebenen Weise ver­ doppelt. Kurz gesagt speichert der Speicher 50 jedes an­ kommende Teilbild und, während ein Teilbild eingegeben wird, wird das vorher gespeicherte Teilbild zweimal aus­ gelesen, so daß die Teilbildfrequenz des Videoausgangs­ signals (S4) doppelt so hoch ist. Da während des Zeitin­ tervalls jedes ankommenden Teilbildes zwei Ausgangs-Teil­ bilder geliefert werden, ist die Zeilenfrequenz des Video­ ausgangssignals ebenfalls verdoppelt. Wenn es gewünscht ist, auch die Anzahl der Zeilen in jedem Teilbild zu ver­ doppeln (z. B. durch Interpolation), dann wäre die Zeilen­ frequenz des Videoausgangssignals zu vervierfachen.

Das Videoausgangssignal S4 wird einer herkömmlichen Digi­ tal/Analog-Wandler- und Matrixschaltung 26 zugeführt, die das Signal S4 in analoge Primärfarbsignale R, G, B zur An­ steuerung einer Bildwiedergabeeinrichtung 30 umwandelt. Eine Horizontal-Verarbeitungseinrichtung 32 und eine Ver­ tikal-Verarbeitungseinrichtung 34 verdoppeln die Frequenz der von der Synchronsignal-Abtrennstufe 22 gelieferten normal-zeilenfrequenten (FH) und normal-teilbildfrequenten (FV) Synchronsignale und legen diese frequenzverdoppelten Signale 2FH und 2FV an die Wiedergabeeinrichtung 30, um die Abtastung oder Ablenkung dieser Einrichtung mit dem die verdoppelte Teilbildfrequenz aufweisenden Videoaus­ gangssignal S4 zu synchronisieren. Da die Verdoppelung der Teilbildfrequenz durch Wiederholung von Teilbildern im Flimmerreduktionsprozessor 24 erfolgte, ist in den wie­ dergegebenen Bildern die Anzahl von Zeilen pro Teilbild unverändert. Daher wird die vertikale und horizontale Auflösung der wiedergegebenen Bilder nicht geändert, je­ doch ist die Flimmerfrequenz verdoppelt, weil die Teil­ bilder zweimal so oft wiedergegeben werden. Für Signale der PAL- und der NTSC-Norm wird somit die Flimmerfrequenz auf 100 Hz bzw. auf etwa 120 Hz erhöht. Diese Frequenzen sind wesentlich höher als die Trägheit des menschlichen Auges, so daß das wiedergegebene Bild für praktisch alle Zwecke als flimmerfrei erscheint.

Bei dem weiter oben erwähnten flimmerreduzierenden System nach der US-Patentschrift 4 322 750 empfängt der beschleu­ nigende Speicher Taktsignale, die von der Synchronkomponen­ te Videoeingangssignals abgeleitet sind. Somit hat jedes im Speicher gespeicherte Bildelement (im folgenden "Bild­ punkt" genannt) eine feste horizontale Relativlage gegen­ über dem Synchronsignal, und daher gibt es bei diesem System keine Phasenfehler (Schlupf- oder "Skew") des Takt­ signals gegenüber der Synchronkomponente. Der Systemtakt­ geber 20 des Systems nach Fig. 1 ist jedoch mit dem Burst synchronisiert, und daher können bei diesem System Takt­ phasenfehler (d. h. ein Taktschlupf) auftreten, weil das Eingangssignal mit einer ersten Relativphase gegenüber der ankommenden Synchronkomponente in den beschleunigenden Speicher eingespeichert und mit einer anderen Relativphase gegenüber dem Wiedergabe-Synchronsignal aus dem Speicher ausgelesen und wiedergegeben wird. Falls diese Phasenfeh­ ler nicht korrigiert werden, führen sie zu unerwünschten sichtbaren Artefakten im wiedergegebenen Bild, z. B. zu ausgezackten vertikalen Rändern, zur Fehlausrichtung von Bildpunkten und zu Diskontinuitäten im Maß ganzer Bild­ punkte während gelegentlicher Zeilen.

Bei dem hier beschriebenen Beispiel der Erfindung werden Schräglauf- oder Phasenschlupffehler des Schreibtaktes korrigiert, bevor das Videosignal S3 in den beschleunigen­ den Speicher 50 eingeschrieben wird, und Phasenschlupffeh­ ler des Lesetaktsignals FR werden beim Auslesen jeder ge­ speicherten Zeile korrigiert.

Der beschleunigende Speicher 50 des Flimmerreduktionspro­ zessors 24 enthält zwei Speicher 52 und 54 für jeweils ein Teilbild (Teilbildspeicher) und einen vierpoligen Um­ schalter mit einem Eingangsabschnitt 56A und einem Aus­ gangsabschnitt 56B. Bei der gezeigten Schalterposition legt der Eingangsabschnitt 56a das Schreibtaktsignal FW an den Speicher 52 und koppelt das über eine Verzöge­ rungseinrichtung 60 kommende Videoeingangssignal auf den Speicher 52, so daß dieses Signal S3 im Speicher 52 ge­ speichert wird,und zwar mit einer Korrektur des Schreib­ taktschlupfes, die proportional der von der Einrichtung 60 bewirkten Verzögerung ist. Gleichzeitig legt der Schal­ terabschnitt 56b den Lesetakt (FR) an den Teilbildspeicher 54 und koppelt das Ausgangssignal des Speichers 54 über eine weitere Verzögerungseinrichtung 62 als Signal S4 auf die D/A- und Matrixschaltung 26, so daß dieses Signal S4 eine Lesetaktschlupf-Korrektur proportional zur Verzöge­ rungszeit der Einrichtung 62 erfährt. Dieser Prozeß setzt sich Zeile für Zeile fort, bis ein ganzes Teilbild des Signals S3 in den Speicher 52 eingespeichert worden ist und das zuvor im Speicher 54 gespeicherte Teilbild zwei­ mal ausgelesen worden ist. Dann wird die Position der Schalterabschnitte 56A und 56B gewechselt, und der Prozeß wiederholt sich in der Weise, daß das Videoeingangssignal in den Speicher 54 eingespeichert und das zuvor gespeicher­ te Teilbild aus dem Speicher 52 ausgelesen wird.

Die dem Videoeingangssignal S3 von der Verzögerungsein­ richtung 60 mitgeteilte Verzögerung steht in inverser Be­ ziehung zum Maß des Schreibtaktschlupfes, der in der Ho­ rizontal-Verarbeitungseinheit 32 gemessen und in einer Latch-Schaltung (Zwischenspeicher) 70 gespeichert wird, wie später noch beschrieben. Eine inverse Beziehung wird mittels einer Subtrahierschaltung 72 erhalten, welche das in der Latch-Schaltung 70 gespeicherte, den Schlupf an­ zeigende Datenwort von einer Konstanten subtrahiert (im vorliegenden Fall von der Zahl 32). Die resultierende Dif­ ferenzgröße wird zur Verzögerungseinrichtung 60 gegeben, um deren Verzögerung zu steuern. Die Zahl "32" entspricht der Zeitdauer einer Periode des Schreibtaktes, wie es noch erläutert wird. Wenn sich also der Schreibtaktschlupf er­ höht, vermindert sich die Ausgangsgröße der Subtrahier­ schaltung 72, wodurch das Signal S3 proportional zur Schlupfgröße zeitlich vorverschoben wird.

Wenn z. B. der Schreibtaktschlupf am Beginn einer Zeile ein viertel Bildpunkt ausmacht, dann wird die Verzögerung der Einrichtung 60 gegenüber ihrem ursprünglichen Wert (z. B. ein Bildpunkt) um ein viertel Bildpunkt vermindert, wodurch die Zeile des in den beschleunigenden Speicher 50 eingespeicherten Signals S3 "schlupfkorrigiert" wird, d. h. sie wird mit einem Schlupf von im wesentlichen gleich Null gegenüber dem Horizontalsynchronsignal gespeichert. Alle gespeicherten Zeilen haben dann praktisch keinen Schlupf mehr gegenüber dem Videoeingangssignal.

Die Information über den Schreibtaktschlupf besteht aus einem 5-Bit-Wort, welches die Zeitspanne zwischen der Vor­ derflanke des letzten Schreibtaktimpulses vor der Mitte der Horizontalsynchronkomponente des Videoeingangssignals S3 und dieser Mitte angibt (Fig. 3, Wellenformen B und C). Diese Zeitdifferenz wird hier als Bruchteil einer Periode des Schreibtaktsignals ausgedrückt. Die 5-Bit-Darstellung des Schlupfes gibt also den Phasenfehler (Schlupf) in Ein­ heiten von Zweiunddreißigsteln einer Schreibtaktperiode an. Dies ist in Fig. 3 veranschaulicht, worin die Wellenform A das Horizontalzeilenintervall des Signals S3 darstellt, die Wellenform B die Horizontalsynchronkomponente des Signals S3 zeigt und die Wellenform C das 4F_sc-Schreibtaktsignal FW wiedergibt (nicht maßstabsgetreu). Die Zeitspanne zwi­ schen dem positiv gerichteten Übergang (aufwärts gerich­ teter Pfeil) des Schreibtaktsignals (C) und der Mitte des Horizontalsynchronimpulses des Signals S3 (B) ist in der Zeichnung als "primärer Schlupf" bezeichnet und wird im Flimmerreduktionsprozessor für zwei Zwecke verwandt. Zum ersten ist der primäre Schlupf die direkt gemessene Schlupfgröße des Schreibtaktes und wird für alle Schreib­ taktschlupf-Korrekturen verwendet. Jede Zeile des Video­ eingangssignals S3 wird, wenn sie in den beschleunigenden Speicher 50 eingegeben wird, zeitlich um den in der Latch- Schaltung 70 gespeicherten "primären" Schlupfwert vorver­ schoben, so daß jede gespeicherte Zeile eine feste zeit­ liche Lage gegenüber dem Horizontalsynchronimpuls des Sig­ nals S3 hat.

Die zweite Funktion der "primären" Schlupfdaten besteht darin, eine Grundlage für die Schlupfkorrektur des Lese­ taktes in der Verzögerungseinrichtung 62 zu bilden. Es sei daran erinnert, daß die Verzögerungseinrichtung 60 nur das Videoeingangssignal S3 hinsichtlich des Schreib­ taktschlupfes korrigiert. Das Lesetaktsignal FR hat aber ebenfalls einen Schlupf gegenüber der mit doppelter Zei­ lenfrequenz erfolgenden Horizontalablenkung der Wieder­ gabeeinrichtung 30, wenn die empfangenen Signale nicht­ normgemäße Signale sind. Jede aus dem beschleunigenden Speicher 50 ausgelesene Zeile wird von der Verzögerungs­ einrichtung 62 um ein Maß verzögert, das gleich ist dem Schlupf oder Phasenfehler des Lesetaktes gegenüber der mit verdoppelter Zeilenfrequenz erfolgenden Ablenkung der Wiedergabeeinrichtung 30. Der Lesetaktschlupf muß daher irgendwie festgestellt werden. Dies kann z. B. ge­ schehen durch direkte Messung des Schlupfes des Lese­ taktes gegenüber dem mit der verdoppelten Zeilenfrequenz auftretenden Horizontalsynchronsignal 2FH, das zur Wie­ dergabeeinrichtung 30 gegeben wird. Bei dem in Fig. 1 dargestellten Ausführungsbeispiel jedoch wird der Lese­ taktschlupf nicht direkt gemessen, sondern aus dem Schreib­ taktschlupf abgeleitet, wie es nachstehend erläutert wird.

Im einzelnen stellt ein "primäres" Schlupfsignal, das in der Verarbeitungseinheit 32 erzeugt wird, den Schlupf des Schreibtaktes dar, wie vorstehend angedeutet. Der Lese­ takt läuft mit der doppelten Frequenz des Schreibtaktes. Somit hat der Schlupf des Lesetaktes gegenüber der fre­ quenzverdoppelten Zeilenablenkung eine vorhersagbare Be­ ziehung zum Schreibtaktschlupf. Im einzelnen ist der Lese­ schlupf jeder aus dem beschleunigenden Speicher 50 aus­ gelesenen Zeile am Beginn eines Schreibzyklus doppelt so groß wie der Wert des Schreib- oder "primären" Schlup­ fes. Dies kommt daher, daß die Lesetaktperiode genau gleich der Hälfte einer Schreibtaktperiode ist. Somit braucht ein Schreibphasenfehler (Schreibschlupf) eines gegebenen Wertes nur verdoppelt zu werden, um den Lese­ schlupf einer jeden Zeile darzustellen, die während der ersten Hälfte eines Schreibvorgangs ausgelesen wird (z. B. Zeilen M und M+2 der Fig. 3).

Wie gesagt erfolgt die Auslesung des Speichers 50 doppelt so schnell wie die Einschreibung. Würde man den gemesse­ nen Schreibtaktschlupf oder "primären" Schlupf benutzen, um alle Leseschlupffehler zu korrigieren, dann würde jede zweite Zeile (M+1, M+3 in Fig. 3) um den Wert des in einer Zeile aufgelaufenen Schlupfes verschoben werden, was zu gezackten Rändern im wiedergegebenen Bild führen würde. Dieses Problem wird dadurch gelöst, daß der Schlupf des Schreibtaktes gegenüber der frequenzverdoppelten Zeilen­ ablenkung geschätzt wird und der Schätzwert verdoppelt wird, um den Lesetaktschlupf für diejenigen Bildzeilen zu bekommen, die in der Mitte jedes Schreibvorgangs be­ ginnen (z. B. die Zeilen M+1, M+3, usw.).

Die Schätzung des Lesetaktschlupfes erfolgt durch arithme­ tischen Rechenschaltungen in der Verarbeitungseinheit 32. In der Einheit 32 wird dieser sogenannte "sekundäre" Schlupf dadurch berechnet, daß die Periode der ankommen­ den Horizontalsynchronimpulse gemessen und dann durch 2 dividiert wird, um die Periode der 2FH-Ablenkimpulse zu bekommen, und das Resultat wird mit dem Schreibtaktschlupf addiert. Der Bruchteilbetrag der so gebildeten Summe stellt den Schlupf des Lesetaktes gegenüber der 2FH-Ab­ lenkung für alle diejenigen Zeilen dar, die während der zweiten Hälfte eines Schreibvorgangs aus dem Speicher 50 ausgelesen werden (M+1, M+3, usw.). Die Daten dieses "se­ kundären" Schlupfes werden abwechselnd mit den Daten des primären Schlupfes in einer Latch-Schaltung 80 gespeichert, um die Verzögerung der Einrichtung 62 direkt proportional zum Lesetaktschlupf zu steuern. Der primäre Schlupf wird in der Latch-Schaltung während der Zeilen M, M+2, usw. gespeichert. Der sekundäre Schlupf wird während der Zei­ len M+1, M+3, usw. gespeichert.

Da die Werte des primären und des sekundären Schlupfes beide aus Messungen des Schreibtaktes und nicht des Lese­ taktes abgeleitet sind, müssen diese Schlupfwerte ver­ doppelt werden, wenn die Verzögerung bestimmt wird, die dem Videoausgangssignal S4 von der Verzögerungseinrich­ tung 32 mitgeteilt werden soll. Diese Funktion erfüllt eine Multiplizierschaltung 82 zwischen dem Ausgang der den Lesetaktschlupfspeichern den Latch-Schaltung und dem Steuereingang der Verzögerungseinrichtung 62.

Die von der Verarbeitungseinheit 32 gelieferten Daten des primären und des sekundären Schlupfes könnten direkt zum Prozessor 24 für die Einspeicherung in die Latch- Schaltungen 70 und 80 gegeben werden. Würde man dies in Parallelform tun, dann wäre eine große Anzahl von Lei­ tungen erforderlich. Die Horizontal-Verarbeitungseinheit 32 umgeht dieses Problem, indem sie die Daten des pri­ mären und des sekundären Schlupfes im Zeitmultiplex über einen einzigen Leiter 33 zum Flimmerreduktionsprozessor 24 sendet. Das entsprechende Multiplexformat der Daten ist in Fig. 3 mit der Wellenform D veranschaulicht (nicht maßstabsgerecht). Die Daten des primären Schlupfes für die Zeilen M, M+2, usw. werden als solche dadurch iden­ tifiziert, daß die Signalwellenform für zwei Taktperioden einen niedrigen Pegel erhält. Dieser identifizierenden "Einleitung" folgt ein 5-Bit-Wort, das den Wert des pri­ mären Schlupfes darstellt. Die Daten des sekundären Schlupfes werden am Beginn der Zeilen M+1, M+3, usw. ge­ sendet, jedoch mit einer vorangehenden Einleitung, die über nur eine Taktperiode geht, um diese Daten als se­ kundären (errechneten) Schlupf zu identifizieren. Die Zeitsteuerung für die Schlupfdaten erfolgt durch den negativ gerichteten Übergang des "Einleitungs"-Impulses, der gleichzeitig mit der Vorderflanke des letzten Schreib­ taktimpulses vor der Mitte der Horizontalsynchronkomponen­ te des Videoeingangssignals S3 erscheint.

Die Schlupfdaten werden innerhalb des Prozessors 24 de­ multiplexiert und in die Latch-Schaltungen 70 und 80 ein­ gespeichert, und zwar mittels eines Registers 90 mit seriellem Eingang und parallelem Ausgang (Serien/ Parallel-Register), eines Pulsbreitendetektors 92 und eines zwei Eingänge aufweisenden ODER-Gliedes 90. Das Register 90 wandelt die seriellen Schlupfdaten in Parallel­ form um und liefert die parallelen Daten über eine Schiene 91 an die Eingänge der Latch-Schaltungen für den Lese- und den Schreibtaktschlupf. Der Pulsbreitendetektor 92 iden­ tifiziert die Einleitung der Daten, um ein P-Ausgangssig­ nal zu liefern, wenn die Daten dem primären Schlupf zu­ geordnet sind, und ein S-Ausgangssignal, wenn die Daten dem sekundären Schlupf zugeordnet sind. Das P-Ausgangs­ signal des Detektors 92 wird direkt auf den Takteingang der Latch-Schaltung für den Schreibtaktschlupf gegeben. Die P- und S-Ausgangssignale werden über ein ODER-Glied 94 zum Takteingang der Latch-Schaltung 80 für den Lese­ taktschlupf gegeben. Somit werden, wie durch die Wellen­ form E in Fig. 3 veranschaulicht, am Beginn jeder in den beschleunigen den Speicher 50 ein geschriebenen Zeile die Daten des primären Schlupfes in die Latch-Schaltung 70 für den Schreibtaktschlupf eingespeichert. Wie die Wel­ lenform F zeigt, werden die Daten des primären und des sekundären Schlupfes abwechselnd in die Latch-Schaltung 80 für den Lesetaktschlupf eingespeichert. Die Daten des primären Schlupfes werden dazu verwendet, den Schlupf des Ausgangssignals für alle diejenigen Zeilen zu korrigieren, die während der ersten Hälfte jedes Schreibvorgangs aus­ gelesen werden (M, M+2, usw.), und die Daten des sekundä­ ren Schlupfes werden für die Schlupfkorrektur aller der­ jenigen Zeilen verwendet, die während der zweiten Hälfte jedes Schreibvorgangs ausgelesen werden (N+1, N+3, usw.). Die zeitsteuernde Flanke, welche die im Multiplex ver­ zahnten Schlupfdaten begleitet, kann dazu benutzt werden, den Leseadressenzähler (nicht dargestellt) für den Spei­ cher 50 zurückzustellen, um die Lesevorgänge für jede Zeile zu initialisieren.

Bei der Realisierung des Systems nach Fig. 1 ist es not­ wendig, dem Videoeingangssignal S3 und dem Videoausgangs­ signal jeweils Verzögerungen mitzuteilen, die Bruchteile einer Taktperiode ausmachen, wie es oben erläutert wurde. Zu diesem Zweck können die Verzögerungseinrichtungen 60 und 62 mit Hilfe eines linearen Zweipunkt-Interpolators realisiert werden, wie er in Fig. 6 gezeigt ist. Das zu verzögernde Videosignal (S3 oder S4) wird über eine Multi­ plizierschaltung 600 auf einen Eingang eines Addierers 602 gegeben und über eine Kaskadenschaltung einer weite­ ren Multiplizierschaltung 604 und einer verzögern den Latch- Schaltung 606 an den anderen Eingang des Addierers 602 gelegt. Die Latch-Schaltung 606 bewirkt eine Verzögerung um eine Taktperiode (z. B. 70 Nanosekunden für das Signal S3 oder 35 Nanosekunden für das Signal S4). Die Koeffi­ zienten oder Faktoren (K und 1-K) für die Multiplizier­ schal tun gen werden von einem Festwertspeicher (ROM) 608 geliefert, der den Faktor der Multiplizierschaltung 604 in direkter Proportion (K) zu den Schlupfdaten (aus der Latch-Schaltung 70 oder 80) ändert und den Faktor der Mul­ tiplizierschaltung 600 invers (1-K) zu den Schlupfdaten ändert, so daß das gegenseitige Verhältnis der verzöger­ ten und unverzögerten Signale, die im Addierer 602 mit­ einander addiert werden, durch die Werte der Schlupfda­ ten gesteuert wird. Wenn z. B. der Schlupfwert gleich Null ist, dann ist auch der Wert K gleich Null und das Ein­ gangssignal läuft ohne Verzögerung durch die Multiplizier­ schaltung 600 und den Addierer 602 zum Ausgang. Wenn K größer wird, wird mehr vom verzögerten Signal und weni­ ger vom unverzögerten Signal addiert, so daß die Ver­ zögerung des Ausgangssignals größer ist. Im Grenzfall (K = 1) gelangt das ganze Eingangssignal über die ver­ zögernde Latch-Schaltung 606 zum Ausgang, so daß es um eine volle Taktperiode verzögert wird.

Wenn ein Videosignal mittels eines Interpolators in der beschriebenen Weise verzögert wird, unterliegt es zwangs­ läufig einem Interpolationsfehler. Beim System nach Fig. 1 wird das Videosignal vor seiner Einspeicherung in den be­ schleunigenden Speicher 50 verzögert, um Schreibtakt- Phasenschlupffehler zu korrigieren, und bei seiner Ausle­ sung aus dem Speicher wird es wiederum verzögert, um Lese­ takt-Schlupffehler zu korrigieren. Wenn die Verzögerung durch Interpolatoren bewirkt wird, kumulieren sich die Interpolationsfehler. Dieses Problem vermeidet man beim System nach Fig. 2 dadurch, daß man die gesamte Verzöge­ rung für die Korrektur der Taktschlupffehler erst nach der im Speicher 50 erfolgenden Beschleunigung des Video­ signals einführt.

Allgemein gesagt wird beim System nach Fig. 2 das Schreib­ taktschlupfsignal im beschleunigenden Speicher gemeinsam mit dem Videosignal S3 gespeichert,und die arithmetischen Operationen der Addition einer Konstanten und der Sub­ traktion des Schreibtaktschlupfes werden anschließend an die Beschleunigung durchgeführt, wenn die Schlupfdaten aus dem Speicher ausgelesen werden. Dies macht es möglich, die Daten des Lese- und des Schreibtaktschlupfes für die Steuerung der Verzögerungseinrichtung 62 miteinander zu kombinieren und damit die Notwendigkeit einer Interpola­ tion vor der Beschleunigung des Videosignals zu vermei­ den, so daß Interpolationsfehler in erwünschter Weise vermindert werden.

Im einzelnen speichern die Latch-Schaltungen 70 und 80 die Daten des Lese- und des Schreibtaktschlupfes in der weiter oben beschriebenen Weise. Die Daten des Schreib­ taktschlupfes werden mit dem Videoeingangssignal S3 für die Einspeicherung in den beschleunigenden Speicher 50 kombiniert, und zwar mittels eines Multiplexschalters 74, der mit Zeilenfrequenz (FH) betrieben wird, um die Schreibtaktschlupfdaten in das Horizontalaustastinter­ vall des Videosignals S3 einzufügen. Diese Methode der Speicherung der Schlupfdaten im beschleunigenden Spei­ cher 50 hat den Vorteil, daß man keine zusätzlichen Speicherplätze braucht, weil die Schlupfdaten das Video­ signal während des Austastintervalls ersetzen. Alternativ können die Schreibtaktschlupfdaten auch direkt in den Speicher 50 an speziell dafür vorgesehenen Plätzen ein­ gespeichert werden, so daß man keinen Multiplexschalter braucht, andererseits aber etwas mehr Speicherung erfor­ derlich ist (z. B. 5 Bits pro Zeile).

Die Schreibtaktschlupfdaten werden aus dem Speicher 50 ausgelesen und mittels eines weiteren Multiplexschalters 76 vom Videoausgangssignal S4 getrennt und in eine wei­ tere Latch-Schaltung 78 für den Schreibtaktschlupf ein­ gespeichert. Der Schalter 76 kann auch weggelassen wer­ den, falls die Schreibtaktschlupfdaten direkt in den Speicher 50 eingespeichert werden, anstatt in das Hori­ zontalaustastintervall des Videosignals eingefügt zu wer­ den, wie es oben beschrieben wurde. Der in der Latch-Schal­ tung 80 gespeicherte Wert des Lesetaktschlupfes wird in der Multiplizierschaltung 82 verdoppelt und in einem Addie­ rer 77 mit der konstanten Zahl "32" addiert. Wie oben er­ läutert, erfolgt die Verdoppelung des Lesetakt-Schlupfwer­ tes deswegen, weil er in der Verarbeitungseinheit 32 auf der Basis des Schreibtaktes errechnet wird, dessen Perio­ dendauer doppelt so groß wie die Periode des Lesetaktes ist. Die Konstante "32" repräsentiert die Zeitspanne einer Taktperiode und wird deswegen hinzuaddiert, um sicherzustellen, daß der Verzögerungs-Korrekturwert stets eine positive Zahl ist. Der in der Latch-Schaltung 78 ge­ speicherte Wert des Schreibtaktschlupfes wird von der Ausgangsgröße des Addierers 77 mittels einer Subtrahier­ schaltung 79 subtrahiert, und das resultierende Differenz­ signal wird auf die Verzögerungseinrichtung 62 gegeben, um die Lesetakt- und die Schreibtakt-Schlupffehler gleich­ zeitig zu korrigieren. Der Verzögerungs-Korrekturwert ist mathematisch ausgedrückt also gleich X+2SR-SW, wobei SR der Schlupf des Lesetaktes, SW der Schlupf des Schreib­ taktes und X die Konstante ist, die zur Vermeidung "ne­ gativer" Verzögerungen benutzt wird. Dieser Korrektur­ wert ist mathematisch derselbe wie beim Beispiel nach Fig. 1, jedoch ist beim Beispiel nach Fig. 2 wegen des Entfallens der Verzögerungseinrichtung 60 der Interpola­ tionsfehler um den Faktor 2 vermindert.

Die Fig. 4 ist ein detailliertes Blockschaltbild der Horizontal-Verarbeitungseinheit 32. Die Hauptbestandtei­ le dieser Einheit, in der Zeichnung jeweils gestrichelt umrahmt, sind folgende: Erstens eine phasensynchronisier­ te Schleife (PLL) 402, die den primären Schlupf und die jeweilige Periode der Horizontalsynchronkomponente des Vi­ deoeingangssignals mißt; zweitens ein Schlupf- und Zeit­ steuerprozessor 404, der den sekundären Schlupf aus dem primären Schlupf und der Periode des Videoeingangssignals errechnet und die Schlupfdaten (und Zeitsteuerdaten) für den Flimmerreduktionsprozessor 24 im Multiplex kombiniert; drittens eine Phasenkorrekturschleife 406, die Ablenkim­ pulse doppelter Zeilenfrequenz (2FH) für die Wiedergabe­ einrichtung 30 erzeugt. Eine integrierte Schaltung, wel­ che diese Elemente enthält, ist der Baustein DPU2532 (Deflection Processor Unit), beschrieben auf den Seiten 47-72 des Datenbuchs "Digit 2000 NTSC Double-Scan VLSI Digital TV System" der ITT Intermetall, Ausgabe 1985/5.

Die phasensynchronisierte Schleife (gestrichelt umrahmt) enthält einen Zähler 410, der durch das 4F_sc-Schreibtakt­ signal FW taktgesteuert wird und durch einen Vergleicher 602 zurückgestellt wird, wenn sein Zählwert gleich ist der Periode T der Horizontalsynchronkomponente FH des Videoeingangssignals S3. Die Periode des Signals S3 wird mittels eines Akkumulators 414 und eines Addierers 416 in nachfolgend beschriebener Weise bestimmt. Das Synchron­ signal FH von der Abtrennstufe 22 wird in einem Filter 418 tiefpaßgefiltert und dann an den Akkumulator 414 ge­ legt, der die Zeitdifferenz zwischen der Mitte des Impul­ ses FH und dem Auftreten eines Hauptsynchronimpulses MS mißt, der von einem an den Ausgang des Zählers 410 an­ geschlossenen Decodierer 420 geliefert wird. Dieses Zeit­ differenzsignal (oder Fehlersignal) wird in einem sol­ chen Maßstab bereitgestellt, daß es den Fehler in Ein­ heiten von Taktperioden (und Bruchteilen davon) des Schreib­ taktes angibt. Das Signal wird dann im Filter 419 tief­ paßgefiltert und im Addierer 416 mit der Zahl "910" ad­ diert, die gleich ist der Anzahl von Perioden des 4F_sc- Schreibtaktes in einer Zeile eines NTSC-Normsignals. Das auf diese Weise vom Addierer 416 gelieferte, die Periode anzeigende Signal T steuert die Schwelle des Vergleichers 412, um den Zähler 410 mit der Horizontal­ synchronkomponente des Videoeingangssignals zu synchro­ nisieren.

Wenn nicht-normgemäße Signale empfangen werden, ist die Periode des Zählers 410 fehlerhaft, und zwar um ein Maß, das gleich dem Schlupf des Schreibtaktsignals ist. Dies ist deswegen so, weil der Zähler 410 nur ganze Perioden des Schreibtaktsignals zählt, während die Periode der Synchronimpulse FH einer nicht-ganzen Zahl von Taktim­ pulsperioden entsprechen kann, also auch einem Bruchteil einer Taktimpulsperiode enthält. Da der Hauptsynchronim­ puls MS durch Decodierung des Zählwertes des Zählers 410 erzeugt wird, erscheint auch dieser Impuls nur nach einer ganzen Zahl von Perioden des Schreibtaktes, ist also eben­ falls um das Maß des Schreibtaktschlupfes fehlerhaft. Das Ausgangssignal des Akkumulators 414 wird dann ebenfalls den Schlupffehler enthalten, weil es durch den Impuls MS synchronisiert wird. Die übrigen Elemente der phasensyn­ chronisierten Schleife 402 erfüllen die Funktion, den Schlupf des Schreibtaktes zu erfassen und den Schlupf­ fehler des Periodensignals T zu korrigieren.

Die Schlupffehler werden mittels einer Latch-Schaltung 422 und eines Addierers 424 erfaßt. Es sei daran erin­ nert, daß der Schlupf die Zeitdifferenz zwischen dem Takt und dem Synchronimpuls ist, ausgedrückt in Bruchteilen einer Taktperiode, wie in Fig. 3 gezeigt. Unter der An­ nahme, daß der Wert des Periodenanzeigesignals T korrekt die Zeilenperiode des Videoeingangssignals darstellt und daß der Bruchteil des Signals T nicht gleich Null ist, ändert sich der Schlupf von Zeile zu Zeile. Wenn z. B. die Periode des Signals FH genau 910,1 Taktperioden beträgt, dann präzediert der Schreibtakt FW gegenüber dem Synchronimpuls (FH) mit einer Geschwindigkeit von genau 0,1 Taktperioden pro Zeile. Wenn also der Schlupf am Beginn der Zeile Nr. 1 gleich Null ist, dann ist er am Beginn der Zeile Nr. 2 gleich 0,1, am Beginn der Zeile Nr. 3 gleich 0,2, usw. Die Schlupfdaten werden mit Hilfe des Addierers 424 erzeugt, der die Schlupfgröße der vorhergehenden Zeile (in der Latch-Schaltung 422 gespei­ chert) mit dem Periodensignal T addiert. Der Bruchteil dieser Summe wird dann in der Latch-Schaltung 422 gespei­ chert, die somit als Akkumulator für die Schlupfdaten funktioniert. Der Ganzzahlteil der Summe wird zum Verglei­ cher 412 gegeben, um die Periode des Zählers 410 nachzu­ stellen.

Die beschriebene Erfassung des Schlupfes beruht auf der Annahme, daß das Periodenanzeigesignal T die Perioden­ dauer des Videoeingangssignals korrekt darstellt. Aus der vorhergehenden Beschreibung ist jedoch zu entnehmen, daß die Ausgangsgröße des Akkumulators 414 den Schlupf­ fehler enthält, weil deren Zeitsteuerung durch den Im­ puls MS erfolgt, der nur alle ganzzahlige Taktperioden erscheinen kann. Dieser Fehler wird aus dem Signal T durch Wirkung der Subtrahierschaltung 426 entfernt, wel­ che die erfaßte, von der Latch-Schaltung 422 gelieferte Schlupfgröße von der Ausgangsgröße des Akkumulators 414 subtrahiert.

Der Akkumulator 414 führt Phasenmessungen mit einer Ge­ nauigkeit durch, die feiner ist als die Auflösung des Systemtaktes (FW). Er kann so aufgebaut sein, wie es z. B. in der US-Patentschrift 4 471 299 beschrieben ist. In der Fig. 5 ist vereinfacht dargestellt, wie die Messungen durchgeführt werden können. Die Wellenform A zeigt den Impuls FH als Funktion der Zeit. Der Akkumulator 414 mißt im wesentlichen die Impulsflächen des Impulses FH, die dem Impuls MS (Wellenform B) vorangehen (Fläche 1) und nachfolgen (Fläche 2). Dies kann dadurch geschehen, daß der Akkumulator-Zählwert zu Beginn auf Null gesetzt wird, um ihn dann bei jedem Taktimpuls (vertikale Taktstriche), die dem Impuls MS vorangehen, jeweils proportional zum Betrag des Impulses FH zu vermindern und ihn bei jedem Taktimpuls nach dem Impuls MS proportional zur Amplitude des Impulses FH zu erhöhen. Wenn der Impuls MS genau mit der Mitte des Impulses FH ausgerichtet ist (wie darge­ stellt), dann sind die Flächen 1 und 2 einander gleich, und die Ausgangsgröße des Akkumulators wird gleich Null. Erscheint der Impuls MS vor der Mitte des Impulses FH, dann unterscheiden sich die Flächen voneinander (wie bei C und D gezeigt), und die Ausgangsgröße des Akkumulators wird proportional zu der kreuzschraffierten Fläche. Diese Fläche ist repräsentativ für die Zeitdifferenz zwischen dem Impuls MS und der wahren Mitte des Horizontalsynchron­ impulses FH. Man kann dann die Ausgangsgröße des Akkumu­ lators in einem solchen Maßstab bereitstellen, daß sie das Ergebnis als Anzahl von Schreibtaktperioden (und Bruchteilen davon) ausdrückt.

Der Schlupf- und Zeitsteuerprozessor 404 enthält arithme­ tische Rechenschaltungen, um die sekundären Schlupfdaten aus den primären Schlupfdaten zu errechnen, und eine Mul­ tiplexschaltung, um die Schlupfdaten im Multiplexformat, wie es die Wellenform D in Fig. 3 zeigt, zum Flimmerre­ duktionsprozessor zu übertragen. Die sekundären Schlupf­ daten S werden von einem Addierer 430 erzeugt, der die primären oder Schreibtakt-Schlupfdaten P von der Latch- Schaltung 422 mit dem Ausgangssignal einer Dividierschal­ tung 432 addiert, die das Periodensignal T durch 2 divi­ diert. Der Bruchteil der Summe des halbierten Periodensig­ nals (T/2) und der primären oder Schreibtakt-Schlupfgröße P ist der Schlupf des Lesetaktes (sekundärer Schlupf S) für die Zeilen M+1, M+3, usw. (Fig. 3).

Der ganzzahlige Teil des vom Addierer 430 gelieferten Summensignals wird in der nachstehend beschriebenen Wei­ se dazu benutzt, Zeitsteuerimpulse der doppelten Zeilen­ frequenz (2H) zu erzeugen. Das vom Zähler 410 gelieferte Sägezahnsignal reicht von Null bis zu irgendeinem Maximal­ wert (z. B. bis 910 im Falle von Signalen der NTSC-Norm oder bis zu einem wenige Zählschritte unter oder über 910 liegenden Wert im Falle von nicht-normgemäßen Signalen). Eine Subtrahierschaltung 434 subtrahiert das Zählersig­ nal von einer Konstanten (als "Verzögerungssteuersignal" bezeichnet), um ein invertiertes Sägezahnsignal (wie dar­ gestellt) zu erzeugen, das bei einem positiven Wert be­ ginnt, der durch den Wert des Verzögerungssteuersignals bestimmt ist, und dann durch Null zu einem negativen Spit­ zenwert läuft. Nulldurchgänge lassen sich in einem digi­ talen System leicht erfassen, und durch Änderung des Ver­ zögerungssteuersignals kann der Zeitpunkt des Nulldurch­ gangs des Sägezahns vor- oder rückverschoben werden. Durch Erfassung des Nulldurchgangs des von der Subtrahierschal­ tung 434 gelieferten Sägezahnsignals werden zeilenfrequen­ te Zeitsteuerimpulse (1H) erzeugt. Zeitsteuerimpulse der doppelten Zeilenfrequenz (2H) werden erzeugt durch Ver­ setzung des Sägezahns um eine halbe Periode (T/2) und Er­ fassung des Nullwertes. (Die Versetzung geschieht durch einen Addierer 436, und die Erfassung geschieht durch einen Nulldetektor 422.) Auf diese Weise wird sicherge­ stellt, daß irgendwelche Änderungen in der Position der zeilenfrequenten Impulse (1H) exakt von den doppelt-zei­ lenfrequenten Impulsen (2H) nachgefahren werden, wenn das Verzögerungssteuersignal geändert wird, z. B. um die Ab­ lenkung der Wiedergabeeinrichtung zu korrigieren, um Ver­ zögerungen zu verarbeiten, denen das beschleunigte Video­ signal S4 ausgesetzt sein kann.

Eine Umwandlung der Schlupfdaten in serielle Form (Wellen­ form D in Fig. 3) geschieht mittels eines Registers 440, das parallelen Eingang und seriellen Ausgang hat (Paral­ lel/Serien-Register) und durch Impulse zeitgesteuert wird, die von einem Nulldetektor 442 geliefert werden. Ein mit Zeilenfrequenz betätigter Schalter 444 legt abwechselnd das 1H-Sägezahnsignal und das 2H-Sägezahnsignal (von der Subtrahierschaltung 434 bzw. vom Addierer 436) an den Detektor 442 und koppelt ebenfalls abwechselnd den pri­ mären Schlupfwert P und den sekundären Schlupfwert S (von der Latch-Schaltung 422 bzw. vom Addierer 430) auf das Parallel/Serien-Register 440. Der Detektor 442 triggert das Register 440 so, daß es die primären oder sekundären Schlupfdaten zum Flimmerreduktionsprozessor 24 überträgt, wenn das von ihm empfangene 1H- oder 2H-Sägezahnsignal gleich Null ist. Der Schalter 444 wird durch ein Flip­ flop 446 gesteuert, welches die mit doppelter Zeilenfre­ quenz (2H) auftretenden Ablenkimpulse, die in der Phasen­ korrekturschleife 406 erzeugt werden, in ihrer Folgefre­ quenz durch 2 teilt. Somit werden, wie mit den Wellen­ formen D, E und F in Fig. 3 gezeigt, die primären und sekundären Schlupfsignale für den Flimmerreduktionspro­ zessor 24 im Multiplex verschachtelt und in der oben beschriebenen Weise verarbeitet.

Die Phasenkorrekturschleife 406 empfängt das Sägezahnsig­ nal von der Subtrahierschaltung 434 und die Zeitsteuer- und Schlupfsignale vom Schalter 444 und erzeugt die Ab­ lenksignale verdoppelter Zeilenfrequenz (2FH) für die Wiedergabeeinrichtung 30. Das Sägezahnsignal vom Ausgang der Subtrahierschaltung 434 wird von einem Decodierer 450 erfaßt, um ein verzögertes, zeilenfrequentes (1H) Hauptsynchronimpulssignal (MS′) zu erzeugen. Die mit der verdoppelten Zeilenfrequenz auftretenden Synchron­ impulse 2FH werden mittels eines Phasendetektors 452 erzeugt, der die Phase von Rücklaufimpulsen FB, die von einem Ablenktreiber 454 erzeugt werden (und in einem A/D- Wandler 456 digitalisiert werden), mit dem Impulssignal MS′ vergleicht. Da der Hauptsynchronimpuls MS′ an einer Taktflanke erscheint, enthält er Schlupffehler, die im Ausgangssignal des Phasendetektors 452 erscheinen. Diese Fehler werden durch die Subtrahierschaltung 453 entfernt, welche die Schlupfdaten des Prozessors 404 von der Aus­ gangsgröße des Detektors 452 subtrahiert. Das vom Detek­ tor 452 erzeugte Fehlersignal (am Ausgang der Subtrahier­ schaltung 453) wird in einem Filter 458 tiefpaßgefiltert und in einem Addierer 460 mit den vom Schalter 444 gelie­ ferten Zeitsteuer- und Schlupfsignalen addiert. Die Null­ durchgänge des ganzzahligen Teils des resultierenden Sum­ mensignals werden von einem Detektor 462 erfaßt, um mit doppelter Zeilenfrequenz auftretende Impulse 2FH zu er­ zeugen, die dem Ablenktreiber über eine Verzögerungsein­ richtung 464 zugeführt werden. Die Verzögerungseinrich­ tung 464 wird durch den Bruchteil des vom Addierer 460 gelieferten Summensignals gesteuert, um Taktschlupffehler in den Ablenkimpulsen 2FH zu korrigieren. Im Effekt wer­ den die gleichen primären und sekundären Schlupfsignale, die zur Korrektur des Lese- und Schreibbetriebs des Spei­ chers benutzt werden, an den Ablenktreiber gelegt, um sicherzustellen, daß die Ablenkung der Wiedergabeeinrich­ tung in der gleichen Weise korrigiert wird wie die Schlupf­ fehler am Speicher. Somit werden die im Flimmerreduktions­ prozessor 24 korrigierten Schlupffehler nicht durch Schlupffehler bei der Ablenkung wieder eingeführt.

Der beschleunigende Speicher 50 in den Anordnungen nach den Fig. 1 und 2 kann in der in Fig. 7 gezeigten Weise modifiziert werden, um den Speicheraufwand zu vermindern. Im einzelnen können die beiden Teilbildspeicher 52 und 54 durch einen einzigen Teilbildspeicher (RAM-Speicher) 702 ersetzt werden, der mit Eingangs- und Ausgangspuffern 704 und 706 versehen ist. Im Betrieb bewirkt der Puffer 704 eine Zeitkomprimierung jeder Zeile des in den Teil­ bild-RAM einzuspeichernden Videoeingangssignals, so daß zwischen aufeinanderfolgenden Einschreibzyklen Daten aus dem RAM ausgelesen werden können. Die gespeicherten Zei­ len werden aus dem RAM 702 in Gruppen von jeweils 2 oder mehr Zeilen gleichzeitig ausgelesen und im Ausgangspuffer 706 gespeichert, um anschließend in serieller Form aus­ gelesen zu werden. Diese Speicherorganisation erlaubt ei­ nen Betrieb, der äquivalent einem gleichzeitigen Auslesen und Einschreiben ist, so daß die Auslesung eines Teilbil­ des beginnen kann, sobald die Hälfte der Zeilen gespei­ chert ist, wie es die zugeordneten Lese- und Schreib- Zeitdiagramme in Fig. 7 veranschaulichen.

Claims (8)

1. Fernseh-Wiedergabesystem mit folgenden Teilen:

einer Videoquelle zur Lieferung eines Videoeingangs­ signals mit einer gegebenen Zeilenfrequenz und einer gegebenen Teilbildfrequenz;
einer Taktquelle zur Lieferung von Lese- und Schreib­ taktsignalen, die mit ganzzahligen Vielfachen der Fre­ quenz einer Farbhilfsträgerkomponente des Videoeingangs­ signals synchronisiert sind;
einer Speichereinrichtung, die mit den genannten Quel­ len gekoppelt ist, um mindestens ein Teilbild des Video­ eingangssignals zu speichern und an eine Wiedergabeein­ richtung ein Videoausgangssignal zu liefern, dessen Teil­ bildfrequenz das N-fache der gegebenen Teilbildfrequenz ist und dessen Zeilenfrequenz mindestens das N-fache der gegebenen Zeilenfrequenz ist, wobei N eine ganze Zahl größer als 1 ist, gekennzeichnet durch:

eine Fehlersignal-Erzeugungseinrichtung (32), die auf mindestens das Schreibtaktsignal (4F_sc) und auf eine Zeilensynchronkomponente (FH) des Videoeingangs­ signals (S3) anspricht, um für jede in die Speicherein­ richtung (50) gespeicherte Zeile ein den Phasenfehler (Schlupf) des Schreibtaktsignals anzeigendes erstes Fehlersignal zu erzeugen und für jede aus der Speicher­ einrichtung ausgelesene Zeile ein den Phasenfehler (Schlupf) des Lesetaktes anzeigendes zweites Fehler­ signal zu erzeugen;
eine mit der Speichereinrichtung (50) gekoppelte Korrektureinrichtung (70, 72, 60, 80, 82, 62) zur effek­ tiven Verzögerung jeder Zeile des Videoausgangssignals (S4) um ein Maß, das eine Funktion der Differenz zwi­ schen den Fehlersignalen ist.

2. Wiedergabesystem nach Anspruch 1, dadurch gekennzeich­ net, daß die Korrektureinrichtung folgendes enthält:

eine erste Verzögerungseinrichtung (60), die das Videoeingangssignal vor dem Speichern in der Speicher­ einrichtung (50) als inverse Funktion des ersten Feh­ lersignals (aus 70) verzögert;
eine zweite Verzögerungseinrichtung (62), die das Videoausgangssignal nach seiner Auslesung aus der Speichereinrichtung als direkte Funktion des zweiten Fehlersignals (aus 80, 82) verzögert.

3. Wiedergabesystem nach Anspruch 1, dadurch gekennzeich­ net, daß die Korrektureinrichtung folgendes enthält:
eine erste Schaltungsanordnung (74) zur Speicherung des ersten Fehlersignals mit dem Videoeingangssignal in der Speichereinrichtung;
eine zweite Schaltungsanordnung (76) zur Auslesung des zweiten Fehlersignals aus der Speichereinrichtung;
eine dritte Schaltungsanordnung (79) zur Subtraktion des ausgelesenen Fehlersignals vom zweiten Fehlersig­ nal zur Bildung eines Differenzsignals;
eine vierte Schaltungsanordnung (62) zur Verzögerung des Videoausgangssignals als Funktion des Differenz­ signals.

4. Wiedergabesystem nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Fehlersignal-Erzeugungsein­ richtung folgendes aufweist:
eine Meßeinrichtung (32; 410-426), die mit der Vi­ deoquelle und mit der Taktquelle gekoppelt ist, um ein primäres Fehlersignal (P) zu erzeugen, welches reprä­ sentativ für einen Phasenfehler des Schreibtaktsignals (4F_sc) gegenüber der Zeilensynchronkomponente (FH) des Videoeingangssignals ist, und zur Lieferung eines se­ kundären Fehlersignals (S), das von dem primären Feh­ lersignal abgeleitet ist;
eine mit der Meßeinrichtung (32) gekoppelte Einrich­ tung (90-94) zur Ableitung des zweiten Fehlersignals aus dem primären Fehlersignal (P) und aus dem sekundä­ ren Fehlersignal (S) während einander ausschließender Zeitintervalle.

5. Wiedergabesystem nach Anspruch 4, dadurch gekennzeich­ net, daß die mit der Meßeinrichtung gekoppelte Einrich­ tung folgendes enthält: eine Speichereinrichtung (80); eine Schaltungsanordnung (92, 94) zur abwechselnden Ein­ speicherung des primären und des sekundären Fehlersig­ nals (P, S) in die Speichereinrichtung während jeweils zugeordneter Zeilenintervalle des Videoausgangssignals; eine Einrichtung (82) zur effektiven Multiplikation des Wertes des gespeicherten Fehlersignals, um das zweite Fehlersignal zu liefern.