JPH0783467B2 - テレビジヨン表示方式 - Google Patents

テレビジヨン表示方式

Info

Publication number
JPH0783467B2
JPH0783467B2 JP61181211A JP18121186A JPH0783467B2 JP H0783467 B2 JPH0783467 B2 JP H0783467B2 JP 61181211 A JP61181211 A JP 61181211A JP 18121186 A JP18121186 A JP 18121186A JP H0783467 B2 JPH0783467 B2 JP H0783467B2
Authority
JP
Japan
Prior art keywords
signal
skew
clock
line
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61181211A
Other languages
English (en)
Other versions
JPS6231289A (ja
Inventor
ヘンリ ウイリス ドナルド
トーマス フリング ラツセル
ジエイ クリストフア トツド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of JPS6231289A publication Critical patent/JPS6231289A/ja
Publication of JPH0783467B2 publication Critical patent/JPH0783467B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/79Processing of colour television signals in connection with recording
    • H04N9/87Regeneration of colour television signals
    • H04N9/89Time-base error compensation
    • H04N9/896Time-base error compensation using a digital memory with independent write-in and read-out clock generators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S348/00Television
    • Y10S348/91Flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明はテレビジヨン表示方式に関し、特に表示画像
のフイールド周波数を増してフリツカを減ずる様にされ
た1つまたはそれ以上のフイールド記憶装置を使用する
方式に関する。
〔発明の背景〕
テレビジヨン表示方式におけるフイールドフリツカの知
覚限度はそのフリツカの周波数と表示輝度の関数であ
る。長年の間に比較的フイールド周波数の高い方式(例
えば60HzのNTSC方式)でもフリツカが認知し得るほど、
またそれより低いフイールド周波数の方式(例えば50Hz
のPAL方式)で明らかにそれが目障りになるほど表示の
輝度が向上して来た。この問題の解法は例えば米国特許
第4322750号明細書記載の様に表示画像のフイールド周
波数を2倍にし、線周波数を2倍(または4倍)にする
ことである。この方式の一例では、映像入力信号をフイ
ールド記憶装置に記憶し、その記憶された各フイールド
を2回回復し即ち「読取」つて、入来映像信号の2倍の
線周波数およびフイールド周波数で走査される表示器に
表示する。
上記米国特許の方式では、同期分離回路の出力からメモ
リ読取りおよび書込みクロツク信号が引出される。場合
によつてはそのメモリ読取りおよび書込みクロツク信号
を色副搬送波基準周波数の倍数に固定してクロミナンス
復調を簡単にすると共に表示画像の混色効果その他の無
用の現象の発生確率を極めて小さくするとよい。
〔従来技術の問題〕
しかしここで判る様に、フリツカ低減方式に「バースト
にロックされた」クロック信号を使用すると、映像入力
信号が「標準外の」形式の場合に表示画像に無用の可視
現象(ビジュアル・アーティファクト)を生ずることが
ある。ここで「標準外」とは色副搬送波周波数対水平線
周波数比が規定の放送標準(例えばNTSC標準の227.5)
に正確に一致しない映像信号をいう。例えば、映像信号
源がビデオデイスクプレーヤ、ビデオカセツトレコー
ダ、ビデオゲーム器その他の標準外のものの場合、バー
スト対線周波数比が著しく変ることがあり、この結果、
水平線期間当りの映像信号サンプル(画素)の数が一般
に910(4fSCの書込みクロツクを仮定)とならない。換
言すれば、1水平線周期に含まれる4fSCクロツク周期の
数が標準と異り、この差が1つの画素の端数部分を含む
ことがある。
各水平線当りのサンプル(画素)数の標準(910)から
の偏差は、入来水平同期信号の位相に対するサンプリン
グ信号のクロツク位相のずれを表しているため、処置が
困難である。この位相のずれすなわち位相スリツプまた
はスキユーの効果は各フイールド走査を通じて水平タイ
ミング誤差が累積されることである。その上表示用に倍
標準周波数(2H)偏向と共にコヒーレントな8FSC読取り
クロツクを用いたフリツカ低減方式では、その2H偏向に
対する8FSC読取りクロツクのずれが1H入来映像信号に対
する4FSC(書込み)クロツクのずれの2倍になる。この
問題は仮定した条件に対してフイールド期間を通じて1
本の線の12%(またはそれ以上)の水平タイミング誤差
の累積を生ずるか、そのときの各線間の画素全体に亘る
タイミングの不連続を生ずることがある。その可視効果
は画像のスキユーや端縁の凹凸その他の無用の現象とし
て見られる。
以上の点から、フリツカ低域プロセツサ(FRP)で加速
(スピードアップ=時間圧縮)する前に通常の時間ベー
ス補正器(TBC)で前処理することが考えられる。ビデ
オテープレコーダ(VTR)で再生した信号に用いるに適
する時間ベース補正器の例が米国特許第4249198号と第4
443821号に記載されている。この前者では、非同期VTR
から供給されるデジタル映像信号はTBCメモリ(1フイ
ールド)に記憶され、その記憶位置並びに映像信号の記
憶前の遅延は入来映像同期信号成分と一定の基準信号
(例えば自家同期信号)の間の位相差に応じて制御され
る。また後者のTBCは特にVTR再生信号の線内速度誤差を
補正することに向けられ、メモリに書込まれた映像信号
の各線の速度誤差を検知する速度誤差検知器を含んでい
る。TBCメモリの出力のサンプルレベル補償器がメモリ
から読取られた映像信号サンプル(画素)のレベルを検
知された速度誤差の関数として調節し、読出されたサン
プルのレベルが速度誤差がなければ読出されたとき持つ
ていた筈のレベルに等しくなるように変更される。
この様に、通常の時間軸補正技法を用いたしても、フリ
ッカ低減映像表示方式で生ずるタイミング問題を解決し
得ないことが判るであろう。このフリッカ低減方式の問
題は、時間軸誤差以上のもの(例えばジッタ)を含むこ
とである。すなわち、標準外信号の場合は各線当りの画
素数が変わることがあり、この変化は加速(スピードア
ップ)メモリの2回読取りによって実質的に増倍され
る。通常の時間軸補正器では各線が1回しか読取られ
ず、書込みと同じ周波数で読取られるため、上記の問題
がない。簡単に言えば、フリッカ低減表示方式では、フ
ィールドメモリが2回読取られ、第2読取り動作の補正
は、第1読取りサイクルに必要とされる場合とは違っ
て、各線ごとに異なることがある。従って、各読取り動
作には、1画素期間の一部分に相当するビデオ遅延補償
が必要なことがある。その上、補正がなされない場合に
は、標準外信号による各線当りの画素数の変動によって
生ずる読取り誤差が、前述のように累積する様になる。
〔発明の概要〕
この発明の原理はクロツク信号源から読取りおよび書込
みクロツク信号を受けて所定の線周波数およびフイール
ド周波数の映像入力信号の少くとも1フイールドを記憶
すると共に、記憶信号を再生して所定フイールド周波数
のN倍のフイールド周波数と所定線周波数のN倍の線周
波数の映像出力信号を表示手段に供給する形式のフリツ
カ低減方式に有利に適用することができる。
この発明の第1の観点に従い、クロツク源に映像入力信
号を印加して、クロツク信号をその映像入力信号の色副
搬送波成分の周波数の整数倍に同期させる手段と、少く
とも書込みクロツク信号と映像入力信号の水平同期成分
に応じて書込みクロツクスキユー表示信号と読取りクロ
ツクスキユー表示信号を生成する手段と、メモリ手段に
結合されて映像出力信号に両スキユー表示信号の差の関
数として有効遅延を与える遅延手段とが備えられてい
る。
この発明の1実施例では、映像入力信号が書込みクロツ
クスキユー表示信号に逆比例して遅延され、映像出力信
号が読取りスキユー表示信号に正比例して遅延される。
この発明の他の実施例では、書込みクロツクスキユー表
示信号を映像入力信号と共にメモリに記憶する手段を備
え、そのメモリに記憶された書込みクロツクスキユー表
示信号を回復して読取りクロツクスキユー表示信号と組
合せ、映像出力信号の遅延を制御する。
〔推奨実施例の説明〕
第1図の受像機ではアンテナ入力端子10が通常設計の同
調IF増幅映像検波ユニツト12を介してAD変換器14の入力
に結合されている。ユニツト12は端子10に印加されるRF
変調映像信号を処理してベースバンドアナログ映像信号
S1を生成し、これがAD変換器14でデジタル形式に変換さ
れる。RF信号は(前に定義した様に)アンテナ、テープ
レコーダ、ビデオゲーム、電算機その他の信号源から供
給されるものでよい。補助入力端子16はベースバンド映
像信号出力を生成する信号源からアナログベースバンド
映像信号S1′を受けるためのものである。
デジタル映像信号S2は色分離、ルミナンスピーキング、
コントラスト制御、色相彩度制御等の種々の機能を果す
通常設計の映像信号処理ユニツト18に印加され、処理さ
れた映像信号S3はバースト固定クロツク20、同期分離器
22、フリツカ低減プロセツサ(FRP)24(破線区画)に
印加される。クロツク20は同期分離器22の供給する水平
同期パルスFHでキーイングされて映像信号S3の色副搬送
波成分(バースト)の周波数の8倍および4倍の固定周
波数をそれぞれ持つ読取り(FR)および書込み(FW)ク
ロツク信号を供給する位相固定ループ(PLL)を含む。N
TSCおよびPAL標準の映像入力信号では4FSCの書込みクロ
ツク周波数がそれぞれ約14.318MHzおよび17.734MHzであ
る。読取りクロツク周波数は表示器の水平(線)および
垂直フイールド周波数が入来映像信号の線およびフイー
ルド周波数の2倍であるこの発明のこの実施例では書込
みクロツク周波数の2倍である。
映像信号S3のフイールド周波数はフリツカ低減プロセツ
サ24で後述の加速メモリ50により2倍される。簡単にい
えば、メモリ50は各入来フイールドを記憶し、あるフイ
ールドを記憶しつつ前に記憶されたフイールドを2回回
復し、即ち「読取り」、これによつて映像出力信号のフ
イールド周波数を2倍にする。各入来フイールドの期間
中に出力フイールドが2つ生成されるから、映像出力信
号の線周波数が2倍になる。各フイールドの線の数も
(例えば内挿で)2倍にする必要があれば、映像出力信
号の線周波数は4倍になる。
映像出力信号S4は通常のDA変換マトリツクス回路26に印
加され、アナログ信号R、G、Bに変換されて表示器30
に印加される。水平垂直の各処理ユニツト32、34は同期
分離器22で生成された正規線周波数(FH)およびフイー
ルド周波数(FV)の同期信号の周波数を2倍にして、こ
の倍周波数信号2FH、2FVを表示器30に供給し、表示器の
掃引を倍フイールド周波数の映像出力信号S4に同期す
る。フリツカ低減プロセツサ24ではフイールド反復する
ことによりフイールド周波数が2倍にされているため、
表示画像のフイールド当りの線数は不変である。従つて
表示画像の垂直水平の解像度は変らないが、フイールド
が2回も表示されるためフリツカ周波数が2倍になる。
PALとNTSCの標準信号では、フリツカ周波数がそれぞれ1
00Hzと120Hzに上昇するが、これらの周波数は人間の視
覚系の残像性を実質的に超えるため、表示画像はすべて
実用上無フリツカに見える。
前記米国特許第4322750号のフリツカ低減方式では、映
像入力信号の同期成分から取出されたクロツク信号が加
速メモリに供給されるため、そのメモリに記憶された各
画素は同期信号と一定の水平関係を有し、装置は同期信
号に対するクロツクの位相誤差(スキユー)を生じな
い。しかし、第1図の装置はクロツクがバーストに固定
されているため、クロツクのスキユー誤差によく感じ
る。これは入力信号が加速メモリに入来同期信号に対す
るある位相で記憶され、表示器の同期信号に対して異る
位相で表示されるためである。このスキユー誤差は補正
しないと垂直端縁の凹凸、画素の不整合、各線間の画素
全体の不連続のような無用の可視効果を生むことにな
る。
この発明のこの実施例では、加速メモリ50に映像入力信
号を記憶する前に書込みクロツクのスキユー誤差を補正
し、記憶された各線を読取るときに読取りクロツク信号
FRのスキユー誤差を補正する。
フリツカ低減プロセツサ24の加速メモリ50は1対の1フ
イールドメモリ52、54と入出力部56A、56Bをそれぞれ有
する4極2位置スイツチを含み、図示のスイツチ位置に
おいて入力部56Aは書込みクロツク信号FWをメモリ52に
印加すると共に、映像入力信号を遅延器60を介してメモ
リ52に供給して、映像入力信号S3をメモリ52に記憶する
と共に、その信号に対して遅延器60による遅延に比例し
た書込みスキユー補正を行う。同時に、スイツチ部56B
は読取りクロツク(FR)をフイールドメモリ54に印加す
ると共に、メモリ54の出力を他の遅延器62を介してDA変
換マトリツクス回路26に供給して、信号S4に対して遅延
器62による遅延に比例した読取りスキユー補正を行う。
この処理は信号S3の1フイールド全部がメモリ52に記憶
され、メモリ54に予め記憶されていたフイールドが2回
読取られるまで各線について続けられる。次にスイツチ
部56A、56Bの位置が反転されてこの処理が反復され、映
像入力信号がメモリ54に記憶されると共に、前に記憶さ
れたフイールドがメモリ52から読取られる。
遅延器60により映像入力信号S3に与えられた遅延は書込
みクロツクのスキユー値と反比例関係にあり、後述のよ
うに水平プロセツサ32で測定されてラツチ70に記憶され
る。逆比例関係はラツチ70に記憶されたスキユーデータ
ワードを定数(この場合32)から差引いてその差を遅延
器60の制御のために供給する減算器72により得られる。
定数32は後述の様に書込みクロツクの1サイクルの周期
に相当する。従つて書込みクロツクのスキユーが増大す
ると減算器72の出力が低下し、そのスキユーに比例して
信号S3が時間的に前進する。
例えば、ある線の始めの書込みクロツクスキユーが1/4
画素であれば、遅延器60の遅延はその初期遅延(例えば
1画素)から1/4画素だけ減少し、このため加速メモリ5
0に記憶された信号S3の線が「脱スキユー」され、即ち
水平同期信号に対して本質的に零スキユーで記憶され
る。従つて記憶された線はすべて映像入力信号に対する
スキユーが本質的にない。
書込みスキユー情報は前の書込みクロツクパルスの前縁
と後の映像入力信号S3(第3図の波形B、C)の水平同
期成分の中心との間の時間を表わす5ビツトワードから
成る。この時間差は書込みクロツクの1サイクル期間の
端数で表わされる。従つて5ビツトのスキユー表示はス
キユー誤差を1書込みクロツク周期の30秒で表わすこと
になる。この関係は第3図に例示されている。第3図に
おいては、波形Aが信号S3の水平線期間、波形Bが信号
S3の水平同期成分、波形Cが4FSCの書込みクロツク信号
FW(尺度不順)を表わす。書込みクロツクCの正遷移
(上向き矢印)と信号S3の水平同期信号の中心との間の
時間はフリツカ低減プロセツサで2つの目的に用いられ
るため図中「1次スキユー」と示されている。この1次
スキユーは第1に書込みクロツクのスキユーの直接測定
値で、すべての書込みクロツクスキユー補正に用いられ
る。映像入力信号S3の各線が加速メモリ50に記憶される
とき、ラツチ70に記憶された「1次」スキユーの値だけ
時間的に進められ、この様にして記憶された各線は信号
S3の水平同期信号と一定の時間関係を有する。
「1次」スキユーの第2の機能は遅延器62による読取り
クロツクのスキユー補正の根拠を与えることである。前
述のように、遅延器60は単に映像入力信号を書込みクロ
ツクのスキユーに対してのみ「脱スキユー」するが、標
準外信号を受けるときは読取りクロツク信号FRもまた表
示器30の倍線周波数水平偏向に対してスキユーしている
ため、この読取りクロツクのスキユーを何等かの手段で
測定する必要がある。これは例えば読取りクロツクのス
キユーを表示器30に印加される倍線周波数の水平同期信
号2FHに対して直接測定することにより行うことができ
るが、第1図のこの発明の実施例では、読取りクロツク
のスキユーが直接測定されず、後述の様に書込みクロツ
クのスキユーから引出される。
詳言すれば、プロセツサ32で生成される「1次」スキユ
ー信号は前述のように書込みクロツクのスキユーを表わ
す。読取りクロツクは書込みクロツクの周波数の2倍で
動作するから、倍線周波数偏向に対する読取りクロツク
のスキユーは書込みクロツクのスキユーと予測可能の関
係を有する。即ち、書込みサイクルの始めに加速メモリ
50から回復される各線の読取りスキユーは書込みスキユ
ー即ち「1次」スキユーの値の2倍に等しい。これは読
取りクロツク周期が書込みクロツク周期の正しく1/2で
あるためである。この様にして書込み動作の前半(例え
ば第3図の線M、M+2)中に読取られる各線の読取り
スキユー誤差を表わすためには所定値の書込みスキユー
誤差を2倍することを要するだけである。
前述の様に、メモリ50は書込みと同様に速やかに2回読
取られる。すべての読取りスキユー誤差の補正に書込み
スキユーまたは「1次」スキユーの測定値を用いると、
1本おきの各線(第3図M+1、M+3)が累積スキユ
ーの1本の線の価値に置換されて表示画像に凹凸端縁効
果を生ずる。この問題は書込みクロツクのスキユーを倍
線周波数の偏向に対して推定し、その推定値を2倍して
各書込み動作の中心で始まる表示線(例えばM+1、M
+3等)に対する読取りクロツクスキユーに達すること
により解消する。
読取りクロツクのスキユーの推定はプロセツサ32内の演
算回路で行われるが、これを以後「2次」スキユーと呼
ぶ。この計算はプロセツサ32で入来水平同期パルスの周
期を測定し、それを2で割つて2FH偏向パルスの周期を
求め、それを書込みクロツクのスキユーに加えることに
より行われる。この和の端数部はある書込み動作の後半
中にメモリ50から読取られるすべての線において2FH偏
向に対する読取りクロツクのスキユーを表わす。この
「2次」スキユーデータは1次スキユーデータと交互に
ラツチ80に記憶され、読取りスキユーに比例して遅延器
62の遅延を制御する。1次スキユーは線M、M+2等の
間ラツチ80に記憶されるが、2次スキユーは線M+1、
M+3等の間記憶される。
1次および2次スキユー値は何れも読取りクロツクでな
く書込みクロツクの測定により求められるため、遅延器
62が映像出力信号に与える遅延を決めるときは2倍する
必要がある。これは読取りスキユーラツチの出力を遅延
ユニツト62に供給する乗算器82によつて行われる。
プロセツサ32の供給する1次および2次スキユーデータ
は直接プロセツサ24に供給してラツチ70、80に記憶する
こともできるが、これを並列形式で行うと多数の導線が
必要である。水平プロセツサ32は1次および2次スキユ
ーデータを時分割多重化方式で1本の導線によりフリツ
カ低減プロセツサ24に送ることによつてこの問題を解消
している。このデータフオーマツトを第3図に波形D
(尺度不順)で示す。ここで線M、M+2等の1次スキ
ユーデータは2クロツクサイクルに亘る低レベルの信号
波形で表わされ、この識別用「前提」の次に1次スキユ
ーデータを表わす5ビツトワードが続く。2次スキユー
データは線M+1、M+3等の初めに送られるが、その
前に1クロツクサイクルの前提があつてそれが2次(計
算された)スキユー情報であることを表わしている。こ
のスキユーデータのタイミングは映像入力信号S3の水平
同期成分の中心以前の前の書取りクロツクパルスの前縁
で生ずる「前提」パルスの負遷移によつて与えられる。
スキユーデータは直入並出(SIPO)レジスタ90、パルス
幅検知器92および2入力オアゲート94により多重化を解
かれてプロセツサ24のラツチ70、80に記憶される。レジ
スタ90は直列スキユーデータを並列形式に変換し、母線
91を介して読み書きラツチの入力に供給する。パルス幅
検知器92はそのデータの前提をP(1次)かS(2次)
として識別する。検知器92のP出力は書込みラツチ70の
クロツク入力に直接印加され、読取りラツチ80のクロツ
ク入力にはP、S両出力がオアゲート94を介して印加さ
れる。従つて、第3図の波形Eに示すように、1次スキ
ユーデータは加速メモリ50に書込まれている各線の始め
に書込みラツチ70に記憶され、波形Fで示すように読取
りラツチ80には1次、2次のスキユーデータが交互に記
憶される。1次スキユーデータは各書込み動作の前半中
に読取られるすべての線(M、M+2等)の出力信号の
スキユー補正に用いられ、2次スキユーデータは各書込
み動作の後半中に読取られるすべての線(M+1、M+
3等)に対して用いられる。多重化スキユーデータに伴
うタイミング用端縁を用いてメモリ50用の読取りアドレ
ス計数器(図示せず)をリセツトし、各線に対する読取
り動作を開始することもできる。
第1図の方式を実施するときは、前述のように映像入力
信号S3と映像出力信号S4の双方にクロツク周期の端数の
遅延を与える必要があるが、このためには遅延器60、62
を例えば第6図に示すように2点線形内挿器によつて構
成すればよい。遅延すべき映像信号(S3またはS4)は乗
算器600を介して加算器602の一方の入力に印加されると
共に、別の乗算器604と遅延ラツチ606の縦続接続を介し
て加算器602の他方の入力に印加される。ラツチ606は1
クロツク周期の遅延(例えば信号S3の場合70ナノ秒、信
号S4の場合35ナノ秒)を生ずる。乗算器の係数(K、1
−K)はROM608から供給され、ROM608は乗算器604の利
得を(ラツチ70または80からの)スキユーデータに正比
例(K)して変えると共に、乗算器600の利得をスキユ
ーデータと逆に(1−K)変え、加算器602で加算され
る遅延信号と未遅延信号の比がスキユーデータの値によ
り制御されるようになつている。例えば、スキユーデー
タが零のときKの値は零で、入力信号は遅延なしで乗算
器600と加算器602を通つて出力される。Kが増大すると
より多くの遅延信号とより少い未遅延信号が加算される
ため出力信号の遅延が増大する。限界(K=1)では、
入力信号のすべてが遅延ラツチ606を介して出力に送ら
れるため、信号はクロツク周期の1周期分遅延する。
上述の内挿器により映像信号を遅延させるときは、信号
が必然的に内挿誤差を蒙る。第1図の方式では、書込み
クロツクのスキユー誤差を補正するため加速メモリ50に
記憶させる前に遅延させ、読取りクロツクのスキユー誤
差を補正するためメモリから回復するとき再び遅延させ
る。この遅延を内挿器によつて与えると、内挿誤差が累
積されるが、この問題は第2図の方式においてメモリ50
で映像信号を加速した後すべての遅延をクロツクのスキ
ユー補正に与えることにより解消される。
簡単にいうと第2図では、書込みクロツクのスキユー信
号は映像信号S3と共に加速メモリに記憶され、定数を加
算したり書込みクロツクスキユーを差引いたりする演算
動作はスキユーデータがメモリから読取られたとき加速
後行われる。これによつて書込みクロツクと読取りクロ
ツクのスキユーデータを組合せて遅延器62を制御し、映
像信号の加速前の内挿の必要をなくして内挿誤差をうま
く減ずることができる。
詳言すれば、ラツチ70、80が前述の様に読取りと書込み
のクロツクのスキユーデータを記憶するが、その書込み
クロツクのスキユーデータは加速メモリ50に記憶するた
め多重化スイツチ74により映像入力信号S3と組合され
る。スイツチ74は線周波数FHで動作して書込みスキユー
データをその映像信号S3の水平ブランキング期間に挿入
する。スキユーデータを加速メモリ50に記憶するこの方
法は、ブランキング期間中映像データがスキユーデータ
で置換されるため記憶位置を追加する必要がないという
利点がある。代りに、書込みスキユーデータを直接メモ
リ50の特別にそれに割当てられた位置に記憶して多重化
スイツチを省略してもよいが、メモリの容量は少し(例
えば各線に付5ビツト)増す必要がある。
この書込みスキユーデータは別の多重化スイツチ76によ
りメモリ50から回復され、映像出力信号S4と分離されて
別の書込みスキユーラツチ78に記憶される。書込みスキ
ユーデータを前述の様に映像信号の水平ブランキング期
間に挿入せずに直接メモリ50に記憶すると、スイツチ76
も省略できる。ラツチ80に記憶された読取りスキユーデ
ータは乗算器82で2倍されて加算器77で定数「32」に加
えられる。前述の様に、読取りスキユーは読取りクロツ
クの2倍の周期の書込みクロツクに基いてプロセツサ32
で計算されるため2倍になる。定数「32」は1クロツク
周期の時間を表わし、これを加えるのは遅延補正値が常
に正の数になる様にするためである。ラツチ78に記憶さ
れた書込みスキユーデータは減算器79によつて加算器77
の出力から差引かれ、得られた差信号は遅延器62に印加
されて読取りクロツクと書込みクロツクの各スキユー誤
差を同時に補正する。従つてこの遅延補正を数式で表わ
すと、X+2SR−SWに等しい。ここでSRは読取りクロツ
クのスキユー、SWは書込みクロツクのスキユー、Xは
「負」の遅延を防ぐために用いる定数である。この補正
は数学的に第1図の実施例と同じであるが、第2図の実
施例の内挿誤差は遅延器60の省略により1/2に減じられ
ている。
第4図は水平プロセツサ32の詳細ブロツク図である。破
線で囲んだ主要素子は(1)1次スキユーと映像入力信
号の水平同期成分の周期とを測定する位相固定ループ40
2と、(2)その1次スキユーと映像入力信号の周期か
ら2次スキユーを計算し、このスキユー(およびタイミ
ング)データを多重化してフリツカ低減プロセツサ24に
供給するスキユーおよびタイミングプロセッサ404と、
(3)倍線周波数偏向パルス(2FH)を発生して表示器3
0で表示する位相補正ループ406とを含んでいる。これら
の素子を含む集積回路はアイ・テイ・テイ・インターメ
タル(ITT Intermetall)のデータ集「デジツト2000 TN
SC 2重走査VLSIデジタルテレビジヨン方式(Digit 2000
NTSC Double-Scan VLSI Digital TV System)」1985年
5月版第47〜72頁記載のDPU2532型偏向プロセツサユニ
ツトである。
位相ロツクループ402(破線区画)は4FSCの書込みクロ
ツク信号FWによりクロツキングされ、計数値が映像入力
信号S3の水平同期成分FHの周期Tに等しいとき比較器41
2によつてリセツトされる計数器410を含んでいる。信号
S3の周期は次の様に累算器414と加算器416によつて決ま
る。同期分離器22からの同期信号FHは濾波器418により
低域濾波されて累算器414に印加され、ここでパルスFH
の中心と計数器410の出力に結合された復合器420から供
給される親同期パルスMSの発生時点との間の時間差が測
定される。この時間差(即ち誤差)信号は書込みクロツ
クのサイクル(およびその端数)で誤差を表わす様に調
整されており、濾波器419で低域濾波された後加算器416
でNTSC標準信号の1水平線中の4FSC書込みクロツク周期
数に等しい数910に加算される。この様にして加算器416
で生成された周期表示信号Tは比較器412の閾値を制御
して計数器410を映像入力信号の水平同期成分にロツク
する。
標準外信号の受信時には、計数器410の周期に書込みク
ロツク信号のスキユーに等しい量だけ誤差を生じる。こ
れは計数器410が書込みクロツク信号の整数サイクルだ
けを計数し、同期パルスFHの周期が1クロツクサイクル
の端数を含むためである。親同期パルスMSは計数器410
の計数値を復号することにより発生されるから、書込み
クロツクの整数サイクルでのみ生じ、従つて書込みクロ
ツクスキユーの量だけ誤差を生じる。累算器414の出力
もパルスMSで同期されるためスキユー誤差を含む。位相
ロツクループ402の残りの成分は書込みクロツクのスキ
ユーを検知して周期信号Tのスキユー誤差を補正する作
用をする。
スキユー誤差はラツチ422と加算器424で検知される。前
述したとおり、スキューはクロック信号と同期信号との
間の時間差であって、第3図のB,Cに示すように、クロ
ックサイクルの端数で表わされる。周期表示信号Tが正
確に映像入力信号の線周期を示すものとし、その信号T
の端数部分が零でなければ、スキユーには線間変化が生
じる。例えば、信号FHの周期が正確に910.1クロツクサ
イクルの長さであれば、書込みクロツクFWは同期信号FH
に対して各線ごとに正しく0.1クロツクサイクルの割合
で先行する。従つてスキユーが線1の始めに零であれ
ば、線2の始めに0.1、線3の始めに0.2となる。スキユ
ーデータは前の線のスキユー(ラツチ422に記憶されて
いる)を周期信号Tに加算する加算器424によつて発生
される。次にこの和の端数部分はスキユーデータの累算
器として働らくラツチ422に記憶され、整数部分は比較
器412に印加されて計数器410の周期を調節する。
スキユーの検知は周期表示信号Tが映像入力信号の周期
を表わすという仮定に基いているが、以上の説明から、
累算器414の出力は整数クロツクサイクルでのみ発生し
得るパルスMSで調時されるためスキユー誤差を含んでい
る。この誤差はラツチ422からの検知スキユーデータを
累算器414の出力から差引く減算器426により信号Tから
除去される。
累算器414は装置のクロツク(FW)の解像度より高い精
度で位相測定を行うが、例えば米国特許第4471299号記
載のように構成することができる。第5図はその測定の
仕方を簡単に示すもので、波形AはパルスFHを時間の関
数として示す。累算器414は本質的にパルスFHのパルスM
S(波形B)より前の面積(面積1)と後の面積(面積
2)を測定する。これはまず累算器の計数値を零にセツ
トし、パルスMSより前の各クロツクサイクル(垂直の短
線)ごとにパルスFHの大きさに比例して計数値を逓減
し、パルスMSより後の各クロツクサイクルごとにパルス
FHの大きさに比例して計数値を逓増することにより行え
ばよい。パルスMSが正しくパルスFHの中心と(図示のよ
うに)一致しておれば、面積1、2は等しく、累算器の
出力は零になるが、パルスMSがパルスFHの中心より前に
来ればその面積は(C、Dで示すように)異り、累算器
の出力は交差斜線部の面積に比例する。この面積はパル
スMSと水平同期パルスFHの真の中心との時間差を表わ
す。この累算器の出力を書込みクロツクサイクル(およ
びその端数)で結果を表わすように調整することもでき
る。
スキューおよびタイミングプロセッサ404は、1次スキ
ューデータ(Pデータ)から2次スキューデータ(Sデ
ータ)を引出す演算回路と、これらのスキューデータを
第3図の波形Dで示すフォーマットでフリッカ低減プロ
セッサ24(第1図参照)に伝送する多重化回路を含んで
いる。2次スキューデータSは加算器430により生成さ
れる。加算器430はラツチ422で生成された1次スキユー
データまたは書込みスキユーデータPを周期信号Tを2
で割る除算器432の出力に加算する。この半周期(T/2)
信号と書込みクロツクまたは1次スキユーPの和の端数
は線M+1、M+3等(第3図)に対する読取りクロツ
クのスキユー(2次スキユーS)である。
加算器430から供給される和信号の整数部分は次のよう
に倍線周波数(2H)タイミングパルスの発生に用いられ
る。計数器410の生成するランプ信号は零からある最大
値(例えばNTSC標準信号の場合910、標準外信号の場合9
10の数カウント以内)まで変る。減算器434はこの計数
信号を(「遅延制御データ」と呼ぶ)定数から差引いて
その遅延制御信号の値で決まる正の値で始まり零を通つ
て負のピーク値に至る(図示のような)反転ランプ信号
を生成する。この零交差点はデジタル方式では容易に検
知され、遅延制御信号を変化させることにより、その時
点を前後させることができる。この減算器434により生
成されるランプ信号の零を検知することにより線周波数
のタイミングパルス(1H)が生成され、そのランプ信号
を半周期(T/2)だけずらせて零を検知することにより
倍線周波数(2H)のタイミングパルスが生成される。
(このずれは加算器436により与えられ、検知は零検知
器422によつて行われる。)これにより、例えば加速映
像信号S4が蒙ることのある遅延を処理するため表示器の
掃引を補正するような目的で遅延制御信号を変化すると
き、線周波数(1H)の各パルス位置のあらゆる変化が確
実に倍線周波数(2H)のパルスにより追跡されるように
なる。
スキユーデータは零検知器442の生成するパルスによつ
て調時される並入直出(PISO)レジスタ440により直列
形式(第3図波形D)に変換される。線周波数動作スイ
ツチ444は1Hと2Hのランプ信号をそれぞれ減算器434およ
び加算器436から交互に検知器442に印加すると共に、1
次(P)および2次(S)スキユーデータをそれぞれラ
ツチ422および加算器430から交互にPISO440に供給す
る。検知器442はその受ける1Hまたは2Hのランプ信号が
零に等しいときPISO440をトリガしてPまたはSのスキ
ユーデータをフリツカ低減プロセツサ24に伝送する。ス
イツチ444は位相補正ループ406で生成された倍線周波数
(2H)の偏向パルスを2で割るフリツプフロツプ446で
制御される。この様にして第3図に波形D、E、Fで示
すように、1次および2次スキユー信号が多重化されて
フリツカ低減プロセツサ24に供給され、前述のように処
理される。
位相補正ループ406は減算器434のランプ信号とスイツチ
444のタイミング信号およびスキユー信号を受けて、表
示器30の倍線周波数偏向信号(2FH)を発生する。減算
器434のランプ出力信号は復号器450で検知されて遅延線
周波数(1H)親同期パルス(MS′)を生成する。倍線周
波数の同期パルス2FHは偏向駆動器454で生成され(変換
器456でデジタル化され)たフライバツクパルスFBをパ
ルスMS′と比較する位相検知器452によつて生成され
る。親同期パルスMS′はクロツクの端縁で生じるため、
位相検知器452の出力に生ずるスキユー誤差を含む。こ
の誤差はその出力からプロセツサ404のスキユーデータ
を差引く減算器453で除去される。検知器452の生成する
(減算器453の出力の)誤差信号は濾波器458で低域濾波
され、加算器460でスイツチ444からのタイミングおよび
スキユー信号に加算される。得られた和信号の整数部分
は検知器462により零検知されて倍線周波数パルス2FHを
生成し、これをその和信号の端数部分で制御される遅延
器464を介して偏向駆動器に印加して偏向パルス(2FH)
中のクロツクスキユー誤差を補正する。実際にはメモリ
読取りおよび書込み動作を補正するために用いられる同
じ1次および2次スキユー信号は偏向駆動器に印加さ
れ、表示の掃引をメモリスキユー誤差と同様に確実に補
正する。従つて、フリツカ低域プロセツサ24で補正され
るスキユー誤差は偏向スキユー誤差によつて再導入され
ない。
第1図および第2図の加速メモリ50を第7図のように改
変してメモリの記憶条件を低減することもできる。即
ち、2つの1フイールドメモリ52、54を入力および出力
緩衝器704、706を備えた1つの1フイールドメモリ(RA
M)702で置換することができる。動作時には、緩衝器70
4がフイールドRAMに記憶される映像入力信号の各線を時
間圧縮して各書込みサイクル間にRAMからデータを読取
り得る様にする。RAM702に記憶された各線は2本または
それ以上の群として一時に読取られ、次に直列形式で読
取るため出力緩衝器706に記憶される。このメモリ構成
によると同時読取りおよび書込み動作が等価になつて、
第7図の読取りおよび書込みのタイミング図に示すよう
に、その線の半分が記憶されると直ちにフイールドの読
取りを開始し得るようになる。
【図面の簡単な説明】
第1図および第2図はこの発明を実施したテレビジヨン
受像機のブロツク図、第3図は第1図および第2図の受
像機に関係するタイミング図、第4図は第1図および第
2図の受像機に適するスキユー測定装置の詳細ブロツク
図、第5図は第4図の装置に関係するタイミング図、第
6図は第1図および第2図の受像機に適する遅延装置の
ブロツク図、第7図は第1図および第2図の受像機に適
する代替加速メモリ構体のブロツク図である。 18……映像信号源、20……クロツク信号源、30……遅延
装置、32……スキユー発生手段、50……記憶手段、60、
62、70、72、80、82……有効遅延印加手段。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トツド ジエイ クリストフア アメリカ合衆国 インデイアナ州 インデ イアナポリス サウス・キツトレイ・アベ ニュ 1402

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】与えられた線周波数とフィールド周波数の
    映像入力信号を供給する映像信号源と、 上記映像入力信号の色副搬送波成分の周波数の整数倍に
    同期された読取りおよび書込みクロック信号を供給する
    クロック信号源と、 上記各信号源に結合されており、上記映像入力信号の少
    くとも1つのフィールドを記憶すると共に、Nを1より
    大きい整数としたとき、フィールド周波数が上記与えら
    れたフィールド周波数のN倍であって且つ線周波数が上
    記与えらえた線周波数の少くともN倍である映像出力信
    号を表示装置に供給する記憶手段と、 少くとも上記書込みクロック信号と上記映像入力信号の
    線同期成分とに応答して、上記記憶手段に各線を記憶す
    る書込みタイミングの調整を行うための書込みクロック
    スキュー表示信号と、上記記憶手段から回復された各線
    に対する出力タイミングの調整を行うための読取りクロ
    ックスキュー表示信号を供給するスキュー発生手段と、 上記記憶手段に結合されており、上記映像出力信号の各
    線に、上記スキュー表示信号間の差の関数として有効遅
    延を与える手段と を具備したことを特徴とするテレビジョン表示方式。
JP61181211A 1985-07-31 1986-07-30 テレビジヨン表示方式 Expired - Fee Related JPH0783467B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/761,215 US4680632A (en) 1985-07-31 1985-07-31 Television display system with flicker reduction processor having burst locked clock and skew correction
US761215 1985-07-31

Publications (2)

Publication Number Publication Date
JPS6231289A JPS6231289A (ja) 1987-02-10
JPH0783467B2 true JPH0783467B2 (ja) 1995-09-06

Family

ID=25061530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61181211A Expired - Fee Related JPH0783467B2 (ja) 1985-07-31 1986-07-30 テレビジヨン表示方式

Country Status (7)

Country Link
US (1) US4680632A (ja)
JP (1) JPH0783467B2 (ja)
KR (1) KR950007898B1 (ja)
DE (1) DE3625933C2 (ja)
FR (1) FR2585916A1 (ja)
GB (2) GB2178267B (ja)
HK (1) HK18295A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8615214D0 (en) * 1986-06-21 1986-07-23 Quantel Ltd Video processing systems
US5365346A (en) * 1987-03-16 1994-11-15 Sharp Kabushiki Kaisha Image signal processor generating reduced memory consumption still images yet preserving image quality
NL8700903A (nl) * 1987-04-16 1988-11-16 Philips Nv Beeldweergeefinrichting met een rastertalomzetter.
DE3722170A1 (de) * 1987-07-04 1989-01-12 Thomson Brandt Gmbh Verfahren und vorrichtung zur verminderung der sichtbarkeit der zeilenstruktur eines fernsehbildes
JP2601840B2 (ja) * 1987-09-30 1997-04-16 株式会社東芝 映像表示装置
JPH01319389A (ja) * 1988-06-20 1989-12-25 Fujitsu Ltd カラー画像表示制御装置
JPH0220183A (ja) * 1988-07-08 1990-01-23 Mitsubishi Electric Corp 走査線変換装置
EP0445336B1 (de) * 1990-03-09 1995-01-18 Deutsche ITT Industries GmbH Verfahren und Vorrichtung zur Reduktion des Kantenflackerns eines Fernsehbildes
DE4015437A1 (de) * 1990-05-14 1991-11-21 Philips Patentverwaltung Schaltungsanordnung zum verringern des zeilen- und kantenflimmerns bei fernsehbildern und signalverarbeitungsschaltung hierzu
JP3154190B2 (ja) * 1992-04-10 2001-04-09 ソニー株式会社 汎用走査周期変換装置
FR2696010B1 (fr) * 1992-09-24 1994-12-02 Agelec Procédé et installation de désentrelacement d'images radar.
DE4233368C1 (ja) * 1992-10-05 1993-04-29 Loewe Opta Gmbh, 8640 Kronach, De
JP2790410B2 (ja) * 1993-06-23 1998-08-27 科学技術振興事業団 膜厚・屈折率の高感度色差観察法
FR2719928B1 (fr) * 1994-05-10 1996-08-02 Essilor Int Procédé de transformation d'une image vidéo en une image pour matrice d'affichage.
JP3536409B2 (ja) * 1995-03-20 2004-06-07 ソニー株式会社 垂直偏向制御回路及びテレビジョン受像機
FR2750279B1 (fr) * 1996-06-19 1998-08-07 Thomson Multimedia Sa Procede et dispositif de modification de la frequence-trame d'un signal de television
KR101206503B1 (ko) * 2006-06-30 2012-11-29 삼성전자주식회사 스큐 제거 회로 및 그에 의한 스큐 제거 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043707B2 (ja) * 1978-03-08 1985-09-30 株式会社東京放送 位相変換装置
US4322750A (en) * 1979-05-08 1982-03-30 British Broadcasting Corporation Television display system
JPS57106285A (en) * 1980-12-22 1982-07-02 Sony Corp Time base collector
US4623913A (en) * 1984-04-13 1986-11-18 Rca Corporation Progressive scan video processor
US4593315A (en) * 1984-05-29 1986-06-03 Rca Corporation Progressive scan television receiver for non-standard signals
US4573080A (en) * 1984-06-28 1986-02-25 Rca Corporation Progressive scan television receiver with adaptive memory addressing
US4595953A (en) * 1984-10-31 1986-06-17 Rca Corporation Television receiver having character generator with burst locked pixel clock and correction for non-standard video signals
US4639763A (en) * 1985-04-30 1987-01-27 Rca Corporation Interlace to non-interlace scan converter for RGB format video input signals
US4630098A (en) * 1985-07-31 1986-12-16 Rca Corporation Progressive scan display system with correction for non-standard signals

Also Published As

Publication number Publication date
FR2585916A1 (fr) 1987-02-06
GB2178267A (en) 1987-02-04
US4680632A (en) 1987-07-14
GB8914701D0 (en) 1989-08-16
DE3625933C2 (de) 1995-06-08
GB8618101D0 (en) 1986-09-03
GB2218877B (en) 1990-03-14
KR870001727A (ko) 1987-03-17
JPS6231289A (ja) 1987-02-10
GB2218877A (en) 1989-11-22
KR950007898B1 (ko) 1995-07-21
FR2585916B1 (ja) 1993-02-26
DE3625933A1 (de) 1987-02-12
GB2178267B (en) 1990-02-28
HK18295A (en) 1995-02-17

Similar Documents

Publication Publication Date Title
JPH0783467B2 (ja) テレビジヨン表示方式
EP0213913B1 (en) Timing correction for a video signal processing system
JPH0851646A (ja) 多規格適合形ビデオ信号復号器及びビデオ信号復号化方法
US4630098A (en) Progressive scan display system with correction for non-standard signals
US4573080A (en) Progressive scan television receiver with adaptive memory addressing
JP2838402B2 (ja) テレビジョン装置
KR940011064B1 (ko) 비데오 신호 처리 장치
EP0090426A2 (en) Method and apparatus for measuring horizontal sync subcarrier phase
US5063437A (en) Method and apparatus for processing a color video signal
US6380980B1 (en) Method and apparatus for recovering video color subcarrier signal
US4593315A (en) Progressive scan television receiver for non-standard signals
US4977445A (en) Sync-signal reproducing circuit for use in television receiver
US7271843B2 (en) Method and apparatus for analyzing a digitally converted analogue signal
US7298418B2 (en) Method and system for processing in a non-line locked system
JP3426090B2 (ja) 画像情報処理装置
JP3880177B2 (ja) 時間軸補正装置
US7002635B1 (en) Method for superimposing pictures
JPH09205656A (ja) 映像信号サンプリングレート変換装置
JPH0771198B2 (ja) 基準信号再生回路
JPH06233264A (ja) クロック再生装置
JPH0620291B2 (ja) 時間軸処理装置のクロツク信号発生回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees