JPS58707B2 - 垂直同期信号検出方法および回路 - Google Patents
垂直同期信号検出方法および回路Info
- Publication number
- JPS58707B2 JPS58707B2 JP51129009A JP12900976A JPS58707B2 JP S58707 B2 JPS58707 B2 JP S58707B2 JP 51129009 A JP51129009 A JP 51129009A JP 12900976 A JP12900976 A JP 12900976A JP S58707 B2 JPS58707 B2 JP S58707B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- circuit
- vertical synchronization
- synchronization
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明はテレビジョンの複合同期信号から垂直同期信号
を検出する方法および回路の改良に関する。
を検出する方法および回路の改良に関する。
テレビジョンの複合同期信号から垂直同期信号を分離す
るために、従来からＣＲ積分回路を用いる方法が知られ
ている。
るために、従来からＣＲ積分回路を用いる方法が知られ
ている。
これは例えばラジオ技術社発行の「テレビ受像機の基礎
」（３２２〜３３１頁）に解説されているが、複合同期
信号を時定数の比較的大きい積分回路に与えると、パル
ス幅の狭い水平同期信号に対する積分電圧より、パルス
幅の広い垂直同期部の積分電圧の方が大きくなることを
利用して、利者を分離するものである。
」（３２２〜３３１頁）に解説されているが、複合同期
信号を時定数の比較的大きい積分回路に与えると、パル
ス幅の狭い水平同期信号に対する積分電圧より、パルス
幅の広い垂直同期部の積分電圧の方が大きくなることを
利用して、利者を分離するものである。
この方法は簡単な回路で構成できるので広く利用されて
いるが、積分器の緩かな傾斜の充電曲線から垂直同期信
号の所在を判別するので、正確な同期信号位置が検出で
きないことがある。
いるが、積分器の緩かな傾斜の充電曲線から垂直同期信
号の所在を判別するので、正確な同期信号位置が検出で
きないことがある。
特に、近年開発されつつあるテレビ信号の帯域圧縮方式
のうち、垂直同期信号の前縁を基点さして、フレーム間
の画素の差分をディジタル信号で伝送するような方式で
は、垂直同期信号の位置が変動すると、静止画像に対し
ても画素の差分が生じて伝送効率が劣化することになる
ので、この回路が使用できない。
のうち、垂直同期信号の前縁を基点さして、フレーム間
の画素の差分をディジタル信号で伝送するような方式で
は、垂直同期信号の位置が変動すると、静止画像に対し
ても画素の差分が生じて伝送効率が劣化することになる
ので、この回路が使用できない。
本発明は、これを改良するもので、簡単な回路構成によ
り、複合同期信号から垂直同期信号位置を正確に検出す
ることのできる方法および回路を提供することを目的と
する。
り、複合同期信号から垂直同期信号位置を正確に検出す
ることのできる方法および回路を提供することを目的と
する。
本発明は複合同期信号の中で変移の起こらない２個の位
相領域に着目し、この位相領域内で複合同期信号のレベ
ルを周期的に監視し、このレベルに変移が検出されたと
きを基準に垂直同期信号を検出することを特徴とする。
相領域に着目し、この位相領域内で複合同期信号のレベ
ルを周期的に監視し、このレベルに変移が検出されたと
きを基準に垂直同期信号を検出することを特徴とする。
図面を用いて詳しく説明する。
第１図にテレビ複合同期信号の一般的な波形図を示す。
第１図で（ａ）は全フィールド、（ｂ）は偶フィールド
について、それぞれ垂直同期信号のある部分の近傍を示
したものである。
について、それぞれ垂直同期信号のある部分の近傍を示
したものである。
各フィールドの垂直ブランキング部分は、垂直同期部と
その前後の等化パルス部より構成される。
その前後の等化パルス部より構成される。
この複合同期信号は、水平同期信号の前縁と一致する時
間点（図のＰ、以下「水平同期基準点」という。
間点（図のＰ、以下「水平同期基準点」という。
）を基準にして構成されているものき考えることができ
、この繰返し周期をＨ２点ＰからＨ／２にある点をＱ（
以下「水平同期中点」という。
、この繰返し周期をＨ２点ＰからＨ／２にある点をＱ（
以下「水平同期中点」という。
）とすれば、等化パルスの前縁（第１図のＡ点）は、こ
の水平同期中点Ｑに一致している。
の水平同期中点Ｑに一致している。
第２図に複合同期信号の波形の各部分を水平同期基準点
Ｐで規準化して示す。
Ｐで規準化して示す。
ａはＰおよびＱのタイミング規準点、ｂは水平同期部、
Ｃは等化パルス部、ｄは垂直同期部を示す。
Ｃは等化パルス部、ｄは垂直同期部を示す。
この図で縦に見て、水平同期パルス、等化パルスおよび
垂直同期サレーションのいずれかが存在する時間を、図
のｅにハツチングで示す。
垂直同期サレーションのいずれかが存在する時間を、図
のｅにハツチングで示す。
複合同期信号を図のｅに示すように、水平同期の周期で
考えて、１周期に２回あるハツチングの施された位相領
域と同じく２回あるハツチングの施されない位相領域に
分けて考えることができる。
考えて、１周期に２回あるハツチングの施された位相領
域と同じく２回あるハツチングの施されない位相領域に
分けて考えることができる。
このハツチングの施された位相領域内では複合同期信号
の波形が変移する。
の波形が変移する。
ハツチングの施されない位相領域内では、複合同期信号
波形はハイレベルあるいはローレベルのいずれかにあっ
て変形は起こらず、しかもこの位相領域でローレベルに
なっているときが、垂直同期部のときに限られている。
波形はハイレベルあるいはローレベルのいずれかにあっ
て変形は起こらず、しかもこの位相領域でローレベルに
なっているときが、垂直同期部のときに限られている。
従って、このハツチングのない位相領域が到来する度に
、複合同期信号波形を監視して、これがハイレベルから
ローレベルに変化すれば、その位相領域の始点に垂直同
期部の始点があったことがわかる。
、複合同期信号波形を監視して、これがハイレベルから
ローレベルに変化すれば、その位相領域の始点に垂直同
期部の始点があったことがわかる。
回路構成上は、この第２図ｅでハツチングのない位相領
域内の適当な時刻に、第２図ｆのようなタイミングパル
スを発生させ、このタイミングパルスにより入力信号で
ある複合同期信号を標本化すればよい。
域内の適当な時刻に、第２図ｆのようなタイミングパル
スを発生させ、このタイミングパルスにより入力信号で
ある複合同期信号を標本化すればよい。
このタイミングパルスによる標本化出力に変化が検出さ
れた時刻をそれぞれ垂直同期部の始点および終点として
扱ってもよいが、さらに厳密には、始点および終点はこ
の時刻より僅かな時間ｔだけ前にある。
れた時刻をそれぞれ垂直同期部の始点および終点として
扱ってもよいが、さらに厳密には、始点および終点はこ
の時刻より僅かな時間ｔだけ前にある。
この時間ｔは第２図ｆに示すように、水平同期パルスの
前縁からこのタイミングパルスまでの遅れ時間である。
前縁からこのタイミングパルスまでの遅れ時間である。
さらに着目すべきことは、第２図ｅでハツチングの施さ
れなかった位相領域は、前述のように水平同期信号の１
周期内に２回あるので、水平同期中点Ｑの前後をそれぞ
れ領域Ｉ、領領域とすれば、信号の変移が領域■で検出
されたときは奇フィールド、領域■で検出されたときは
偶フィールドになる。
れなかった位相領域は、前述のように水平同期信号の１
周期内に２回あるので、水平同期中点Ｑの前後をそれぞ
れ領域Ｉ、領領域とすれば、信号の変移が領域■で検出
されたときは奇フィールド、領域■で検出されたときは
偶フィールドになる。
すなわち、領域■と領域■でそれぞれタイミングパルス
を発生し、そのタイミングで入力信号を標本化してゆけ
ば、垂直同期部の始点および終点と同時に奇フイールド
同期と偶フイールド同期とを識別することもできる。
を発生し、そのタイミングで入力信号を標本化してゆけ
ば、垂直同期部の始点および終点と同時に奇フイールド
同期と偶フイールド同期とを識別することもできる。
第３図は本発明実施例回路構成図である。
１は複合同期信号人力、２は位相同期回路で、複合同期
信号中の水平同期前縁の基本繰返しき周期２位相の一致
した水平同期基準点のパルスまたは、これの整数倍の周
期の各種パルスを発生するよう構成されている。
信号中の水平同期前縁の基本繰返しき周期２位相の一致
した水平同期基準点のパルスまたは、これの整数倍の周
期の各種パルスを発生するよう構成されている。
この位相同期回路２は、前述の領域■および領域■に存
在するタイミングパルスを制御線３に発生する。
在するタイミングパルスを制御線３に発生する。
４は標本化回路で制御線３からのタイミングパルスを受
けた時点で、入力１からの複合同期信号をサンプルホー
ルドし、得られた垂直同期パルスを出力端子５に出力す
るよう構成されている。
けた時点で、入力１からの複合同期信号をサンプルホー
ルドし、得られた垂直同期パルスを出力端子５に出力す
るよう構成されている。
この例では標本化回路４に、よく知られたＤ型フリップ
フロップが用いられている。
フロップが用いられている。
複合同期信号をこのＤ型フリップフロップのＴ入力に加
え、Ｔ入力へ位相同期回路２からの領域Ｉおよび領域Ｈ
に存在するタイミングパルスを加えて、出力Ｑにサンプ
ルホールドされた信号を得る。
え、Ｔ入力へ位相同期回路２からの領域Ｉおよび領域Ｈ
に存在するタイミングパルスを加えて、出力Ｑにサンプ
ルホールドされた信号を得る。
第４図はこの垂直同期分離の動作を示す図である。
図中領域■および領域■のタイミングパルスをそれぞれ
実線と点線で示しである。
実線と点線で示しである。
奇フイールド垂直同期は、領域Ｉのタイミングでハイレ
ベルからローレベルへと遷移して、垂直同期信号が検出
されている。
ベルからローレベルへと遷移して、垂直同期信号が検出
されている。
この標本化回路４の出力に検出された時刻は、前述のよ
うに入力信号の垂直同期信号の前縁より時間ｔだけ遅延
しているが、これは領域■のタイミングが水平同期基準
点より遅延させた分に等しく、この時間ｔは正確に知る
ことができるので検出された垂直同期信号前縁から、入
力の垂直同期前縁を正確に知ることができる。
うに入力信号の垂直同期信号の前縁より時間ｔだけ遅延
しているが、これは領域■のタイミングが水平同期基準
点より遅延させた分に等しく、この時間ｔは正確に知る
ことができるので検出された垂直同期信号前縁から、入
力の垂直同期前縁を正確に知ることができる。
また垂直同期前縁が領域■のパルスで検出されたか、領
域■のパルスで検出されたかにより、許フィールド垂直
同期と偶フイールド垂直同期とを分離することができる
。
域■のパルスで検出されたかにより、許フィールド垂直
同期と偶フイールド垂直同期とを分離することができる
。
第５図に、位相同期回路の構成例を示す。
フレーム間符号化方式では、この位相同期回路２１は、
標本化クロックを発生する電圧制御発振器２３の出力を
分周回路２４により分周して局部水平同期パルスを得て
、これを入力信号１の水平同期前縁と位相比較し、その
出力で先の電圧制御発振器２３の位相２周波数を制御し
て、標本化クロックを入力同期信号に位相同期している
。
標本化クロックを発生する電圧制御発振器２３の出力を
分周回路２４により分周して局部水平同期パルスを得て
、これを入力信号１の水平同期前縁と位相比較し、その
出力で先の電圧制御発振器２３の位相２周波数を制御し
て、標本化クロックを入力同期信号に位相同期している
。
２２は低域沖波器、２５は遅延回路である。
ここで、フレーム間符号化方式では同期標本化のために
、この位相同期回路は不可欠なものであるので、それを
利用すれば本発明実施のために新たな回路を設ける必要
がない。
、この位相同期回路は不可欠なものであるので、それを
利用すれば本発明実施のために新たな回路を設ける必要
がない。
第６図は本発明の第２実施例回路構成図である。
先の第１の実施例で示した回路に、Ｄ型フリップフロッ
プ６およびアンドゲート７を追加し、検出された垂直同
期の前縁パルス（第４図ｄ）を制御線８に得て、ライン
カウンタ９の制御を行なうよう構成されている。
プ６およびアンドゲート７を追加し、検出された垂直同
期の前縁パルス（第４図ｄ）を制御線８に得て、ライン
カウンタ９の制御を行なうよう構成されている。
ラインカウンタ９は位相同期回路２からの水平同期基準
点パルス（第５図で分周回路２４の出力に相当）を受け
てこれを計数し、フレームパルスおよび走査線番号を出
力する動作を行なうもので、フレーム間符号化方式の制
御には不可欠なものである。
点パルス（第５図で分周回路２４の出力に相当）を受け
てこれを計数し、フレームパルスおよび走査線番号を出
力する動作を行なうもので、フレーム間符号化方式の制
御には不可欠なものである。
このラインカウンタ９に同期式回路を使用し、そのロー
ド入力に先の制御線８より垂直同期前縁パルスを入力す
ると、偶フイールド垂直同期のとき水平同期基準パルス
との一致がとれた時点で、ロードパターン発生器１０か
ら与えられる走査線番号がロードされ、ラインカウンタ
９の入力信号への同期化を行なうことができる。
ド入力に先の制御線８より垂直同期前縁パルスを入力す
ると、偶フイールド垂直同期のとき水平同期基準パルス
との一致がとれた時点で、ロードパターン発生器１０か
ら与えられる走査線番号がロードされ、ラインカウンタ
９の入力信号への同期化を行なうことができる。
この第２の実施例では、検出された垂直同期は奇フィー
ルドおよび偶フィールドの垂直同期を含んでいるが、同
期式カウンタの機能を利用すれば、水平同期基準点の位
置で、正確に偶フィールド（または水平同期中点におけ
る奇フィールド）を検出し、カウンタ系の同期化をはか
ることができる。
ルドおよび偶フィールドの垂直同期を含んでいるが、同
期式カウンタの機能を利用すれば、水平同期基準点の位
置で、正確に偶フィールド（または水平同期中点におけ
る奇フィールド）を検出し、カウンタ系の同期化をはか
ることができる。
本発明による特長を要約すれば、次のとおりである。
（１）フレーム間符号化方式など、複合同期信号の水平
同期信号に同期した各種クロックを得るための位相同期
回路を備えた方式では、単にフリップフロップ１ケを追
加するこさにより、垂直同期位置を正確に検出できる回
路が実現される。
同期信号に同期した各種クロックを得るための位相同期
回路を備えた方式では、単にフリップフロップ１ケを追
加するこさにより、垂直同期位置を正確に検出できる回
路が実現される。
（２）検出された垂直同期信号の前縁位置が、水平同期
基準点（水平同期前縁の基本繰返し点）の後方１／２Ｈ
以内か、または前方１／２Ｈ以内かにより奇フイールド
垂直同期と偶フイールド垂直同期と偶フイールド垂直同
期を容易に識別するこ乏ができる。
基準点（水平同期前縁の基本繰返し点）の後方１／２Ｈ
以内か、または前方１／２Ｈ以内かにより奇フイールド
垂直同期と偶フイールド垂直同期と偶フイールド垂直同
期を容易に識別するこ乏ができる。
（３）この垂直同期検出回路を同期式のラインカウンタ
に組合わせれば、このラインカウンタを水平同期基準点
で正確に入力同期信号に同期化することができる。
に組合わせれば、このラインカウンタを水平同期基準点
で正確に入力同期信号に同期化することができる。
以上説明したように、本発明による垂直同期検出回路は
、従来のアナログ積分形回路に比べ、同期検出位置や偶
奇フィールドの誤認がなく、わずかの回路素子の追加の
みで安定かつ確実に垂直同期を検出し、カウンタ系の同
期化をはかることができる。
、従来のアナログ積分形回路に比べ、同期検出位置や偶
奇フィールドの誤認がなく、わずかの回路素子の追加の
みで安定かつ確実に垂直同期を検出し、カウンタ系の同
期化をはかることができる。
最近、画像信号のフレーム構成上の特徴に符号化アルゴ
リズムを密接に関連づけた各種符号化方式による帯域圧
縮方式が検討されているが、本発明はこのような方式に
適用されるとき、その効果は特に大きい。
リズムを密接に関連づけた各種符号化方式による帯域圧
縮方式が検討されているが、本発明はこのような方式に
適用されるとき、その効果は特に大きい。
なお、上記波形図はＮＴＳＣ方式で説明したが、その他
の方式にも同様に本発明を実施することができる。
の方式にも同様に本発明を実施することができる。
第１図は複合同期信号波形図、ａは奇フィールド、ｂは
偶フィールド。 ■・ＢＬＫは垂直ブランキング、ＥＱＬは等化パルス部
、■・ＳＹＮは垂直同期部、Ｈ−８ＹＮは水平同期パル
ス。 第２図は規準化された複合同期信号波形図ａはタイミン
グ基準点、ｂは水平同期信号、Ｃは等化パルス部、ｄは
垂直同期部、ｅは位相領域の区別、ｆはタイミングパル
ス。 第３図は本発明実施例回路構成図、第４図は動作説明用
波形図、ａは複合同期信号、ｂはタイミングパルス、Ｃ
は垂直同期部の識別、ｄは垂直同期位置縁の識別、ＯＤ
■）は奇フィールド、ＥＶＥＮは偶フィールド、第５図
は位相同期回路の構成側図、第６図は本発明実施例回路
構成図。 １……複合同期信号入力、２……位相同期回路、３……
制御線、４……標本化回路、５……標本化出力、６……
Ｄ型フリツプフロツプ、７……アンドゲート、８……制
御線、９……ラインカウンタ、１０……ロ一ドパターン
発生器。
偶フィールド。 ■・ＢＬＫは垂直ブランキング、ＥＱＬは等化パルス部
、■・ＳＹＮは垂直同期部、Ｈ−８ＹＮは水平同期パル
ス。 第２図は規準化された複合同期信号波形図ａはタイミン
グ基準点、ｂは水平同期信号、Ｃは等化パルス部、ｄは
垂直同期部、ｅは位相領域の区別、ｆはタイミングパル
ス。 第３図は本発明実施例回路構成図、第４図は動作説明用
波形図、ａは複合同期信号、ｂはタイミングパルス、Ｃ
は垂直同期部の識別、ｄは垂直同期位置縁の識別、ＯＤ
■）は奇フィールド、ＥＶＥＮは偶フィールド、第５図
は位相同期回路の構成側図、第６図は本発明実施例回路
構成図。 １……複合同期信号入力、２……位相同期回路、３……
制御線、４……標本化回路、５……標本化出力、６……
Ｄ型フリツプフロツプ、７……アンドゲート、８……制
御線、９……ラインカウンタ、１０……ロ一ドパターン
発生器。
Claims (1)
- 【特許請求の範囲】 １水平向期信号の周期を基準とする位相領域であって、
水平同期パルス、等化パルスまたは垂直同期サレーショ
ンのいずれもが存在しない二つの位相領域（■または■
）内で、複合同期信号のレベルを周期的に監視し、この
レベルに変移が検出されたときを基準に垂直同期信号を
検出する垂直同期信号検出方法。 ２水平開期信号の周期を基準とする位相領域であって、
水平同期パルス、等化パルスまたは垂直同期サレーショ
ンのいずれもが存在しない二つの位相領域（Ｉまたは■
）内に、タイミングパルスを発生する位相同期回路さ、
このタイミングパルスにより入力複合同期信号を標本化
する回路とを備えたことを特徴とする垂直同期信号検出
回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51129009A JPS58707B2 (ja) | 1976-10-27 | 1976-10-27 | 垂直同期信号検出方法および回路 |
| CA289,345A CA1099403A (en) | 1976-10-27 | 1977-10-24 | Vertical synchronizing signal detector for television video signal reception |
| US05/845,745 US4198659A (en) | 1976-10-27 | 1977-10-26 | Vertical synchronizing signal detector for television video signal reception |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51129009A JPS58707B2 (ja) | 1976-10-27 | 1976-10-27 | 垂直同期信号検出方法および回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5353918A JPS5353918A (en) | 1978-05-16 |
| JPS58707B2 true JPS58707B2 (ja) | 1983-01-07 |
Family
ID=14998896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51129009A Expired JPS58707B2 (ja) | 1976-10-27 | 1976-10-27 | 垂直同期信号検出方法および回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4198659A (ja) |
| JP (1) | JPS58707B2 (ja) |
| CA (1) | CA1099403A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0433789Y2 (ja) * | 1988-06-15 | 1992-08-12 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55157115A (en) * | 1979-05-24 | 1980-12-06 | Mitsubishi Electric Corp | Pcm recording and reproducing device |
| JPS5741078A (en) * | 1980-08-22 | 1982-03-06 | Seiko Epson Corp | Synchronizing circuit of matrix television |
| USRE34317E (en) * | 1982-08-05 | 1993-07-20 | Seiko Epson Corporation | Variable frequency oscillator |
| JPS5930371A (ja) * | 1982-08-12 | 1984-02-17 | Matsushita Electric Ind Co Ltd | 同期信号処理回路 |
| EP0269741B1 (en) * | 1986-04-14 | 1993-09-29 | Sanyo Electric Co., Ltd | Circuit for generating vertical synchronizing pulses |
| US4769705A (en) * | 1987-06-30 | 1988-09-06 | Rca Licensing Corporation | Deflection synchronizing apparatus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3567860A (en) * | 1968-03-07 | 1971-03-02 | Hewlett Packard Co | Television synchronizing system |
| US3688037A (en) * | 1970-09-30 | 1972-08-29 | Rca Corp | Synchronizing system |
| JPS521847B2 (ja) * | 1972-03-31 | 1977-01-18 | ||
| NL171403C (nl) * | 1972-06-15 | 1983-03-16 | Philips Nv | Schakeling voor het opwekken van een stuursignaal voor de rasterafbuiging in een televisie-ontvanger, alsmede televisie-ontvanger daarvan voorzien. |
| US3963865A (en) * | 1975-06-04 | 1976-06-15 | Trans-American Video, Inc. | Anti-piracy method and system |
-
1976
- 1976-10-27 JP JP51129009A patent/JPS58707B2/ja not_active Expired
-
1977
- 1977-10-24 CA CA289,345A patent/CA1099403A/en not_active Expired
- 1977-10-26 US US05/845,745 patent/US4198659A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0433789Y2 (ja) * | 1988-06-15 | 1992-08-12 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4198659A (en) | 1980-04-15 |
| CA1099403A (en) | 1981-04-14 |
| JPS5353918A (en) | 1978-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4847678A (en) | Dual mode gen-lock system which automatically locks to color burst or to sync information | |
| EP0295120B1 (en) | A phase detector | |
| JPH0783467B2 (ja) | テレビジヨン表示方式 | |
| JPS58707B2 (ja) | 垂直同期信号検出方法および回路 | |
| WO1991017631A1 (en) | Method and apparatus for synchronization in a digital composite video system | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| US3991270A (en) | Circuit arrangement for line synchronization in a television receiver | |
| KR0149809B1 (ko) | 클럭발생회로 | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JP2794693B2 (ja) | 水平偏向回路 | |
| JPH0628383B2 (ja) | フレーム同期パターン分離回路 | |
| JPH0336472B2 (ja) | ||
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| JPH0218636B2 (ja) | ||
| KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
| JP2574743B2 (ja) | 映像信号の処理装置 | |
| JP2609936B2 (ja) | Ｍｕｓｅ／ｎｔｓｃコンバータ | |
| JPH02168774A (ja) | フエーズロツクループ装置 | |
| JPH0552110B2 (ja) | ||
| JPS59221091A (ja) | クロツク位相ロツク方式 | |
| JPH0644831B2 (ja) | 映像信号カラ−フレ−ム作成装置 | |
| JPS6229273A (ja) | 自動周波数引込回路 | |
| JPH02202178A (ja) | テレビジョン信号用同期抽出回路 | |
| JPH05244454A (ja) | テレビジョン受像機の水平同期回路 | |
| JPH0414541B2 (ja) |