JPS59221091A - クロツク位相ロツク方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技　　術　　分　　野 本発明は、ドツトインターレースを施しり画像信号に対
し、画像信号処理系統のシステムクロックを位相ロック
するクロック位相ロック方式に関し、特に、比較的簡易
低床な構成の装置によって安定確実にクロック位相ロッ
クを行ない得るようにしたものである。

従来技術 一般に、ドツトインターレースによりサブサンプリング
を施した画像信号Ｇこ付与するフレーム同期パルス、水
平同期パルス等の同期用信号、あるいは、かかる画像信
号を受信して正確に再生するための同期用信号の発生に
関しては、ドツトインターレースによりサブサンプルし
た画像信号を受信側にて正確なタイミングをもってサン
プリングしなければ、原画像信号を実用し得る程度に再
現することが不可能となる。したがって、送信側にてこ
の種の画像信号に付与した上述した各同期用信号と正確
に位相ロックした同期用信号を発生させることが必要と
なるが、かかる画像信号処理系統を駆動するシステムク
ロックとしては、ドツトインターレースによるサブサン
プルの周期に比して格段に精密な精度をもってドツトイ
ンターレースに位相同期させる必要がある。しかしなが
ら、かかる高精度のクロック位相ロックを安定確実に実
現するのは、従来、極めて困難であった。

すなわち、クロックパルス列に対して正確な位相ロック
を施すには、波数の多いバースト信号を用いて継続的な
同期制御を行なうのが望ましいが、画像情報信号の伝送
効率の点からすれば、画像情報再生時に使用する同期用
信号を確保するためとはいえ、伝送信号中に同期用信号
が占有する期間の情報信号自体の伝送期間に対する比率
をかかる継続的バースト信号の挿入によって増大させる
ことは望ましくない。また、受信側に設けた同期用信号
発生器自体の信号発生のタイミングは正確であっても、
その同期用信号発生器と受信した画像信号を正確に再生
するためのサンプリングを行なうサンプラとの間に位相
ドリフトが存在すれば、高精度のクロック位相ロックは
全く期待し得ない。

さらに、画像信号に付与する同期用信号としては、いわ
ゆる同期損による画像信号処理系のダイナミック・レン
ジの狭化を避けるために、同期用信号を画像情報信号に
同一極性にて付加する正極同期方式とするのが望ましい
が、正極同期方式の同期用信号を伝送信号中から効率よ
く確実に抽出して、クロック位相ロックに使用するのは
極めて困難である。

しかも、かかる技術上の種々の困難に加えて、経済性の
点からも高精度のクロック位相ロックには問題があり、
例えば、受信側における同期用信号発生器の残留位相オ
フセットを軽減するためには、ルビジウム発振器など、
極めて正確な発振周波数にて安定Ｇこ発振する発振器を
用いるのが望ましいが、この種の発振器は極めて高価で
あり、実用的価格の点で使用が困難である。

発明の要点 本発明の目的は、上述した従来の困難を解決してその欠
点を除去し、比較的簡単で低置な構成の回路装置により
、安定確実に高精度のクロック位相ロックを実現し得る
クロック位相ロック方式を提供することにある０ すなわち、本発明クロック位相ロック方式は、ドツトイ
ンターレースを施した入力画像信号をディジタル化して
ディジタル画像信号を形成するア、ナログ・ディジタル
変換器と、前記ディジタル画像信号からフレーム同期パ
ルスおよび水平同期ノクルスを検出する同期検出手段と
、前記フレーム同期パルスおよび前記水平同期／々ルス
により位相制御した内部水平同期パルスを形成する同期
ノクルス発生器と１前記水平向期パルスと前記内部水平
同期、＜ルスとの位相差を検出する位相検出器を有する
位相制御手段と、前記位相差に応じて位相制御したクロ
ックパルスを形成するクロック発生器とを備え、前記ク
ロックパルスによって前記アナログ・ディジタル変換器
を駆動することにより、前記クロックパルスに位相ロッ
クして前記ドツトインターレースを施した入力画像信号
をディジタル化するようにしたことを特徴とするもので
ある。

実施例 以下に図面をお照して実施例Ｏこつき本発明の詳細な説
明する。

まず、サブサンプル伝送方式において画像信号に付加す
るに好適な同期用信号の構成例を第１図、（ａ）〜（Ｃ
）に示す。この同期用信号はフレーム同期パルスおよび
水平同期パルスからなっており１そのうち、フレーム同
期パルスは、第１図（ａ）　、　（ｂ）に示すように、
画像信号の順次のフレーム毎に８クロック周期の極性反
転を数１０サイクルの期間反復するパルス列を、相隣る
２ラインに互いに反対極性にして設けたものである。し
たがって、かかる構成にしたフレーム同期パルスは、そ
のフレーム同期パルスを付加した画像信号をめコンバー
タによりディジタル化する際（こ、そのＡ／Ｄコンバー
タを駆動するクロックパルス列が如何なる位相になって
いても、フレーム同期のタイミングを必ず正確に検出し
得るようになっている。しかも、かかる構成のフレーム
同期パルス列に近似した構成の画像信号成分パルス列も
しくはノイズは、統計的に、画像信号中に含まれる確率
は極めて小さいので誤動作を生ずる可能性は極めて少な
いものである。さらに、確実に動作させる場合には、近
似した構成の画像信号成分が画像信号中に含まれている
ときに、送信側にて、フレーム同期パルス列・に引続く
水平同期パルス領域を変えることによって、その画像信
号成分を排除することができ、また、近似した構成のノ
イズ列が画像信号中に混入したときには、複数フレーム
期間に亘ってフレーム同期パルスの検出を反復すること
Ｇこより、突発的なノイズ列と区別してフレーム同期パ
ルスであることを確認し、正しいフレーム同期パルスと
判断して、タイミングの誤認を避けることができる。

上述のようにして画像信号中のフレーム同期パルスが検
出されると、そのフレーム同期パルスに引続く水平同期
パルス領域の位置が判るので、容易に水平同期パルスを
も検出することができる。

その検出した水平同期パルスと内部にて同期発生させた
内部水平同期パルスとの位相を比較して両者間の位相差
を検出すれば、その位相差を表わす信号を用いて入力画
像信号中の水平同期パルスに位相ロックした画像信号処
理用システムクロックを発生させることができる。

しかして、上述のようにして検出する水平同期パルスの
好適な波形の例としては、第１図（Ｃ）に示・すように
、０レベルが数クロック期間連続した後に１１クロック
分だけ％レベルが存在し、さらに、その後に数クロック
期間、Ａレベルが連続し、その後に画像情報信号が続く
形態とする。この数クロック期間連続した％レベル領域
は画像信号レベルのダイナミックレンジの中央値である
ので、画像信号をクランプする場合に有効に利用するこ
とができる。

しかしながら、第１１１（Ｃ）に実線にて示す上述した
階段状の水平同期パルスの信号波形は、画像信号の伝送
中に、その伝送路の伝送帯域幅の制限によって点線にて
図示するように平滑化される。すなわち、画像信号をサ
ブサンプルしてドツトインターレースの状態に狭帯域化
して伝送する際の伝送路は、伝送帯域幅が特に狭くなっ
ているのが一般である。

上述した水平同期パルスと内部水平同期パルスとの位相
差を検出するための水平同期パルスの位相検出は、第２
図に示すような動作原理によって比較的簡単に行なうこ
とができる。すなわち、第・２図の最上段に示すように
伝送時に平滑化された水平同期パルスの信号波形に対し
、内部水平同期パルスの方形波の立上りが、波形への位
置にあるときには内部水平同期パルスの位相進みであり
、波形Ｂの位置にあるときには両者の位相が一致してお
り、波形Ｃの位置にあるときには内部水平同期パルスの
位相遅れである。

かかる動作原理に基づく位相検出は第８図に示すような
簡単な構成の位相検出器によって行なうことができる。

すなわち、例えば２クロック周期の遅延時間を有する２
個の遅延回路１１．１２を直列に接続して受信した水平
同期パルスを供給し、その両端信号Ａ、Ｏを加算器１３
に導き、その加算出力の％を減算器１４に導くとともＧ
こ、上述の２個直列にした遅延回路１１．１２の中間信
号ＢをＡ＋０ もその減算器１４に導いて、−璽−Ｂなる形態の位相検
出出力信号を取出す。

第８図示の回路構成において２個直列に接続した遅延回
路１１．１２の両端および中点に現われる水平同期パル
スの信号波形Ａ、ＯおよびＢは第４、図の上段Ｇこ示す
ようになり、両端信号ＡとＣとのＡ＋（３ 和の％すなわち薯「は中段に図示する波形となり、減算
器１４１の差出力信号波形は同図の下段に示す波形とな
る。この波形を内部水平同期パルスの前縁にてサンプル
すると、位相の一致が得られたときにそのサンプル値が
°°０”　となるので、位相制御に好都合である。

つぎに、上述のような位相検出器を用いた本発明方式の
クロック位相ロック回路の構成例を第５図に示す。図示
の構成においては、ドツトインターレースによりサブサ
ンプルを施した画像信号をアナログ−ディジタル変換器
１によりディジタル化し、その変換出力ディジタル画像
信号をフレームパルス検出器２に供給して、第１図につ
き前述したようにしてフレーム同期パルスを検出し、か
かる受信画像信号中のフレーム同期パルス、もしくは、
後述する内部同期発生器からの内部フレーム同期パルス
をスイッチＳを介して水平同期ゲート回路８に４き、上
述した変換出力ディジタル画像信号中からフレーム同期
パルスジこ引続く水平開・期パルスを含む区間の画像信
号部分を水平同期パルス４に導いて水平同期パルスを検
出する。その水平同期パルスおよび前述のフレーム同期
パルスを内部同期発生器５に印加し、それらの入力同期
パルスに位相同期した内部水平同期パルスを発生させる
。しかる後に、その内部水平同期パルスを位相検出器６
に導き、第２面乃至第４図につき前述したようにして受
信画像信号中の水平同期パルスと内部水平同期パルスと
の位相差を検出し、その位相差を、加算器８を介し、電
圧制御発振器９に印加して、その位相差（こ応じて変化
する発振周波数の発振出力パルス列をクロックパルスと
してアナログ・ディジタル変換器１に供給し、入力画像
信号の標本化等の変換動作のタイミングを制御する。し
たがって、第５図示の回路装置における電圧制御発振器
９の発振出力パルス列に対して、入力画像信号のＡ／Ｄ
変換出力における水平同期パルスは位相ロックしたもの
となり、その結果として、ディジタル画像信号に位相ロ
ックしたクロックパルス列として取出すことができる。

しかして、図示の筒路構成Ｇこおいては、位相検出器６
からの位相差情報を電圧制御発振器９に帰還してループ
制御により発振出力のクロックパルスとディジタル画像
信号の水平同期パルスとを位相同期させることにより、
入力画像信号に施したザブサンプリングのドツトインタ
ーレースに関して精密にクロック位相ロックを行なうこ
とができる。しかし〜水晶制御の電圧制御発振器を用い
た場合Ｇこは位相の残留オフセットが固定的に生ずる。

その残留位相オフセットを無視し得る程度にループ制御
利得を増大させるとループ制御系に〕ｈンテイングが生
じて不安定となるので、かかる場合には、位相検出器６
により検出した位相差をオフセット検出器７に導き、フ
レーム期間程度の比較的長い時定数をもって積分してそ
の積分値が許容範囲を超えた場合に許８範囲内に引戻す
極性にして加算器８により検量出力位相差に加算し、残
留オフセットの自動調整を行なう。

また、スイッチＳを介して水平同期ゲート回路８Ｇ口供
給するフレーム同期パルスは、ループ制御、系の動作が
安定した状態においては、内部発生のフレーム同期ハル
ストするカ、水平同期ノ＜　／ｌ／　ス（７）位相差が
極端に大きい場合、あるいは、さらＧこ、フレーム同期
パルスについて内部発生のもののタイミングが外れた場
合にのみ、受信画像信号から検出したものを直接に供給
する。

なお、以上の説明においては、専ら２：１サブサンプル
伝送の例について述べたが、この例に限ることなく、本
発明を４：１サブサンプル伝送（こも適用することがで
き、また、サンプル点の配列も、格子型、千鳥型、七の
日型等となし得ること勿論である。

効　　　　果 以上の説明から明らかなように、本発明によれば、ドツ
トインターレースによりサブサンプルした画像信号をデ
ィジタル処理する際のシステムクロックの位相ロック−
を高精度に行ない得るのみならず、アナログ・ディジタ
ル変換器を駆動するクロックの位相自体が位相ロック・
ループ内に入つ４ているので、システム的な位相オフセ
ットは発生せず、しかも、サブサンプル伝送信号の受信
再生時に行なうりサンプルをアナログ・ディジタル変換
器の標本化が兼ねており、また、正極同期を用いれば、
同期損も生じない、という格別の効果が得られる。

【図面の簡単な説明】

第１図（ａ）〜（０）はサブサンプルした画像信号しこ
付加するフレーム同期パルスおよび水平同期パルスの構
成をそれぞれ示す波形図、 第２図は水平同期パルス検出の動作原理を示す信号波形
図、 第３図は同じくその水平同期パルス検出回路の構成例を
示すブロック線図、 第４図は同じくその水平同期パルス検出回路の検出出力
信号波形の例を示す波形図、 第５図は本発明方式によるクロック位相ロック装置の構
成例を示すブロック線図である。 １・・・アナログ・ディジタル変換器、２・・・フレー
ム同期パルス検出器１ 、ａ・・・水平同期ゲート回路、 ４・・・水平同期検出器、　　５・・・内部同期発生器
、６・・・位相検出器、　　　　７・・・オフセット検
出器、８・・・加算器、　　　　　９・・・屯田制御発
振器、１．１．１２・・・遅延回路、１３・・・加算器
、１４・・・減算器。 特許出願人　　日本放送協会 第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 Ｌ〜　ドツトインターレースを施した入力画像信号をデ
   ィジタル化してディジタル画像信号を形成するアナログ
   ・ディジタル変換器と、前記ディジタル画像信号からフ
   レーム同期パルスおよび水平同期パルスを検出する同期
   検出手段と、前記フレーム同期パルスおよび前記水平同
   期パルスにより位相制御した内部水平同期パルスを形成
   する同期パルス発生器と、前記水平同期パルスと前記内
   部水平同期パルスとの位相差を検出する位相検出器を有
   する位相制御手段と、前記位相差に応じて位相制御した
   クロックパルスを形成するクロック発生器とを備え、前
   記クロックパルスによって前記アナログ・ディジタル変
   換器を駆動することにより、前記クロックパルスに位相
   ロックして前記ドツトインターレースを施した入力画像
   信号をディジタル化するようにしたことを特徴とするク
   ロック位相ロック方式。 ａ　前記位相検出器、その位相検出器の時定数より大き
   い時定数にて前記位相差に対するオフセット値を形成す
   るオフセット検出器および前記位相差と前記オフセット
   値とを加算する加算器をもって前記位相制御手段を構成
   し、前記加算器の加算出力により前記クロックパルス発
   生器を位相制御するようにしたことを特徴とする特許請
   求の範囲第１項記載のクロック位相ロック方式。