JP2574743B2 - 映像信号の処理装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は映像信号を時間軸方向にサンプリング量子化
して処理する装置に係り、特にその量子化に伴なう画質
劣化を最小限に抑え、かつ映像信号に含まれるノイズ及
び時間軸変動の影響を受けないようにした映像信号の処
理装置に関する。

〔発明の背景〕

映像信号の処理装置として従来から様々なものがあ
り、例えば映像信号をディジタル信号に変換する装置、
１フィールドあるいは１フレーム単位でメモリに蓄積し
て画像処理する装置、１ライン単位のメモリを遅延線と
して用いてくし形フィルタを構成したり、ドロップアウ
トなどによる信号欠落を補間によって補正したりする装
置、あるいは数ライン分の時間緩衝メモリを用いて映像
信号に含まれる時間軸変動分を除去する装置、映像信号
を時間軸圧縮して時分割多重して伝送する装置、さらに
は高精細映像信号を帯域圧縮して時分割多重して伝送す
る装置など多岐にわたっている。

これらのいずれにおいても所定のクロックを用いて映
像信号を時間軸方向にサンプリング量子化してそのサン
プル値毎に逐次処理する技術が必須となっている。

このサンプリングクロックの与え方として映像信号と
非同期で独立的に与える方法が最も簡便なことから従来
から用いられている。しかしこの方法では上記のメモリ
による時間緩衝作用を利用した装置などでは、映像信号
とサンプリングクロックが非同期なために生ずる時間軸
方向の量子化エラーが問題となり、処理後の映像信号に
その量子化エラーに基づく時間軸変動が発生したり、映
像信号の時間軸を圧縮伸張する装置などにいたっては、
その量子化エラーが拡大されて画質を著しく劣化させる
などの問題があった。

サンプリングクロックの他の形成方法として例えば映
像信号に含まれる時間軸変動分を除去する装置の場合に
ついて、文献（日本放送出版協会、放送技術双書５巻VT
R技術第６章）にも記載されているように、第５図に示
すいわゆるAFC回路を構成して、映像信号に同期したサ
ンプリングクロックを生成する方法が従来から公知であ
る。

第５図において、１は映像信号の入力端子、２はサン
プリングクロックの出力端子である。端子１からの入力
映像信号より水平同期分離回路３にて水平同期信号が分
離出力される。この水平同期信号は位相比較回路４の一
方に入力される。６は電圧制御発振回路であり、その出
力は分周回路７にて適宜分周され、入力映像信号の水平
走査周波数と同じ周波数の信号が回路７より出力され
る。回路３からの水平同期信号と回路７からの出力は位
相比較回路４にて位相比較され、両者の位相差に応じた
誤差電圧が回路４より出力され位相補償回路５を介して
回路６の制御電圧として供給される。以上の回路により
いわゆるAFC回路が構成され、その負帰還制御作用によ
って入力映像信号に同期したサンプリングクロックが端
子２より得られる。以上は水平同期信号に基づいてサン
プリングクロックを生成する従来方法であるが、上記文
献にも記載されているように、水平同期信号の代わりに
水平ブランキング期間内に重畳されているいわゆるバー
スト信号を用いて上記同様の負帰還ループを構成（これ
をAPC回路と称する）し、あるいは上記水平同期信号に
基づくAFC回路と上記バースト信号に基づくAPC回路の両
方を並用して、映像信号に同期したサンプリングクロッ
クを生成する方法も従来から公知である。

以上の従来方法は負帰還制御によるため、回路的外乱
などによってサンプリングクロックの位相変動が本質的
に残ってしまう問題があり、回路７の分周値が大きい程
サンプリングクロックと基準となる同期信号との位相距
離が大きくなって、位相変動の残留分も大きくなる問題
がある。

また、入力映像信号に時間軸変動があると上記APC系
あるいはAFC系の追従誤差を生じ、その追従性を高める
ためにAFC系,APC系の応答速度を高めると入力映像信号
に含まれるノイズにも敏感に応答し易くなって、逆に系
が擾乱されるなど動作が著しく不安定になる問題があり
さらには、VTRのスキューにみられるように入力映像信
号の時間軸変動が急変したり、増大した場合にはAFC系
あるいはAPC系が同期引込み範囲から逸脱してしまい装
置が動作不能になるなど信頼性が著しく低下してしまう
問題を有していた。

〔発明の目的〕

本発明は上記に鑑み、従来技術の欠点をなくし、映像
信号に含まれる時間軸変動やノイズの影響を大幅に軽減
し、かつ映像信号の時間軸方向の量子化に伴なう画質劣
化を最小限に抑えかつ視覚的にも目立ちにくくできる映
像信号の処理装置を提供するにある。

〔発明の概要〕

本発明は、上記の目的を達成するために、 少なくとも有効な映像情報を含まない第１のブランキ
ング期間を有し、かつ該第１のブランキング期間よりは
短い第２のブランキング期間に所定周波数のバースト信
号が多重されてなる映像信号を時間軸方向に標本化して
処理する信号処理装置において、 上記映像信号より上記バースト信号を分離する分離手
段と、 上記第１のブランキング期間の少なくとも一部に相当
するゲート期間を検出してゲート信号を出力する検出手
段と、 上記ゲート期間を除く期間で上記分離手段からのバー
スト信号の注入により発振の位相が制御されて所定周波
数のサンプリングクロックを生成する比較的Ｑの低い発
振回路と、 上記検出手段からのゲート信号に応答して、該ゲート
期間内で上記発振回路の発振周波数を制御する制御手段
と、 上記発振回路からのサンプリングクロックに応答して
上記映像信号を標本化して処理する処理手段と、 で構成される。

以上の構成により、まず、上記ゲート期間を除く期間
（第１の期間）で、上記バースト信号が該発振回路に注
入されて、その発振位相を該バースト信号に瞬時に追従
させる制御が行われる。次に、上記ゲート期間（第２の
期間）内で、上記発振回路の発振周波数の安定化を行う
制御が行われる。

この２つの制御モードが、それぞれ異なる時間帯（す
なわち、上記第１の期間と第２の期間）で交互に時分割
で動作することにより、該発振回路の発振の位相は該バ
ースト信号に位相同期しつつ、かつ、その発振周波数は
一定に制御される。

ここで、該バースト信号の位相に高速に追随させるた
めには、該発振回路のＱ（Quality factor:発振周波数
の選択度）を低くしなければならないが、一般に、この
Ｑを低くすると発振周波数が変動し易くなり、不安定に
なる問題を生ずる。本発明においては、この問題は、該
ゲート期間内での発振周波数の制御系を設けることによ
って解決される。

また、この２つの制御は互いに異なる時間帯で行わ
れ、同時に作用することはない。このため、作用の異な
る一方の制御系が他方の制御系に影響（攪乱など）を及
ぼすようなことがなくなり、それぞれの制御系を個別に
安定に動作させることができる。これにより、発振位相
の高速追随性と発振周波数の高安定化を完全に両立させ
ることができる。

かくして、処理すべき上記映像信号に含まれるジッタ
やスキューなどの時間軸変動（位相）に高速に追随し
て、かつ、周波数の安定度の高いサンプリングクロック
が生成されて、精度の高い信号処理を行わせることがで
きるようになる。

〔発明の実施例〕

以下本発明を実施例により詳細に説明する。第１図は
本発明に係わるサンプリングクロック生成回路100の一
実施例を示す図、第２図はその動作説明の波形図であ
る。

第１図において、10は映像信号の入力端子、20はサン
プリングクロックの出力端子である。端子10からの入力
映像信号（第２図のａ）よりそれに含まれる水平同期信
号（第２図ａのHS）が水平同期分離回路11にて分離出力
される。12は単安定マルチ回路であり、回路11からの出
力（第２図のｂ）の立下りでトリガされて所定時間幅τ
のゲートパルス（第２図のｃ）が出力される。14は帯域
通過フィルタであり、端子10からの映像信号よりそれに
含まれる周波数_０のバースト信号（第２図ａのBS）が
分離出力される。このフィルタ14からの出力はリミッタ
回路15で十分増幅されてのち、NANDゲート13の一方に供
給される。NANDゲート13の他方には上記回路12からのゲ
ートパルスが入力され、このゲートパルスによって上記
回路15からの出力がゲートされて、NANDゲート13からは
バースト信号BSに基づくバーストパルス（第２図のｄ）
のみが出力される。このバーストパルスは発振回路50の
発振開始を指令する信号として端子Ｓに供給される。発
振回路50の他方の端子Ｖには後述する制御電圧VCが端子
53を介して供給される。発振回路50は、その発振周波数
が上記制御電圧VCによって可変制御され、また発振開始
する位相は上記バーストパルスによって瞬時的に定めら
れる。この実施例では、上記発振回路50の発振周波数は
上記バースト信号の周波数と同じく_０になるように設
定される。この発振回路50からの出力（第２図のｅ）は
周波数逓倍回路60に供給される。端子10に入力される映
像信号の有する帯域に応じて、それを時間軸方向にサン
プリング量子化する際に、いわゆる折返しによるスプリ
アスが発生しない程度の必要にして十分なだけの高い周
波数のサンプリングクロックを得るように、上記発振回
路50からの出力はこの周波数逓倍回路60にて周波数がｎ
倍に逓倍される。このｎの一数値例として、例えば入力
映像信号がNTSC信号のように色信号が周波数_scの色副
搬送波で直交多重されて輝度信号と共に周波数多重され
て、上記バースト信号の周波数_０がその色副搬送波周
波数_scと等しい（_０＝_sc）ような場合には、その
サンプリングクロックの周波数は３_scで十分であり、
従ってこの場合のｎはｎ＝３と定められ、上記回路60に
て発振回路50からの出力はその周波数が３逓倍されて、
その出力はサンプリングクロックとして端子20より出力
される。

本発明においては、このｎの値は必要に応じて任意の
値に設定できるものであり、本発明の主旨をそれるもの
ではない。

次に上記発振回路50及び周波数逓倍回路60のより具体
的な実施例を第３図に示す。なおこの第３図の実施例
は、ｎ＝４の周波数逓倍回路60で構成した場合を示す。

発振回路50において、52は２入力のNANDゲートであ
り、一方の入力には上記第１図のNANDゲート13からのバ
ーストパルス（第２図のｄ）が端子51を介して供給され
る。ゲート52の出力は抵抗ＲとインダクタＬを介してゲ
ート52の他方の入力に接続され、かつその入力はコンデ
ンサC1とバリキャップC2によって交流的に接地される。
以上のR,L,C1,C2によって発振回路が構成され、その発
振周波数は、これらＲの抵抗値,Lのインダクタンス値,C
1,C2の容量値によって定まり、この実施例ではその発振
周波数は上記バースト信号の周波数_０と等しくなるよ
うに上記R,L,C1,C2の各値が定められる。なお、バリキ
ャップC2の容量値は端子53からの制御電圧VCに応じて可
変される。なお以上の発振回路50において抵抗Ｒは特に
用いなくても良い。

端子51からのバーストパルスは、第２図の波形図から
も明らかなように入力映像信号に含まれるバースト信号
の期間τ_Ｂのバースト半サイクルの期間（第２図ｄの斜
線部に示す期間）だけ低レベル“L"となり、それ以外の
期間では高レベル“H"となる。従って、NANDゲート52か
らの出力は、第２図のｅに示すように、バースト信号の
期間τ_Ｂでは、上記バーストパルス（従って映像信号の
バースト信号BS）に完全同期した出力（第２図ｅの斜線
部に示す出力）が得られ上記τ_Ｂ以降の期間では、バー
ストパルスは高レベル“H"となるため、NANDゲート52が
開いて発振を開始し、次のバーストパルスが入力される
まで発振継続して連続的な発振出力が得られる。

以上の動作説明からも明らかなように、上記発振回路
50からは、上記バーストパルスに即ち入力映像信号に含
まれる同期情報に相応するバースト信号に瞬時瞬時位相
同期し、かつそのバースト信号と同じ周波数_０を有す
る発振出力が瞬断されることなく連続的に得られる。

この発振回路50からの出力（第４図のｅ）は周波数逓
倍回路60に入力される。61は遅延回路62はEORゲートで
あり、遅延回路61の遅延時間τ_１（第４図e1のτ_１）
は、上記発振回路50からの出力の周波数_０に対してτ
_１＜1/2_０となるように定められる。EORゲート62から
は第４図のe2に示すように、発振回路50からの出力の立
上り及び立下りの両エッジよりパルス幅τ_１のパルスが
生成出力される。このゲート62からの出力は共振周波数
２_０のタンク回路63により周波数２_０の成分が分離
され、その出力はリミッタ回路64で十分増幅されてデュ
ーティ比50％の矩形波（第４図のe3）に整形される。従
って上記回路64からは上記発振回路50からの出力を周波
数２逓倍した信号が得られる。65は遅延回路、66はEOR
ゲートであり、遅延回路65の遅延時間τ_２はτ_２＜1/4
_０となるように定められる。67は共振周波数４_０を
有するタンク回路、68はリミッタ回路である。以上の回
路65,66,67,68の動作は前記と同様であって、上記回路6
4からの出力を周波数２逓倍した周波数４_０のデュー
ティ比50％の矩形波の信号（第４図の）が上記回路68
より出力される。この回路68からの出力はサンプリング
クロックとして端子20に出力される。

以上の周波数逓倍回路60からの出力（第２図の及び
第４図の）は、上記発振回路50からの出力（第２図の
ｅ及び第４図のｅ）に位相同期しているため、上記出力
端子20からは、上記バーストパルスに、即ち入力映像信
号に含まれるバースト信号BSに瞬時瞬時位相同期し、か
つそのバースト信号の周波数の４倍の周波数（４_０）
を有するサンプリングクロックが瞬断されることなく連
続的に得られる。

上記したように、サンプリングクロックは、入力映像
信号に含まれる同期情報（バースト信号）に瞬時瞬時位
相同期して生成されるから、そのサンプリング量子化に
よる時間軸誤差は生ずることはなく、また入力映像信号
に含まれる時間軸変動に対して何ら影響を受けることな
くその時間軸変動にほぼ完全に追随したサンプリングク
ロックを安定かつ正確に得ることができる。また、上記
発振回路50の発振開始の位相は上記複数のサイクル数を
有するバースト信号のいわば平均的な位相によって定ま
るため、入力映像信号のS/Nが劣化してバースト信号が
ノイズ性の位相変動を生じても、その時間平均化効果に
よって、その影響を大幅に軽減できる効果が得られる。

以上の本発明に係わるサンプリングクロック生成回路
100を、一例としてディジタル式のくし形フィルタに適
用した場合につき、第６図の実施例により説明する。

第６図において、30は映像信号の入力端子、36はくし
形フィルタ処理された映像信号の出力端子、100は先の
第１図に示したサンプリングクロック生成回路である。

31は低域通過フィルタであり、サンプリング処理によ
り生ずる折返しのスプリアス成分の発生を抑えるために
端子30からの入力映像信号はこのフィルタ31により予め
帯域制限される。

32はA/D変換回路、33はシフトレジスタ、あるいはRAM
などで構成されるラインメモリである。34はディジタル
加算回路、35はD/A変換回路である。

フィルタ31からの出力映像信号はサンプリングクロッ
ク生成回路100に供給され、先の第１図で述べたように
このサンプリングクロック生成回路100にてサンプリン
グクロックが生成されて出力される。またフィルタ31か
らの出力映像信号はA/D変換回路32で、上記回路100から
のサンプリングクロックにより逐次ディジタル信号に変
換される。回路32からの出力は、上記回路100からのサ
ンプリングクロックによりラインメモリ33に逐次書込ま
れ読取られる。

このラインメモリ33の容量は、入力映像信号の１水平
走査期間の情報の容量と同じ値になるように定められて
おり、回路100からのサンプリングクロックによって丁
度１水平走査期間だけ遅延された信号がこのラインメモ
リ33より出力される。このメモリ33からの遅延された出
力と回路32からの遅延されない出力とがディジタル加算
回路34で加算され、その出力はD/A変換回路35でアナロ
グ信号に変換される。

上記したように回路100からは入力映像信号に時間軸
変動が含まれていても、またS/Nが劣化してノイズが増
えても、ノイズの影響を受けることなく、その時間軸変
動にほぼ完全に追随したサンプリングクロックが連続的
に出力されるため、メモリ33からは正確に１水平走査期
間だけ遅延された出力が得られ、従って端子36からはノ
イズや時間軸変動の影響を受けることなく正しくくし形
フィルタ処理された所望の映像出力を得ることができ
る。

また以上述べた本発明のサンプリングクロック生成方
法によれば、サンプリング位相は水平走査毎に一定に揃
えられ、あるいはサンプリングクロックの周波数_ｓを
映像信号の水平走査周波数_Ｈの1/2の奇数倍に等しく
なるように選べば周波数インターリーブの効果により、
サンプリングにより生ずるスプリアス妨害を視覚的に大
幅に低減できる効果が得られ、裏を返せばフィルタ31の
遮断特性をゆるめることができ、従ってフィルタ31の遅
延ひずみによりもたらされる映像信号の波形ひずみを軽
減できるなどの副次的効果を得ることができる。

以上の第６図は映像信号のサンプリング処理装置の一
実施例を示すものであるが、本発明はこれに限定される
ものではなく、先に述べた映像信号を時間軸方向にサン
プリング処理する種種の装置に上記例とまったく同様に
適用できることはいうまでもなく、いずれの場合におい
ても得られる効果は同じである。

以上、第１図及び第３図の実施例におけるサンプリン
グクロックの周波数は、発振回路50の固有の発振周波数
によって定められるが、その発振周波数は電源電圧変動
や周囲温湿度変化，回路部品の経時変化などによって変
動する問題がある。

本発明はこうした問題をも解決し、常に安定した一定
周波数のサンプリングクロックを生成できる装置を提供
するものであり、そのサンプリングクロック生成回路10
0の他の実施例を第７図に示す。第８図はその動作説明
用の波形図である。

第７図において、先の第１図と共通の回路については
同一の符号を付してありその動作は前記とまったく同様
である。

16は垂直同期分離回路、17は単安定マルチ回路、18は
ラッチ回路、19はANDゲート回路21は水晶発振回路、22
は1/kの分周回路、23は位相比較回路、24はゲート回
路、25は位相補償回路、26は1/mの分周回路である。

端子10からの映像信号（第８図のａ）よりそれに含ま
れる水平同期情報（第８図ａのHS）が回路11にて分離出
力され（第８図のｂ），垂直同期情報（第８図ａのVS）
が回路16にて分離出力され（第８図のｃ），またバース
ト情報（第８図ａのBS）がフィルタ14にて分離出力され
る。回路16からの出力により単安定マルチ回路17がトリ
ガされて入力映像信号の垂直ブランキング期間に基づく
所定時間T₀のパルス幅の出力（第８図のｄ）が回路17よ
り得られる。この回路17からの出力は、いわば入力映像
信号の垂直ブランキング期間を検知した信号となる。回
路17からの出力は、ラッチ回路18のデータ入力Ｄとリセ
ット入力Ｒに供給され、上記T₀の時間回路18はリセット
されてその出力Ｑは抵レベル“L"となる。回路18のクロ
ック入力CKには上記回路11からの出力が供給され、上記
T₀の時間の後に最初に到来する回路11からの出力パルス
（の立上り）でトリガされてその出力Ｑは高レベル“H"
に転位する。この回路18の出力Ｑは第８図のｅに示すよ
うに所定時間T₁（＞T₀）の期間“L"の信号となる。回路
12からのゲートパルスは、この回路18からの出力により
ANDゲート回路19でゲートされ、従つて上記T₁の期間で
は、上記ゲートパルスがインヒビットされて回路19の出
力は“L",回路13の出力は“H"となるため、上記T₁の期
間で上記バーストパルスが発振回路50に供給されること
はない。この回路13からの出力であるバーストパルスの
出力波形を第８図のに示す。

回路13からのバースパルスは発振回路50の端子Ｓに入
力され、先の第１図及び第３図でも述べたように、この
バーストパルスに同期した発振出力（第８図のｇ）が得
られるが、上記の垂直ブランキングに相当するT₀の期間
では、その直前のバーストパルス（第８図のｘ）によ
って同期発振された出力となる。

本実施例は、この垂直ブランキング期間T₀において、
いわゆるPLL回路により、その発振出力を外部の安定な
発振出力に位相同期させて、周波数偏差を生じない安定
した発振周波数を確保するようにしたことを特徴とする
ものである。即ち、水晶発振回路21にて安定した周波数
の基準信号を得、回路22,23,24,25,50,60,26によりPLL
回路を構成して、回路50からの発振出力を上記T₀の期間
にて回路21からの基準信号に位相同期させるものであ
る。

回路21からの出力は回路22にて適宜1/kに分周され、
その出力は位相比較回路23の一方に供給される。回路50
からの発振出力は回路60にてｎ倍に周波数逓倍されての
ち回路26にて適宜1/mに分周され、その出力は位相比較
回路23の他方に供給される。なお、上記回路18からの出
力Ｑは上記分周回路22,26の各リセット入力Ｒに供給さ
れ、上記T₁以外の期間ではこれら分周回路22,26はリセ
ットされ、T₁の期間でのみリセットは解除されて正規の
分周が行われる。回路23にて分周回路22及び26からの出
力が位相比較され、両者の位相差に応じた誤差信号が回
路23より出力される。ゲート回路24は回路17からの出力
によって上記の垂直ブランキングT₀の期間だけ回路23か
らの出力をゲートして回路25に供給し、それ以外の期間
では回路24はオフとなって回路23から回路25への供給は
遮断されるとともに、回路24の出力インピーダンスは十
分高くなる。この結果、垂直ブランキングT₀の期間での
み回路23からの位相誤差信号が回路24を介して回路25に
供給され、それ以外の期間ではその位相誤差信号が回路
25に保持される。回路25は積分回路（具体的には一次遅
れ回路）などで構成され、この回路25にて位相誤差信号
は十分平滑され、また以上のPLL回路の特性が十分安定
するように特性補償される。この回路25の出力は制御電
圧VCとして前記した回路50の電圧制御入力端子Ｖに入力
される。

以上で構成されるPLL負帰還制御により、回路50の発
振出力は回路21からの安定な基準信号に位相同期結合さ
れ、その発振周波数_０は、上記基準信号の周波数を
_１とすると、次式で与えられ、 m,k,n,_１の値を適宜設定することにより、所望の発振
周波数_０を得ることができ、その発振周波数_０は上
記PLL負帰還制御により所望値に対して周波数偏差を生
ずることもなく、しかも上記垂直ブランキングT₀以外の
映像情報を含む期間ではその映像情報に瞬時瞬時位相同
期した発振出力を得ることができる。また、先の第５図
で述べた従来の追値制御形のAFC,APCとは異なり、基準
信号が一定の定値制御系であって、しかも位相同期結合
させるための基準信号（_１）と発振出力（_０）との
位相距離を小さくできること、従つて位相同期引込み時
の位相ずれ量を小さくできることなどから、系の十分な
反応速度を得ることができて発振出力の位相変動も生じ
難く、生じたとしてもそれはわずかであり、しかも発振
出力の位相は入力映像信号に含まれる同期情報に瞬時瞬
時揃えられるからその影響は大幅に軽減される。

なお、第７図の実施例において、逓倍回路60の出力を
分周回路26に供給する代わりに、図示しないが発振回路
50の出力を分周回路26に供給するようにしても良く、こ
の場合の基準信号周波数_１と発振周波数_０の関係は
次式で与えられ、 この場合も上記同様の効果を得ることができ、本発明の
主旨をそれるものではない。

また、分周回路22及び26を回路18からの出力でリセット
する場合を示したが、リセットを省略しても良く本発明
の主旨にそうものである。しかし本実施例の如くリセッ
トを施すことにより、上記PLL系の同期引込み時の各分
周回路22及び26の初期値設定がPLLの動作周期毎に一様
に行われるため、系の擾乱を起し難く常に安定にかつ速
やかに同期引込みを行わせることができる効果を得るこ
とができる。また、ラッチ回路18を省略して回路17から
の出力を回路19,26,22に供給するようにしても良いが、
本実施例の如くラッチ回路18を設けて上記垂直ブランキ
ング期間T₀を時間的に拡張した垂直ブランキング期間T₁
で上記分周回路22及び26のリセットを解除し、またAND
ゲート回路19を閉じるようにすることにより、不要の位
相誤差信号が回路25に供給保持されるのを防ぐことがで
き、上記PLL系の動作を一層安定化できる効果が得られ
る。かくして回路60より端子20に出力されるサンプリン
グクロックは上述したように断続されることなく連続的
な出力が得られる。

映像信号処理装置の一部、例えば映像情報の含まれて
いない水平及び垂直ブランキングを削除して映像情報の
含まれている期間のみをサンプリング処理してメモリに
格納するような装置では、上記の如く連続的なサンプリ
ングクロックを必要としないことがある。このような装
置に適用する場合のサンプリングクロック生成回路の一
実施例を第７図を用いて第２図に並記した波形図と共に
説明する。第７図において、41は単安定マルチ回路、4
2,43はラッチ回路、44はクロック計数回路である。単安
定マルチ回路41は上記回路11からの出力（の立上り）で
トリガされて所定時間幅τ_０のパルス（第２図のｇ）が
回路41より出力される。この回路41からの出力はラッチ
回路42で回路50からの出力により同期化される。回路42
からの出力は更にラッチ回路43で回路60からの出力で同
期化される。以上の回路42及び43の同期化により、回路
11からの出力パルスが水平同期信号HSに重畳されている
ノイズなどにより位相変動を生じてもそれは除去され
て、回路43からは所望のサンプリングクロックに完全同
期した出力が得られる。この回路43からの出力はクロッ
ク計数回路44のリセット入力Ｒに供給され、水平同期信
号HSより時間τ_０の期間リセットされ、それ以降でリセ
ット解除されて回路60からのクロックが所定数計数され
て時間にしてＴの間だけ回路44よりクロックが出力さ
れ、この出力（第２図のｈ）はサンプリングクロックと
して端子40に出力される。ここでこのサンプリングクロ
ックの開始点（第２図ａのＡ）及び終了点（第２図ａの
Ｂ）はいずれも入力映像信号の水平ブランキング期間内
に含まれるように上記のτ_０及びＴの値が設定される。
このため入力映像信号の種々の画像処理に対して必要に
して十分なだけのサンプリングクロックを得ることがで
き、画像処理に用いるメモリの容量を低減できる効果が
得られる。なお、以上の実施例では期間Ｔ内にバースト
情報BSを含むようにした場合を示すが、このバースト情
報BSを本発明の主旨とするサンプリングクロックの生成
手段でのみ用いてそれ以降の画像処理においてこのバー
スト情報を用いないような装置においては、回路41の遅
延時間τ_０を上記バースト情報BSを含むように設定する
ことにより、バースト期間をも除く映像情報期間でのみ
所望のサンプリングクロックを得ることができ、より一
層のメモリ容量の削減効果を得ることができる。以上は
水平ブランキング期間でサンプリングクロックを出力さ
せないようにした場合であるが、同様にして第８図のｈ
に示すように上記垂直ブランキングT₀及びその前後を含
む期間でサンプリングクロックを出力させないようにし
ても良く、いずれの場合も本発明の主旨にそうものであ
る。

以上の実施例では、映像信号の同期情報として従来か
らの水平走査単位の同期情報（水平同期信号及びバース
ト信号）と垂直走査単位の同期情報（垂直同期信号）を
用いた場合を図示したが、本発明はこれに限るものでは
なく、例えば複数の水平走査につき１つの水平同期情報
を割り当てるような場合、あるいは輝度情報と色度情報
を１つの水平走査期間に１つの同期情報を割り当てて時
分割多重するような場合、あるいは１つの水平走査期間
に複数の同期情報（例えば輝度情報に対する同期情報と
色度情報に対する同期情報）を割り当てるような場合、
あるいは垂直ブランキング期間のみを含んで特に垂直同
期情報を割り当てないような場合、更には第９図の波形
図に示すように、水平同期情報として水平同期信号を割
り当てずにバースト信号BSだけを割り当てるような場合
などにも適用できるものであり、これらいずれの場合に
おいても得られる効果は同じで、いずれも本発明の主旨
をそれるものではない。

〔発明の効果〕

以上述べたように本発明によれば、映像信号をディジ
タル信号に変換する装置、フィールドないしフレーム単
位で画像処理する装置、ライン単位で処理する装置、時
間緩衝メモリを用いて時間軸処理する装置などの種々の
映像信号処理装置において、映像信号を時間軸方向にサ
ンプリング処理するクロックを映像信号に含まれるノイ
ズ及び時間軸変動の影響を受けることなく映像情報に瞬
時瞬時位相同期して周波数偏差なく安定して得ることが
でき、映像信号の時間軸方向の量子化に伴なう時間軸誤
差の発生を防ぐことができ、スペリアス妨害などの画質
劣化を最少限に抑えて視覚的にも目立ち難くでき、装置
の性能，信頼性を大幅に改善できる効果が得られる。

【図面の簡単な説明】

第１図は本発明によるサンプリングクロック生成回路の
一実施例を示すブロック図、第２図はその各部波形図、
第３図は本発明に係る発振回路の一実施例を示すブロッ
ク図、第４図はその各部波形図、第５図はサンプリング
クロック生成回路の従来例を示すブロック図、第６図は
本発明の一実施例を示すブロック図、第７図は本発明の
他の実施例を示すブロック図、第８図はその各部波形
図、第９図は本発明に係る他の映像信号の形式を示す波
形図である。 100……サンプリングクロック生成回路 50……発振回路 60……逓倍回路 32……A/D変換回路 33……ラインメモリ 34……ディジタル加算回路 35……D/A変換回路

フロントページの続き (56)参考文献 特開 昭55−137786（ＪＰ，Ａ) 特開 昭60−247391（ＪＰ，Ａ) 実開 昭57−171364（ＪＰ，Ｕ) 実開 昭52−55130（ＪＰ，Ｕ) 日本放送協会編「ＮＨＫカラーテレビ 受信技術」第１刷（昭54−10−１）日本 放送出版協会 Ｐ．149−155

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも有効な映像情報を含まない第１
   のブランキング期間を有し、かつ該第１のブランキング
   期間よりは短い第２のブランキング期間に所定周波数の
   バースト信号が多重されてなる映像信号を時間軸方向に
   標本化して処理する信号処理装置において、 上記映像信号より上記バースト信号を分離する分離手段
   と、 上記第１のブランキング期間の少なくとも一部に相当す
   るゲート期間を検出してゲート信号を出力する検出手段
   と、 上記ゲート期間を除く期間で上記分離手段からのバース
   ト信号の注入により発振の位相が制御されて所定周波数
   のサンプリングクロックを生成する比較的Ｑの低い発振
   回路と、 上記検出手段からのゲート信号に応答して、該ゲート期
   間内で上記発振回路の発振周波数を制御する制御手段
   と、 上記発振回路からのサンプリングクロックに応答して上
   記映像信号を標本化して処理する処理手段と、 で構成されることを特徴とする映像信号の処理装置。
2. 【請求項２】上記制御手段は、 所定周波数の基準信号を発生する発生回路と、 上記発生回路からの出力または該出力を分周した出力
   と、上記発振回路からの出力または該出力を分周した出
   力とを位相比較する比較回路と、 上記検出手段からのゲート信号に応答して、該ゲート期
   間内で上記比較回路からの出力を上記発振回路に供給し
   て該発振周波数を制御するゲート手段と、 を含むことを特徴とする特許請求の範囲第１項に記載の
   映像信号の処理装置。
3. 【請求項３】上記発振回路は、 少なくとも２入力を有する論理ゲート回路で構成され、 その一方の入力に上記分離手段からのバースト信号を供
   給して該バースト信号と同じ周波数の発振出力を得るよ
   うに構成したことを特徴とする特許請求の範囲第１項に
   記載の映像信号の処理装置。
4. 【請求項４】上記発振回路は、 上記論理ゲート回路からの発振出力を周波数逓倍して該
   バースト信号より高い周波数を有するサンプリングクロ
   ックを生成する手段を含むことを特徴とする特許請求の
   範囲第３項に記載の映像信号の処理装置。
5. 【請求項５】上記発振回路は、 少なくとも２入力を有する論理ゲート回路で構成され、 その一方の入力には上記分離手段からのバースト信号を
   供給し、その他方の入力にはコンデンサＣが接続される
   と共に該論理ゲート回路の出力をインダクタＬを介して
   供給するように構成したことを特徴とする特許請求の範
   囲第２項に記載の映像信号の処理装置。
6. 【請求項６】上記制御手段は、 上記ゲート手段からの出力に応じて上記コンデンサＣの
   容量値を可変させて該発振周波数を制御する手段を含む
   ことを特徴とする特許請求の範囲第５項に記載の映像信
   号の処理装置。