JPH0516718B2 - - Google Patents

Info

Publication number
JPH0516718B2
JPH0516718B2 JP19076183A JP19076183A JPH0516718B2 JP H0516718 B2 JPH0516718 B2 JP H0516718B2 JP 19076183 A JP19076183 A JP 19076183A JP 19076183 A JP19076183 A JP 19076183A JP H0516718 B2 JPH0516718 B2 JP H0516718B2
Authority
JP
Japan
Prior art keywords
circuit
output
video signal
oscillation
synchronization information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19076183A
Other languages
English (en)
Other versions
JPS6083482A (ja
Inventor
Takashi Furuhata
Niro Owashi
Michio Hibi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58190761A priority Critical patent/JPS6083482A/ja
Priority to EP84111904A priority patent/EP0138164B1/en
Priority to DE8484111904T priority patent/DE3485007D1/de
Priority to AT84111904T priority patent/ATE67058T1/de
Priority to US06/658,021 priority patent/US4772950A/en
Publication of JPS6083482A publication Critical patent/JPS6083482A/ja
Publication of JPH0516718B2 publication Critical patent/JPH0516718B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/93Regeneration of the television signal or of selected parts thereof
    • H04N5/932Regeneration of analogue synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/79Processing of colour television signals in connection with recording
    • H04N9/87Regeneration of colour television signals
    • H04N9/89Time-base error compensation
    • H04N9/896Time-base error compensation using a digital memory with independent write-in and read-out clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は映像信号を時間軸方向にサンプリング
量子化して処理する装置に係り、特にその量子化
に伴なう画質劣化を最小限に抑える映像信号の処
理方法及びその装置に関する。
〔発明の背景〕
映像信号の処理装置として従来から様々なもの
がり、例えば映像信号をデイジタル信号に変換す
る装置、1フイールドあるいは1フレーム単位で
メモリに蓄積して画像処理する装置、1ライン単
位のメモリを遅延線として用いてくし形フイルタ
を構成したり、信号欠落を補間によつて補正した
りする装置、あるいは数ライン分の時間緩衝メモ
リを用いて映像信号に含まれる時間軸変動分を除
去する装置、映像信号を時間軸圧縮して時分割多
重して伝送する装置、さらには高精細映像信号を
帯域圧縮して時分割多重して伝送する装置など多
換にわたつている。
これらのいずれにおいても所定のクロツクを用
いて映像信号を時間軸方向にサンプリング量子化
してそのサンプル値毎に逐次処理する技術が必須
となつている。
このサンプリングクロツクの与え方として映像
信号と非同期で独立的に与える方法が最も簡便な
ことから従来から用いられている。しかしこの方
法では上記のメモリによる時間緩衝作用を利用し
た装置などでは、映像信号とサンプリングクロツ
クが非同期なために生ずる時間軸方向の量子化エ
ラーが問題となり、処理後の映像信号に時間軸変
動が発生したり、時間軸圧縮伸張する装置などに
いたつてはその量子化エラーが拡大されて画質が
著しく劣化させるなどの問題があつた。
また、映像信号は帯域が広いためそのサンプリ
ングクロツクの周波数を十分高くしなければなら
ないが、ハードデバイスの動作速度の限界からあ
まり高くできず、このためサンプリング周波数が
映像帯域に近づきいわゆる折返しによるスプリア
スが発生する本質的な問題がある。このスプリア
スは画面上でモアレとなつて現われ視覚的にかな
りうるさく目に映ることから、それが発生しない
ように映像信号を処理前で十分かつ急峻に帯域制
限する必要がある。しかし急峻な帯域制限を行な
うと遅延ひずみを起しリンギングなどの波形ひず
みが生ずる問題があつて、互いに相容れない問題
があつた。
サンプリングクロツクの他の形成方法として、
第1図に示すいわゆるAFC回路を構成して形成
する方法が従来から公知である。
第1図において、1は映像信号の入力端子、2
はサンプリングクロツクの出力端子である。端子
1からの入力映像信号より水平同期分離回路3に
て水平同期信号が分離出力される。この水平同期
信号は位相比較回路4の一方に入力される。6は
電圧制御発振回路であり、その出力は分周回路7
にて適宜分周され、入力映像信号の水平走査周波
数と同じ周波数の信号が回路7より出力される。
回路3からの水平同期信号と回路7からの出力は
位相比較回路4にて位相比較され、両者の位相差
に応じた誤差電圧が回路4より出力され位相補償
回路5を介して回路6の制御電圧として供給され
る。
以上の回路によりいわゆるAFC回路が構成さ
れ、その負帰還制御作用によつて入力映像信号に
同期したサンプリングクロツクが端子2より得ら
れる。
この従来方法は負帰還制御によるための回路的
外乱などによつてサンプリングクロツクの位相変
動が本質的に残つてしまう問題があり、回路7の
分周値が大きい程サンプリングクロツクと水平同
期信号の位相距離が大きくなつて位相変動の残留
分も大きくなる問題がある。
また、入力映像信号に時間軸変動があると
AFC系の追従誤差を生じ、その追従性を高める
ためにAFC系の応答速度を高めると入力映像信
号に含まれるノイズにも敏感に応答し易くなつ
て、逆にAFC系に擾乱されるなど動作が著しく
不安定になる問題があり、さらには入力映像信号
の時間軸変動が増大した場合にはAFC系が同期
引込み範囲から逸脱してしまい装置が動作不能に
なるなど信頼性が著しく低下してしまう問題を有
していた。
〔発明の目的〕
本発明は上記に鑑み、従来技術の欠点をなくし
映像信号の時間軸方向の量子化に伴なう画質劣化
を最小限に抑えかつ視覚的にも目立ちにくくでき
る映像信号の処理方法、及びその装置を提供する
にある。
〔発明の概要〕
本発明は上記の目的を達成するために、AFC
などの負帰還制御によらず、入力映像信号に含ま
れる同期情報に瞬時瞬時位相同期した一定周波の
発振出力を発振回路から得、その出力をもつて入
力映像信号のサンプリングクロツクとなすことを
特徴とし、これにより入力映像信号に含まれる時
間軸変動に対してまつたくフリーにしかも安定か
つ正確にサンプリング位相を揃えてスプリアスに
よる妨害を視覚的に目立ち難くさせるものであ
る。
さらに本発明においては、垂直ブランキング期
間において、上記発振出力、又はそれを適宜分周
した出力と、所定周波数の基準信号を発生する発
生回路の出力、又はそれを適宜分周した出力とを
位相比較して、位相誤差信号を発生し、それによ
つて上記発振回路の発振周波数を電圧制御する電
圧制御手段に負帰還することにより、発振周波数
の安定化をはかるものである。
〔発明の実施例〕
以下本発明を実施例により詳細に説明する。第
2図は本発明に係わるサンプリングクロツク生成
回路100の一実施例を示す図、第3図はその動
作説明用の波形図である。
第2図において10は映像信号の入力端子、2
0はサンプリングクロツクの出力端子である。端
子10からの入力映像信号(第3図のa)よりそ
れに含まれる同期情報(第3図のaのS)が同期
分離回路11にて分離出力される。回路11から
の出力よりそれに含まれる水平走査に基づく同期
情報が水平同期分離回路12にて分離出力(第3
図のb)される。13は単安定マルチ回路であり
回路12からの出力でトリガされて所定時間幅τ
のスタートパルス(第3図のc)が出力される。
14は回路13からのスタートパルスに同期して
発振の開始及び停止が行なわれる発振回路であ
り、その具体例としてテキキサス・インストウル
メンツ社製のイネーブル端子付の無安定マルチ形
発振回路のIC(SN74S124N)などに例がみられ
るように、そのイネーブル端子Eに上記スタート
パルスを入力させることにより、第4図のdに示
すようにスタートパルスが“H”の期間では発振
停止してその出力は“L”となり、スタートパル
スが“H”から“L”の還移に同期して発振開始
し、スタートパルスが“L”の期間では連続的は
発振出力が得られる。
この発振回路14からの出力はクロツク計数回
路15に供給され、回路15にて回路13からの
スタートパルスによつて計数開始されクロツクが
所定数計数されて時間にしてTの間だけ回路15
よりクロツクが出力され、この出力(第3図の
e)はサンプリングクロツクとして端子20に出
力される。ここでサンプリングクロツクの開始点
(第3図aのA)及び終了点(第3図aのB)は
いずれも入力映像信号の水平走査に基づく水平ブ
ランキング期間内に含まれるように上記のτ及び
Tの値が設定される。このため、入力映像信号の
種々の画像処理に対して必要にして十分なだけの
サンプリングクロツクを得ることができる。
また以上の動作から明らかなようにサンプリン
グクロツクは入力映像信号に含まれる同期情報に
瞬時瞬時位相同期して生成されるから、そのサン
プリング量子化による時間軸変動は生じず、また
入力映像信号に含まれる時間軸変動に対して何ら
影響を受けることく安定かつ正確にサンプリング
クロツクを得ることができ、しかもそのサンプリ
ング位相は水平走査毎に一定に揃えられる。この
ため、サンプリングの折返しにより発生するスプ
リアス成分(いわゆるモレア)もその位相が水平
走査毎に一定に揃えられ、そのスプリアスによる
妨害は視覚的に大幅に軽減されて目立ち難くなる
効果が得られる。なお、回路12にて第3図bに
示すような同期信号を得るかわりに、第3図の
b′に示すように入力映像信号に含まれる同期情報
Sを直接的に同じ位相で得るようにしても良く、
更には回路13を用いないでこの回路12からの
出力を直接スタートパルスとして用いて回路1
4,15に供給するようにしても良く、いずれも
本発明の主旨をそれるものではない。
以上の本発明に係わるサンプリングクロツク生
成回路100を一例としてデイジタル式のくし形
フイルタに適用した場合につき第4図の実施例に
より説明する。
第4図において、30は映像信号の入力端子、
40はくし形フイルタ処理された映像信号の出力
端子、100は先の第2図に示したサンプリング
クロツク生成回路である。31は低域通過フイル
タでありサンプリング処理により生ずる折返しの
スプリアス成分の発生を抑えるために端子30か
らの入力映像信号はこのフイルタ31により予め
帯域制限される。フイルタ31からの出力映像信
号はA/D変換回路32でデイジタル信号に変換
される。またフイルタ31からの出力は同期分離
回路11に供給され、映像信号より同期信号が分
離出力される。この同期信号より先の第2図で述
べたようにサンプリングクロツク生成回路100
にてサンプリングクロツクが生成されて出力され
る。
33はシフトレジスタなどで構成されるライン
メモリであり、回路100からのサンプリングク
ロツクにより回路32からの出力がこのメモリ3
3に逐次書込され読取られる。このメモリの容量
は、先の第3図のTに示す期間の画像情報の容量
と同じ値になるように定められている。一方、回
路100からは映像信号の水平走査周期毎に同じ
開始位相(第3図aのA)から一定クロツク数の
Tの期間だけサンプリングクロツクが発生される
から、第3図のeに示すようにサンプリングクロ
ツクの出力されない期間があつても、また入力映
像信号に時間軸変動が含まれていても、メモリ3
3からは正確に水平走査の1周期だけ遅延された
出力が得られる。
このメモリからの遅延された出力と同路32か
らの遅延されない出力とがデイジタル加算回路3
4で加算され、その出力はD/A変換回路35で
アナログ信号に変換される。
回路100からのサンプリングクロツクはTの
期間でのみ発生され水平ブランキング期間では出
力されないことから、回路35からの出力には水
平ブランキング及び水平同期信号は含まれないた
め、同期挿入回路36にて回路35からの出力に
回路11からの同期信号が挿入加算され、端子4
0にくし形フイルタ処理された正しい映像信号が
出力される。
また以上述べた本発明のサンプリングクロツク
生成方法によれば、サンプリング位相は水平走査
毎に一定に揃えられ、サンプリングによるスプリ
アス妨害を視覚的に大幅に低減できる効果があ
り、裏を返せばフイルタ31の遮断特性をゆるめ
ることができ、従つてフイルタ31の遅延ひずみ
によりもたらされる映像信号の波形ひずみを軽減
でき、更には映像信号の処理に必要にして十分な
だけのサンプリングクロツクを得るためにメモリ
33の容量を低減できるなどの副次的効果が得ら
れる。
以上の第4図は映像信号の処理装置の一実施例
を示すものであるが、本発明はこれに限定される
ものではなく、先に述べた映像信号を時間軸方向
にサンプリング処理する種々の装置に適用できる
ことはいうまでもなく、いずれの場合においても
得られる効果は同じである。
次に、第5図は本発明のサンプリングクロツク
生成に係る発振回路(第2図の14)の他の実施
例を示す図である。第5図において、18は電源
供給端子、Q1,Q2,Q3はトランジスタ、R1
R2,R3,R4,R5,R6は抵抗、C1,C2,C3はコン
デンサ、Lはインダクタであり、Q2,C1,C2
Lによりいわゆるコルピツツ形の発振回路が構成
され、第2図の回路13からのスタートパルスが
端子16に入力されて、スタートパルスが“H”
の期間ではトランジスタQ1がオフとなつて発振
停止され、スタートパルスが“H”から“L”の
遷移に伴なつてトランジスタQ1がオンとなつて
発振開始され、スタートパルスが“L”の期間連
続的な発振出力がトランジスタQ3より得られる。
その出力はインバータアンプ19によりクロツク
整形され端子17より出力され、先の第2図の回
路15に供給される。
以上、第2図及び第5図の実施例におけるサン
プリングクロツクの周波数は、発振回路14の固
有の発振周波数によつて定められるが、その発振
周波数は電源電圧変動や周囲温湿度変化,回路部
品の経時変化などによつて変動する問題がある。
本発明はこうした問題をも解決し常に安定した
一定周波数のサンプリングクロツクを生成できる
装置を提供するものであり、そのサンプリングク
ロツク生成回路100の他の実施例を第6図に示
す。第7図はその動作説明用の波形図である。
第6図において、先の第2図と共通の回路につ
いては同一の符号を付してありその動作は前記と
まつたく同様である。
発振回路14は電圧制御形の発振回路であり、
その具体例としては先の第2図でも述べたよう
に、テキサス・インストウルメンツ社製のイネー
ブル端子Eと電圧制御入力端子Vを有するIC
(SN74S124N)などが用いられる。
51は垂直同期分離回路、52は単安定マルチ
回路、53はラツチ回路、50はANDゲート回
路、54は水晶発振回路、55は1/nの分周回
路、56は位相比較回路、57はゲート回路、5
8は位相補償回路、59は1/mの分周回路であ
る。
端子10からの映像信号(第7図のa)よりそ
れに含まれる同期情報(第7図aのS1,S2)
が回路11にて分離出力される。回路11からの
出力よりそれに含まれる水平走査に基づく同期情
報(第7図のb)が回路12にて、また垂直走査
に基づく同期情報(第7図のc)が回路51にそ
れぞれ分離されて出力される。回路51からの出
力により単安定マルチ回路52がトリガされて入
力映像信号の垂直ブランキング期間に基づく所定
時間T0のパルス幅の出力(第7図のd)が回路
52より得られる。回路52からの出力は、ラツ
チ回路53にて回路12からの出力(の立下り)
により同期化され、その出力は第7図のeに示す
ように所定時間T1の期間“L”の信号となり、
いわば入力映像信号の垂直ブランキング期間を検
知した信号となる。回路12からの出力は、この
回路53からの出力によりANDゲート回路50
でゲートされ、その出力(第7図のf)により単
安定マルチ回路13がトリガされる。その結果、
回路13からの出力であるスタートパルスは第7
図のgに示すように上記の垂直ブランキング期間
に対応するT1の期間ではインヒビツトされて、
スタートパルスは出力されない。
この回路13からのスタートパルスは発振回路
14のイネーブル端子Eに入力され、先の第2図
でも述べたように、このスタートパルスに同期し
た発振出力(第7図のhの斜線部分が発振出力の
得られる期間である。)が回路14より得られる。
この回路14からの出力は、第7図のhに示すよ
うに、上記の垂直ブランキング期間T1の期間で
は、その直前のスタートパルス(第7図gのx)
によつて同期発振された出力となる。
本実施例は、この垂直ブランキング期間T1
おいて、いわゆるPLL回路により、その発振出
力を外部の安定な発振出力に位相同期させて、周
波数偏差を生じない安定した発振周波数を確保す
ることを特徴とするものである。
即ち、水晶発振回路54にて安定した周波数の
基準信号を得、回路55,56,57,58,1
4,59によりPLL回路を構成して、回路14
からの発振出力を上記回路54からの基準信号に
位相同期させるものである。
回路54からの出力は回路55にて適宜1/n
に分周され、その出力は位相比較回路56の一方
に供給される。回路56の他方には回路14から
の出力を回路59にて適宜1/mに分周した出力
が供給される。なお回路59にて回路13からの
スタートパルスにより各分周段はリセツトされ
る。回路56にてこれらが位相比較され、両者の
位相差に応じた誤差信号が回路56より出力され
る。ゲート回路57は回路53からの出力によつ
て上記の垂直ブランキングT1の期間だけ回路5
6からの出力をゲートして回路59に供給し、そ
れ以外の期間では回路57はオフとなつて回路5
6から回路58への供給は遮断されるとともに、
回路57の出力インピーダンスは十分高くなる。
この結果、垂直ブランキングT1の期間でのみ回
路56からの位相誤差信号が回路57を介して回
路58に供給され、それ以外の期間ではその位相
誤差信号が回路58に保持される。回路58は積
分回路などで構成され、この回路58にて位相誤
差信号は十分平滑され、また以上のPLL回路の
特性が十分安定するように特性保償される。この
回路58の出力は回路14の電圧制御入力端子V
に入力される。
以上で構成されるPLL負帰還制御により、回
路14の発振出力は回路54からの安定な基準信
号に位相同期結合され、その発振周波数0は、上
記基準信号の周波数1とすると、次式で与えら
れ、 0=m/n・1 …(1) m,n,1の値により0の値を任意に設定でき、
その設定値に対して偏差を生ずることもなく、ま
た先の第1図で述べた追値制御形のAFCとは異
なり、基準信号が一定の定値制御系であつて、し
かも基準信号と発振出力との位相距離を小さくで
きること、また位相同期引込み時の位相ずれの最
大値は高々発振出力の1周期であることなどか
ら、十分な応答速度を得ることができてきて発振
出力の位相変動も生じ難く、生じたとしてもそれ
はわずかであり、しかも発振出力の位相は入力映
像信号に含まれる同期情報に瞬時瞬時揃えられる
からその影響は大幅に軽減される。
かくして安定に得られる回路14からの発振出
力は、クロツク計数回路15に供給され、第2図
で述べたとまつたく同様にして、入力映像信号の
ライン単位の処理に対して必要にして十分なだけ
のサンプリングクロツクを端子20に得ることが
できる。なお、この回路15からのサンプリング
クロツクとして、第7図のiの斜線部分に示すよ
うに垂直ブランキングT1期間でサンプリングク
ロツクを出力させないようにしても良く、入力映
像信号のフイールドないしフレーム単位の処理に
対して必要にして十分なだけのサンプリングクロ
ツクを得ることができる。また、この垂直ブラン
キングT1の期間に映像信号以外の他の情報が多
重されているような場合には、第7図iの破線に
示すようにT1の期間でサンプリングクロツクを
出力させることにより、その多重情報の処理を行
なうこともできる。
なお、以上の実施例では、映像信号の同期情報
として、従来からの水平走査単位の水平同期信
号、及び垂直走査単位の垂直同期信号を用いた場
合を図示したが、本発明はこれに限るものではな
く、例えば高精細映像信号などで一部提案されて
いるように複数の(例えば2つの)水平走査につ
き1つの水平同期情報を割り当てるような場合、
あるいは8ミリビデオなどで提案されているよう
に輝度情報と色度情報を1つの水平走査期間に1
つの同期情報を割り当てて時分割多重するような
場合、あるいは1つの水平走査期間に複数の同期
情報(例えば輝度情報に対する同期情報と色度情
報に対する同期情報)を割り当てるような場合な
どにも適用できるものであり、これらいずれの場
合においても得られる効果は同じである。
〔発明の効果〕
以上述べたように本発明によれば、映像信号を
デイジタル信号に変換する装置、フイールドない
しフレーム単位で画像処理する装置、ライン単位
で処理する装置、時間緩衝メモリを用いて時間軸
処理する装置などの種々の処理装置において、映
像時間を時間軸方向にサンプリング処理するクロ
ツクを映像情報に瞬時瞬時位相同期して周波数偏
差なく安定して得ることができ、映像信号の時間
軸方向の量子化に伴なう時間軸変動の発生を防ぐ
ことができスプリアス妨害などの画質劣化を最少
限に抑えて視覚的にも目立ち難くできるなどの効
果を得ることができる。
【図面の簡単な説明】
第1図はサンプリングクロツク生成回路の従来
例を示す図、第2図は本発明に係るサンプリング
クロツク生成回路の一実施例を示す図、第3図は
その各部波形図、第4図は本発明の一実施例を示
す図、第5図は本発明に係る発振回路の一実施例
を示す図、第6図は本発明に係るサンプリングク
ロツク生成回路の他の実施例を示す図、第7図は
その各部波形図である。 31……低域通過フイルタ、32……A/D変
換回路、33……ラインメモリ、34……デイジ
タル加算回路、35……D/A変換回路、36…
…同期挿入回路、11……同期分離回路、100
……サンプリングクロツク生成回路。

Claims (1)

  1. 【特許請求の範囲】 1 水平ブランキング期間内に同期情報を含む映
    像信号を時間軸方向に標本化して処理する映像信
    号の処理方法において、 上記水平ブランキング期間内に含まれる同期情
    報を分離し、 分離した上記同期情報に基づく信号を所定周波
    数で発振する発振器に直接注入作用させて、上記
    水平ブランキング期間内で発振の開始の位相を制
    御し、 該発振出力に基づくサンプリングクロツクに応
    答して上記映像信号を標本化して処理することを
    特徴とする映像信号の処理方法。 2 水平ブランキング期間内に同期情報を含む映
    像信号を時間軸方向に標本化して処理する信号処
    理装置において、 上記水平ブランキング期間内に含まれる同期情
    報を分離する同期情報分離手段と、 所定周波数で発振され、かつ上記同期情報分離
    手段からの同期情報に基づく信号が直接注入され
    て、上記水平ブランキング期間内で発振の開始の
    位相を制御される発振回路と、 上記発振回路からの出力に基づくサンプリング
    クロツクに応答して上記映像信号を標本化して処
    理する信号処理手段と、 を備えて構成されることを特徴とする映像信号の
    処理装置。 3 水平ブランキング期間内に同期情報を有し、
    かつその水平ブランキング期間より大きな所定の
    期間の映像情報を含まない冗長のブランキング期
    間を有する映像信号を時間軸方向に標本化して処
    理する信号処理装置において、 上記水平ブランキング期間内に含まれる同期情
    報を分離する同期情報分離手段と、 上記冗長ブランキング期間の少なくとも一部の
    期間を検出するブランキング検出手段と、 所定周波数で発振され、かつ上記同期情報分離
    手段からの同期情報に基づく信号が直接注入され
    て、上記水平ブランキング期間内で発振の開始の
    位相を制御される発振回路と、 上記ブランキング検出手段からの出力に応答し
    て、上記冗長ブランキングの所定の期間内で、上
    記発振回路の発振周波数を制御する発振制御手段
    と、 上記発振回路からの出力に基づくサンプリング
    クロツクに応答して上記映像信号を標本化して処
    理する信号処理手段と、 を備えて構成されることを特徴とする映像信号の
    処理装置。 4 上記発振制御手段は、 所定周波数の基準信号を発生する基準信号発生
    回路と、 上記基準信号発生回路からの出力または該出力
    を分周した出力と、上記発振回路からの出力また
    は該出力を分周した出力とを位相比較する位相比
    較回路と、 上記ブランキング検出手段からの出力に応答し
    て、上記冗長ブランキングの所定の期間内で、上
    記位相比較回路からの出力をゲートして上記発振
    回路に供給して、該発振周波数を制御する手段
    と、 を含むことを特徴とする特許請求の範囲第3項に
    記載の映像信号の処理装置。 5 上記信号処理手段は、 上記サンプリングクロツクに基づき信号処理さ
    れた映像信号に上記同期情報分離手段からの同期
    情報に基づく出力を挿入加算する手段を含むこと
    を特徴とする特許請求の範囲第3項に記載の映像
    信号の処理装置。
JP58190761A 1983-10-14 1983-10-14 映像信号の処理方法及びその装置 Granted JPS6083482A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP58190761A JPS6083482A (ja) 1983-10-14 1983-10-14 映像信号の処理方法及びその装置
EP84111904A EP0138164B1 (en) 1983-10-14 1984-10-04 Method and apparatus for sampling and processing a video signal
DE8484111904T DE3485007D1 (de) 1983-10-14 1984-10-04 Verfahren und geraet fuer die abtastung und verarbeitung eines videosignals.
AT84111904T ATE67058T1 (de) 1983-10-14 1984-10-04 Verfahren und geraet fuer die abtastung und verarbeitung eines videosignals.
US06/658,021 US4772950A (en) 1983-10-14 1984-10-05 Method and apparatus for sampling and processing a video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58190761A JPS6083482A (ja) 1983-10-14 1983-10-14 映像信号の処理方法及びその装置

Publications (2)

Publication Number Publication Date
JPS6083482A JPS6083482A (ja) 1985-05-11
JPH0516718B2 true JPH0516718B2 (ja) 1993-03-05

Family

ID=16263285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58190761A Granted JPS6083482A (ja) 1983-10-14 1983-10-14 映像信号の処理方法及びその装置

Country Status (1)

Country Link
JP (1) JPS6083482A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147385A (en) * 1981-02-02 1982-09-11 Rca Corp Digital signal receiver for television
JPS57161785A (en) * 1981-03-30 1982-10-05 Seikosha Kk Sampling pulse generator for picture data

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5434239U (ja) * 1977-08-12 1979-03-06
JPS5711323U (ja) * 1980-06-25 1982-01-21

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57147385A (en) * 1981-02-02 1982-09-11 Rca Corp Digital signal receiver for television
JPS57161785A (en) * 1981-03-30 1982-10-05 Seikosha Kk Sampling pulse generator for picture data

Also Published As

Publication number Publication date
JPS6083482A (ja) 1985-05-11

Similar Documents

Publication Publication Date Title
EP0138164B1 (en) Method and apparatus for sampling and processing a video signal
KR100238287B1 (ko) 프레임 동기 장치 및 그 방법
US5150201A (en) Digital television-signal-processing circuit with orthogonal output clock
JP3520082B2 (ja) ビデオ処理のための表示ロックされたタイミング信号
EP0306993B1 (en) Burst/continuous wave converting apparatus for generating continuous wave in response to bursts
JPH0516718B2 (ja)
EP1205065B1 (en) Method and apparatus for providing a clock signal with high frequency accuracy
JPS6114705B2 (ja)
JP2574743B2 (ja) 映像信号の処理装置
KR100317289B1 (ko) 디지털 티브이의 동기신호 보정장치
CN85101811B (zh) 采样处理视频信号的方法及设备
JP2000137468A (ja) 映像信号周波数変換装置
JP2644045B2 (ja) ハイビジョン受信機の時間圧縮装置
JP3118809B2 (ja) 同期回路
JP3183884B2 (ja) テレビジョン受像機
JPS61148986A (ja) テレビジヨン信号の標本化装置
JPS6161755B2 (ja)
JPH0728432B2 (ja) 映像信号の時間軸補正装置
JPH09107492A (ja) ディジタル画像処理回路
JPH05153632A (ja) Museデコーダにおけるシステムクロツク発生回路
JPS61295777A (ja) 時間軸補正装置
JPH06291652A (ja) Pll回路とそれを用いた液晶表示装置
JPS6110378A (ja) 映像信号の時間軸補正装置
JPH06181582A (ja) 時間軸補正装置
JPH048067A (ja) クロック信号生成装置