JPS6161755B2 - - Google Patents

Info

Publication number
JPS6161755B2
JPS6161755B2 JP19146781A JP19146781A JPS6161755B2 JP S6161755 B2 JPS6161755 B2 JP S6161755B2 JP 19146781 A JP19146781 A JP 19146781A JP 19146781 A JP19146781 A JP 19146781A JP S6161755 B2 JPS6161755 B2 JP S6161755B2
Authority
JP
Japan
Prior art keywords
signal
horizontal
synchronization
vertical
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19146781A
Other languages
English (en)
Other versions
JPS5892172A (ja
Inventor
Ichiro Ooe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP19146781A priority Critical patent/JPS5892172A/ja
Publication of JPS5892172A publication Critical patent/JPS5892172A/ja
Publication of JPS6161755B2 publication Critical patent/JPS6161755B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00Colour television systems
    • H04N11/06Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H04N11/12Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
    • H04N11/14Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
    • H04N11/146Decoding means therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は画像信号発生装置に利用する同期化
回路に関し、特にドツトスキヤン方式の画像表示
動作をNTSC規格の同期信号に同期化させること
により、コンピユータシステム等で得られたドツ
トスキヤン方式画像をNTSC規格のビデオテープ
等に記録したりすることが可能な同期化回路に関
するものである。
〔従来の技術〕
従来、コンピユータシステム等に利用されてい
るCRTデイスプレイ装置では、画像メモリに記
憶した文字や図形等の画像情報をラスタスキヤン
に同期して1画素単位毎に読出すドツトスキヤン
方式によつて画像を表示するようにしている。
ところで近時、パーソナルコンピユータあるい
はホームコンピユータ等の普及に伴ない、このよ
うなコンピユータで得られた文字や図形などの画
像をNTSC規格のビデオテープ等に記録し、この
ビデオテープを放送用等の映像素材として利用す
るようにしたシステムの実用化が進められてい
る。
ところが、このようなシステムを実現するため
には、画像信号発生装置における同期信号の周波
数とNTSC規格の同期信号の周波数とを一致させ
る必要がある。
そこで、雑誌「放送技術」(昭和56年10月発
行)の論文「パーソナルコンピユータの放送への
利用」の中に記載されているように、電圧制御型
可変周波数発振器(VCO)から発生する1画素
周期に対応したドツトクロツク信号の周波数およ
び位相をNTSC規格の水平同期信号の周波数およ
び位相に位相同期ループ(PLL)を用いて同期さ
せるようにしたものが提案されている。
〔発明が解決しようとする問題点〕
しかし、前述の提案によるものはVCOに水晶
振動子を使用しているため、安定した周期のドツ
トクロツク信号を得ることができる反面、水平同
期信号の周波数に変動があつた場合の引込み範囲
が狭く、すなわち、位相同期ループが追従可能な
水平同期信号の変動許容幅が狭く、NTSC規格の
画像を基準とした場合には位相同期ループが追従
不可能な分だけドツトクロツク信号の周波数およ
び位相が乱れて表示画像が揺動してしまい、コン
ピユータ側の画像をNTSC規格のビデオテープに
安定的に記録できず、また、水晶発振器の発振周
波数を厳密に設定する必要がある等の問題を生じ
ている。
〔問題点を解決するための手段〕
前述の問題を解決するため、本発明はつぎの手
段により構成するものとなつている。
すなわち、ドツトスキヤン方式画像における1
画素周期に対応したドツトクロツク信号を基に水
平走査用タイミング信号および垂直走査用タイミ
ング信号を発生し、画像表示動作を制御するコン
トローラを備えた画像信号発生装置において、
NTSC規格の水平同期信号および垂直同期信号を
入力とし、これらの信号に同期した所定パルス幅
の水平クリアパルス信号および垂直クリアパルス
信号を出力する信号変換回路と、水平クリアパル
ス信号の発生から水平走査用タイミング信号の発
生までと垂直クリアパルス信号の発生から垂直走
査用タイミング信号の発生までとの論理積が成立
する間、ドツトクロツク信号をコントローラに出
力する分周器とを設け、かつ、水平同期信号およ
び垂直同期信号の各周期よりも水平走査用タイミ
ング信号および垂直用走査用タイミング信号の各
周期が各々やゝ短くなるようにドツトクロツク信
号の周期を設定し、コントローラによる画像表示
動作をNTSC規格の同期信号に同期化するように
したものである。
〔作用〕 したがつて、論理積の成立する間のみドツトク
ロツク信号がコントローラへ与えられ、これに応
じてコントローラが画像表示動作の制御を行なう
ため、NTSC規格の各同期信号に周波数変動があ
つても、NTSC規格の同期信号と同期してコント
ローラによる画像表示が行なわれる。
〔実施例〕
以下、実施例を示す図によつて本発明の詳細を
説明する。
第1図はこの発明の一実施例を示すブロツク図
である。同図において、NTSC機器1から出力さ
れるNTSC規格の複合同期信号は同期分離回路2
に入力され、この回路2において第2図aの水平
同期信号HDと第3図hの垂直同期信号VDとに分
離される。これらの水平同期信号HDおよび垂直
同期信号VDは信号変換回路3Aおよび3Bにそ
れぞれ入力される。信号変換回路3Aは水平同期
信号HDが入力されると、該信号HDの立下りに同
期して第2図bに示すようにパルス幅の短い水平
クリアパルス信号HCLを出力する。また、信号
変換回路3Bは垂直同期信号VDが入力される
と、該信号VDの立下りに同期して第3図iに示
すようにパルス幅の短い垂直クリアパルス信号
VCLを出力する。この水平クリアパルス信号
HCLはフリツプフロツプ4のリセツト端子Rに
入力され、また垂直クリアパルス信号VCLはフ
リツプフロツプ5のリセツト端子Rに入力され
る。
一方、発振器6は水晶振動子7を用いて所定周
波数の第2図eに示すようなクロツク信号MCK
を出力する。この発振器6から出力されるクロツ
ク信号MCKの周波数f(MCK)は、1画素周期
に対応したドツトクロツク信号の周波数をfd
すると、 f(MCK)=n・fd+Δf に設定される。
ここで、nはn≧2の整数であり、Δfは
NTSC規格の水平および垂直同期信号HD,VDの
周波数がばらついた場合の最大の周波数値に対応
して決められる値であり、例えば周波数n・ofd
の1%程度に設定される。
この発振器6から出力されるクロツク信号
MCKは分周器9のクロツク端子に供給される。
分周器9はクロツク信号MCKをn分周し、その
分周信号を1画素周期を規定する第2図fのドツ
トクロツク信号DCLKとしてコントローラ10に
供給する。
すると、コントローラ10は、このドツトクロ
ツク信号DCLKを基に画像メモリMから画像情報
を1画素単位で読出すための信号を出力するとと
もに、前記ドツトクロツク信号DCLKに基づいて
水平走査および垂直走査のタイミングを制御する
ための第2図cに示す水平走査用タイミング信号
HRTCおよび第3図jに示す垂直走査用タイミン
グ信号VRTCを出力する。前記信号HRTCおよび
VRTCは、後述するように本願発明のごとく何等
処理を加えない場合は、MPUのパラメータによ
り設定されたパルス幅の水平および垂直タイミン
グ信号が連続的に送出されることになる。なお、
水平走査用タイミング信号HRTCおよび垂直走査
用タイミング信号VRTCは、ラスタスキヤンの水
平および垂直帰線期間の間“1”信号となるもの
である。
このような信号を出力するコントローラ10
は、CRTコントローラとして市販されている
「μPD3301(日本電気製)」や「HD46505S(日本
製作所製)」で構成してもよい。
ところで、分周器9はフリツプフロツプ4およ
び5の出力から出力される第2図dおよびgの
信号HSおよびVSが双方ともに“1”の時にアン
ドゲート11の出力信号(“1”信号)によりリ
セツトされ、ドツトクロツク信号DCLKをコント
ローラ10に供給するように構成されている。そ
して、フリツプフロツプ4は水平クリアパルス信
号HCLによつてリセツトされ、コントローラ1
0から出力される水平走査用タイミング信号
HRTCによつてセツトされるように構成され、さ
らにフリツプフロツプ5は垂直クリアパルス信号
VCLによつてリセツトされ、コントローラ10
から出力される垂直走査用タイミング信号VRTC
によつてセツトされるように構成されている。
従つて、分周器9はフリツプフロツプ4および
5が両方ともリセツトされた後にはじめてドツト
クロツク信号DCLKをコントローラ10に供給し
始める。これにより、コントローラ10は所定の
画像表示動作を開始するようになる。
以上の構成において、水平同期が得られる場合
の動作例について説明する。
第2図のタイムチヤートにおいて、水平表示領
域にあつてフリツプフロツプ5がセツトされてお
り、その出力VSが出力されている状態で、最初
の水平走査用タイミング信号HRTCが第2図cに
示す時点、即ち、水平クリアパルスHCLのほぼ
中間位置で立ち上つたとする(もし、この時点で
ドツトクロツク信号DCLKが供給され、画像メモ
リから画像情報が読出されてしまうと、水平同期
信号HDに一致せず、画像の同期は得られない)。
すると、フリツプフロツプ4のからの信号HS
の送出が停止し、これによりアンドゲート11の
出力信号の送出が停止されることによりドツトク
ロツク信号DCLKのコントローラ10への供給が
停止される。
この時点では、フリツプフロツプ4はセツト状
態が維持されているが、分周器9からのドツトク
ロツク信号DCLKの供給が停止されるので、コン
トローラ10は内部で計数動作が停止し、水平走
査用タイミング信号HRTCは送出されたままの状
態が維持される(第2図イ)。この状態におい
て、水平同期信号HDが到来すると、その立ち下
りで水平クリアパルス信号HCLがフリツプフロ
ツプ4のリセツト端子Rに送出され、該フリツプ
フロツプ4をリセツトする。これにより、前記フ
リツプフロツプ4の出力から送出される信号
HSが立ち上がるので、アンドゲート11の論理
積が成立し、その出力により分周器9をリセツト
し、この時点から再度、ドツトクロツク信号
DCLKがコントローラ10に供給され、コントロ
ーラ10は計数動作を再開し、所定数のドツトク
ロツク信号DCLKを計数した時点に至ると、水平
走査用タイミング信号HRTCを立ち下げる。そし
て、更にコントローラ10内でのドツトクロツク
信号DCLKの計数が継続され、所定数のドツトク
ロツク信号DCLKを計数すると、水平走査用タイ
ミング信号HRTCを送出し、この信号に基づいて
フリツプフロツプ4をセツトし、分周器9からの
ドツトクロツク信号DCLKの送出を停止する。
以上に述べた動作が繰り返されることにより、
第2図fに示すごとく、水平同期信号HDに同期
した状態でドツトクロツク信号DCLKがコントロ
ーラ10に供給され、これに基づいて画像メモリ
Mの画像情報が1画素単位毎に続出される。
ところで、前述のごとくクロツク信号MCK
は、f(MCK)=n・fd+Δfに認定されてい
るので、コントローラ10における計数動作(カ
ウントアツプ)がΔfだけ早くなる。したがつ
て、水平走査用タイミング信号HRTCの立ち上り
期間および立ち下り期間は、所定のクロツク信号
を入力したときより短くなるので、第2図cに示
すごとく、水平クリアパルスHCLより以前に立
ち上がつており、いわば待機状態を経過して前述
のごとく水平クリアパルスによりドツトクロツク
信号DCLKの供給が開始される。すなわち、コン
トローラ10内での計数動作は、水平クリアパル
スHCLが到来するごとに計数し直されるので水
平走査用タイミング信号HRTCは必ず水平クリア
パルスHCLの到来より以前に立ち上がることに
なる。
したがつて、NTSC機器の水平同期信号HDが
第2図ロに示すごとく変動した場合でも、コント
ローラ10からの水平走査用タイミング信号
HRTCは、所定時間経過後に立ち上つて待機状態
に立ち上つて待機状態にあり、水平同期信号が到
来して初めてドツトクロツク信号DCLKが送出さ
れるので、完全に水平同期信号HDに同期する。
つまり、NTSC規格の水平同期信号HDおよび垂
直同期信号VDの周波数がばらついた場合でも、
このばらつきは第2図cの信号HRTCの波形図に
斜線で示す部分で各水平走査期間毎に吸収される
ものとなり、コントローラ10はNTSC規格の同
期信号に同期して安定した画像表示動作を行うよ
うになる。この場合、実際に用いるドツトクロツ
ク信号DCLKのn倍の周波数のクロツク信号
MCKを分周器9において開閉制御していること
になり、水平同期信号HDの開始タイミングとド
ツトクロツク信号DCLKの開始タイミングとの誤
差を1/n画素分にすることができる。例えば、
nを「2」とすれば、水平同期信号HDに対する
ドツトクロツク信号DCLKの開始タイミングの誤
差を実用上何等問題のない「0.5」画素に抑える
ことができる。
第3図は、垂直同期信号が同期化される場合を
示すタイムチヤートであつて水平同期の同期化の
場合と同じ動作原理により同期が得られる。即
ち、同図kのフリツプフロツプ5からの送出され
る信号VSは、f(MCK)=n・fd+Δfのクロ
ツク信号によりNTSC機器から到来する垂直同期
信号VDより僅かに早く立ち下り、次に垂直同期
信号VDの立ち下りに基づいて送出される垂直ク
リアパルスVCLによりフリツプフロツプ5がリ
セツトされ、信号VSを送出し、これにより同期
化されるのである。したがつて、垂直同期にあつ
ては、第3図jに示す垂直走査用タイミング信号
VRTCの斜線で示す部分(第3図ハ)で同期のば
らつきが吸収されるのである。
このようにこの実施例によれば、極めて簡単な
構成でドツトスキヤン方式の画像表示動作を
NTSC規格の同期信号に確実に同期させることが
できる。従つて、コンピユータで算出して画像メ
モリに記憶した画像をNTSC規格のビデオテープ
等に安定して記録したり、NTSC規格のCRTデイ
スプレイ装置にNTSC規格の画像と共に重複して
表示することができる。
なお、実施例においてはフリツプフロツプ4は
信号HCLによつてリセツトし、信号HRTCによ
つてセツトしてその出力を信号HSとして出力
するようにしたが、信号HCLによつてセツト
し、信号HRTCによつてリセツトしてそのQ出力
を信号HSとして出力するように構成しても良
い。また、フリツプフロツプ5も同様に、信号
VCLによつてセツトし、信号VRTCによつてリセ
ツトしてそのQ出力を信号VSとして出力するよ
うに構成しても良い。
〔発明の効果〕
以上の説明により明らかなとおり本発明によれ
ば、各水平走査期間毎にドツトスキヤン方式画像
の表示動作をNTSC方式の同期信号に確実に同期
化することができ、コンピユータ等で算出して画
像メモリに記憶した画像をNTSC規格のビデオテ
ープ等に記録したり、NTSC規格のCRTデイスプ
レイ装置にNTSC規格の画像と重複して表示する
ことを安定的に行うことができる。
【図面の簡単な説明】
第1図はこの発明の一実施例を示すブロツク
図、第2図は水平同期の同期化を説明するための
タイムチヤート、第3図は垂直同期の同期化を説
明するためのタイムチヤートである。 1……NTSC機器、3A,3B……信号変換回
路、4,5……フリツプフロツプ、6……発振
器、11……アンドゲート、9……分周器、10
……コントローラ。

Claims (1)

  1. 【特許請求の範囲】 1 ドツトスキヤン方式画像における1画素周期
    に対応したドツトクロツク信号を基に水平走査用
    タイミング信号および垂直走査用タイミング信号
    を発生し、画像表示動作を制御するコントローラ
    を備えた画像信号発生装置において、 NTSC規格の水平同期信号および垂直同期信号
    を入力とし、これらの信号に同期した所定パルス
    幅の水平クリアパルス信号および垂直クリアパル
    ス信号を出力する信号変換回路と、上記水平クリ
    アパルス信号の発生から上記水平走査用タイミン
    グ信号の発生までと上記垂直クリアパルス信号の
    発生から上記垂直走査用タイミング信号の発生ま
    でとの論理積が成立する間、上記ドツトクロツク
    信号を上記コントローラに出力する分周器とを設
    け、かつ、上記水平同期信号および垂直同期信号
    の各周期よりも上記水平走査用タイミング信号お
    よび垂直走査用タイミング信号の各周期が各々
    やゝ短くなるように上記ドツトクロツク信号の周
    期を設定し、上記コントローラによる画像表示動
    作をNTSC規格の同期信号に同期化するようにし
    たことを特徴とする同期化回路。 2 前記コントローラに入力するドツトクロツク
    信号として、前記論理積が成立する間において1
    画素周期の1/n倍(n≧2の整数)周期のクロ
    ツク信号をn分周したものを用いることを特徴と
    する特許請求の範囲第1項記載の同期化回路。
JP19146781A 1981-11-28 1981-11-28 同期化回路 Granted JPS5892172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19146781A JPS5892172A (ja) 1981-11-28 1981-11-28 同期化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19146781A JPS5892172A (ja) 1981-11-28 1981-11-28 同期化回路

Publications (2)

Publication Number Publication Date
JPS5892172A JPS5892172A (ja) 1983-06-01
JPS6161755B2 true JPS6161755B2 (ja) 1986-12-26

Family

ID=16275132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19146781A Granted JPS5892172A (ja) 1981-11-28 1981-11-28 同期化回路

Country Status (1)

Country Link
JP (1) JPS5892172A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6040164U (ja) * 1983-08-27 1985-03-20 ソニー株式会社 表示クロツク発生回路
JPS62150970A (ja) * 1985-12-24 1987-07-04 Fujitsu Ltd 位相同期回路

Also Published As

Publication number Publication date
JPS5892172A (ja) 1983-06-01

Similar Documents

Publication Publication Date Title
US6285402B1 (en) Device and method for converting scanning
KR100315246B1 (ko) 디지털 표시 장치용 위상 동기 루프 회로
JPS581785B2 (ja) 陰極線管の表示装置
US5974221A (en) Playback device
JPS6161755B2 (ja)
US4198659A (en) Vertical synchronizing signal detector for television video signal reception
JP2790282B2 (ja) 画像表示装置
KR100256160B1 (ko) 다중 주사 비율 동작을 위한 수평 블랭킹 신호 발생 장치
JP2001211347A (ja) タイミング発生器
JPH0832833A (ja) ビデオシステムパルス生成回路
JP2846858B2 (ja) 2次元/3次元映像変換装置
JP2713063B2 (ja) デジタル画像生成装置
KR100234738B1 (ko) 액정 프로젝터의 동기 처리 장치
JP3118809B2 (ja) 同期回路
JP2005124089A (ja) 映像信号処理装置
JPH0628382B2 (ja) 垂直同期信号作成回路
JP2645039B2 (ja) 位相同期ループ回路
JPH0139020Y2 (ja)
JPS62150970A (ja) 位相同期回路
JP2517443B2 (ja) テレビカメラの同期回路
JPH06291652A (ja) Pll回路とそれを用いた液晶表示装置
JPS6211546B2 (ja)
JPH08205078A (ja) 同期信号発生回路
JPH0322767A (ja) 映像処理装置
JPH0250596A (ja) 映像スキャンコンバータ