JPH0139020Y2 - - Google Patents

Info

Publication number
JPH0139020Y2
JPH0139020Y2 JP1983065489U JP6548983U JPH0139020Y2 JP H0139020 Y2 JPH0139020 Y2 JP H0139020Y2 JP 1983065489 U JP1983065489 U JP 1983065489U JP 6548983 U JP6548983 U JP 6548983U JP H0139020 Y2 JPH0139020 Y2 JP H0139020Y2
Authority
JP
Japan
Prior art keywords
signal
output
counter
display
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1983065489U
Other languages
English (en)
Other versions
JPS59171464U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1983065489U priority Critical patent/JPS59171464U/ja
Publication of JPS59171464U publication Critical patent/JPS59171464U/ja
Application granted granted Critical
Publication of JPH0139020Y2 publication Critical patent/JPH0139020Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Description

【考案の詳細な説明】
技術分野 本考案は、テレビ放送信号に多重化されて送ら
れて来る情報を受信して表示する文字放送受信機
等に用いられる表示制御信号発生回路の改良に関
するものである。 背景技術 文字放送受信機は、テレビ放送信号の予め定め
られた水平走査休止期間に多重化されて送られて
来る情報を受信して表示するものである。そし
て、この文字放送受信機に於いては、表示クロツ
ク信号および各種の表示ゲート信号等の表示制御
信号を独自に発生する必要があるが、これらの表
示制御信号は通常のテレビ放送受信画像に同期し
て多重化により送られて来る文字図形情報を表示
することを要件としているために、テレビ放送信
号に含まれる水平同期信号を基準として発生され
る様に構成されている。 第1図は文字放送受信機に用いられている表示
制御信号発生回路の一例を示す回路図である。同
図に於いて1はモノマルチバイブレータ回路であ
つて、テレビ放送信号から分離された水平同期信
号HSの立ち下りによつてトリガされることによ
り、抵抗2とコンデンサ3とによつて設定される
水平同期信号HSよりも幅の狭いパルス信号をリ
セツト出力端から発生する。4はスタートスト
ツプ発振器であつて、モノマルチバイブレータ回
路1の出力信号が発生される期間に於いて、例え
ば5.72MHzの発振を行なう。5はスタートストツ
プ発振器4の発振出力を反転することにより、表
示クロツク信号BKとして送出するインバータ、
6は初期値のプリセツトを入力ポートA〜Dを用
いて行なうことが出来るカウンタであつて、水平
同期信号HSをロードパルスとしてプリセツト値
mの読み込みが行なわれるとともに、表示クロツ
クBKをクロツク信号としており、出力ポート
QA,QB,QC,Qoの出力信号を図示しないデコー
ダに供給することによつて、各種表示ゲート信号
の発生を行なわせている。なお、水平同期信号
HSはそのまま水平同期駆動信号HDとして出力
される。 このように構成された回路に於いて、図示しな
い水平同期信号分離回路から第2図aに示す負極
性の水平同期信号HSが供給されると、ワンシヨ
ツトマルチバイブレータ回路1は水平同期信号
HSの立ち下りによりトリガされてリセツト出力
端Qからは第2図bに示す負極性のパルスが発生
される。そしてこの場合、ワンシヨツトマルチバ
イブレータ回路1は、水平同期信号HDよりも幅
の狭い(例えば1/2)の負極性のパルス信号を第
2図bに示す様に発生するために、その立ち上り
時点は水平同期信号HSの“L”期間に於ける例
えばほぼ中間位置となつている。次に、このワン
シヨツトマルチバイブレータ回路1の出力信号
は、スタートストツプ発振器4に対してイネーブ
ルな制御を実行し、その“H”期に於いて第2図
cに示す例えば5.72MHzで発振する。そして、こ
の発振出力信号は、インバータ5に於いて反転さ
れることにより、表示クロツク信号BKとして出
力される。 一方、水平同期信号HSが供給されると、カウ
ンタ6は水平同期信号HSをロードパルスとする
ことによつて、入力ボートA〜Dに供給されるプ
リセツト値mの読み込みを実行し、水平同期信号
HSが“H”になると、表示クロツク信号BKを
クロツク信号として初期値mから順次カウントア
ツプを行ない、その計数値が出力ポートQA〜Qo
から図示しないデコーダに供給されることによ
り、各種の表示ゲート信号が発生される。 しかしながら、上記構成による表示制御信号発
生回路に於いては、モノマルチバイブレータ回路
1およびスタートストツプ発振回路4に抵抗2と
コンデンサ3とによつて構成される積分回路が用
いられているために、温度の変動に伴なつてカウ
ンタ6がロードパルスとしている水平同期信号
HDの立ち上りと表示クロツク信号BKが同期し
ないものとなる。この結果、第3図a〜cに示す
様に、第3図aに示す水平同期信号HSの立ち上
り時点が第3図bに示す表示クロツク信号BKの
“H”期間(または“L”期間)の中央寄りに位
置する場合には、カウンタ6の計数値は初期値m
から表示クロツク信号BKの立ち上り毎に1カウ
ントずつ順次増加して第3図cに示すようにな
る。そして、この場合には、表示クロツク信号
BKの位相が温度変動に伴なつて多少変動したと
しても、水平同期信号HSの立ち上り時点が表示
クロツク信号BKの立ち上りエツジ部分に達しな
いために問題とはならない。 これに対して、第4図a,bに示す様に、水平
同期信号HSの立ち上りと表示クロツク信号BK
の立ち上り時点が近接していた場合には、温度変
動に伴なつて表示クロツク信号BKの位相が僅か
に変動してもカウンタ6の計数値が変動する。つ
まり、表示クロツク信号BKの位相が僅かに遅れ
た場合には、カウンタ6は次の表示クロツクBK
の立ち上り時点に於いて計数を開始するために、
その計数値は第4図cに示す様になる。 これに対し、表示クロツク信号BKの位相が僅
かに進んだ場合には、その時点から計数が開始さ
れて、その計数値は第4図dに示す様になる。従
つて、この場合には表示クロツク信号BKのわず
かな変動に対してもカウンタ6の計数値に1カウ
ント分の差が生じることになり、これが表示画面
上に於いて、水平方向のジツタとなつて現われる
ことから、表示品質を低下させる問題を有してい
る。 考案の開示 従つて、本考案による目的は、ジツタの発生を
防止した表示制御信号発生回路を提供することで
ある。 このような目的を達成するために本考案は、水
平同期信号の供給に同期して発振が開始される表
示クロツク信号を計数する第1カウンタを設け、
この第1カウンタが設定数を計数した時に出力さ
れる表示クロツク信号に同期した信号を用いてこ
の第1カウンタの出力を次の水平同期信号の発生
時まで固定するとともに、この第1カウンタの設
定数計数時に発生される出力信号を用いて表示ゲ
ート信号の発生の基となる第2カウンタの表示ク
ロツク信号に対する計数を開始させ、かつ前記第
1カウンタの設定数計数時に発生される出力信号
を水平偏向制御信号として出力するものである。 このように構成された回路に於いては、発生さ
れる表示クロツク信号および水平同期駆動信号が
同期されるために、温度変動に伴なつて表示クロ
ツク信号が多少変動したとしても、表示画面の水
平方向に対するジツタの発生を確実に防止するこ
とが出来る。
【考案の図示】
第5図は本考案による表示制御信号発生回路の
一実施例を示す回路図であつて、第1図と同一部
分は同記号を用いて示してある。同図において7
は例えば4ビツト構成によるカウンタであつて、
モノマルチバイブレータ1から出力されるリセツ
ト信号によりクリアされて、入力ポートCKに供
給される表示クロツク信号BKの立ち上がりに同
期してカウントを行い、カウント値がフルカウン
ト値(4ビツト構成における場合は「15」)に達
すると、出力ポートRcから、“H”レベルのリツ
プルキヤリー信号を出力する。また、このカウン
タ7における入力ポートEpは、カウント動作の
可否を制御するイネーブル信号が供給される端子
であつて、“H”レベルでカウントが可となり、”
L”レベルでカウントが禁止される。8は出力ポ
ートRcから出力されるリツプルキヤリー信号を
反転してカウンタ7の入力ポートEpにイネーブ
ル信号として供給することにより、リツプルキヤ
リー信号を次の水平同期信号HSの供給に応じて、
カウンタ7がクリアされるまで保持させるインバ
ータ、9はインバータ8の出力信号を反転して、
つまりリツプルキヤリー信号を水平同期駆動信号
HDとして出力するインバータである。そして、
カウンタ6はこの水平同期駆動信号HDをロード
信号をロード信号としている。 以下、上記構成による表示制御信号発生回路の
動作を第6図a〜hに示す各部動作波形図を用い
て説明する。第6図aに示す水平同期信号HSの
立ち下がりによつて、モノマルチバイブレータ1
がトリガされると、予め定められたパルス幅を有
する負極性のパルスが、出力端から出力されて
スタートストツプ発振回路4の発振がストツプす
る。また、モノマルチバイブレータ1の出力端
から出力され負極性のパルスは、カウンタ7のク
リア端子にも供給されることから、カウン
タ7がクリアされて、そのカウント出力は第6図
dに示すように全て“L”となる。そして、設定
時間後にモノマルチバイブレータ1の出力端か
ら出力される信号が、第6図bに示すように
“H”に反転すると、スタートストツプ発振回路
4が駆動開始されるとともに、カウンタ7のクリ
ア端子に供給され続けられていたクリア信
号が解除されることから、第6図cに示す表示ク
ロツクBKによつてカウンタ7のカウント動作が
スタートされる。 次に、カウント動作が進行してカウンタ7のカ
ウント値が、第6図dに示すようにフルカウント
としての上記「15」に達すると、出力ポートRc
から第6図eに示す“H”レベルのリツプルキヤ
リー信号が出力される。そして、この“H”レベ
ルのリツプルキヤリー信号は、インバータ8にお
いて反転されることにより、“L”レベルのイネ
ーブル信号としてカウンタ7の入力ポートEpに
供給されるために、カウンタ7はここでカウント
をストツプし、出力ポートRcから出力されるリ
ツプルキヤリー信号は、第6図eに示すように
“H”状態に、また入力ポートEpに入力される信
号は第6図fに示すように“L”状態に固定され
る。また、カウンタ7の出力ポートRcから出力
されるリツプルキヤリー信号は、インバータ8お
よびインバータ9を介して出力されることによ
り、新たな水平同期駆動信号HDとなり、この水
平同期駆動信号HDの一部はカウンタ6における
ロード端子に入力される。 ここで、カウンタ6はロード端子が“L”
レベルの期間において、第6図(c)に示す表示クロ
ツク信号BKの立ち上がり時に、入力ボートA〜
Dに供給されるプリセツト値mの読み込みが行わ
れ、ロード端子LDが“H”レベルになると、表
示クロツク信号BKの立ち上がり時にカウント動
作が開始される。 この結果、カウンタ6の出力ポートRcから出
力されるリツプルキヤリー信号が、インバータ
8,9を介して出力されることにより作られる水
平同期駆動信号HDは、第6図gに示すようにカ
ウンタ7のカウント値が「15」になる時における
表示クロツク信号BKの立ち上がり時点“L”レ
ベルから”H”レベルに反転し、次の表示クロツ
ク信号BKにおける立ち上がり時点から、カウン
タ7がカウントを開始することにより、そのカウ
ント値は第6図hに示すように初期値mから、m
+1,m+2,m+3,……と順次カウントアツ
プされる。 このようにして、カウンタ7のカウントが順次
進み、次の水平同期駆動信号HSによつて再びモ
ノマルチバイブレータ1が駆動され、その出力端
Qから“L”レベルの信号が出力されると、スタ
ートストツプ発振回路4の動作がストツプされる
と共に、カウンタ7におけるクリア端子を
“L”レベルにセツトすることによつて、カウン
タ7のカウント値を「0」にセツトする。カウン
タ7のカウント値が「0」にセツトされると、出
力ポートRcから出力されるリツプルキヤリー信
号及びインバータ8,9を介して出力される水平
同期駆動信号HDが“L”レベルに戻されること
から、入力ポートEpを再び“H”レベルにセツ
トする。水平同期駆動信号HDが“L”レベルに
セツトされると、カウンタ7は再びプリセツト値
mがロードされる。以後はこの動作を繰り返す。 従つて、モノマルチバイブレタ1の出力端か
ら出力される信号の時間と、カウンタ7のカウン
ト開始時点から出力ポートRcから“H”レベル
のリツプルキヤリー信号が出力される(カウンタ
7が「15」を計数する)までの時間の和を水平同
期信号HSの長さと略同じになるように設定する
とにより、生成される水平同期駆動信号HDは、
水平同期信号HSと略同じ長さのパルスとして得
られるとともに、この水平同期駆動信号HDは表
示クロツク信号BKと同期したタイミングで出力
することが可能になり、これに伴つてカウンタ6
の計数値変動が防止されて、表示画面上に於ける
水平方向に対するジツターの発生が防止されるこ
とになる。 以上説明した様に、上記構成による表示制御信
号発生回路に於いては、表示クロツク信号と水平
同期駆動信号が常に同期した状態で発生されるた
めに、表示画面における水平方向に対するジツタ
の発生が防止されて、安定な表示が行える優れた
効果を有する。
【図面の簡単な説明】
第1図は本考案による表示制御信号発生回路の
一例を示す回路図、第2図a〜c、第3図a〜c
および第4図a〜dは第1図に示す回路の各部動
作波形図、第5図は本考案による表示制御信号発
生回路の一実施例を示す回路図、第6図a〜hは
第5図に示す回路の各部動作波形図である。 1はモノマルチバイブレータ回路、2は抵抗、
3はコンデンサ、4はスタートストツプ発振回
路、5,8,9はインバータ、6,7はカウン
タ。

Claims (1)

    【実用新案登録請求の範囲】
  1. テレビ放送信号に含まれる水平同期信号により
    トリガされるモノマルチバイブレータ回路と、こ
    のモノマルチバイブレータ回路の出力信号により
    駆動されることにより表示クロツク信号を発生す
    る発振回路と、前記モノマルチバイブレータ回路
    の出力信号によつてクリアされて前記表示クロツ
    ク信号を順次計数し、その計数値が予め設定され
    た値に達した時に計数入力信号に同期して発生さ
    れる出力信号により次のクリア時まで前記出力信
    号を固定するとともに、この固定された出力信号
    を水平同期駆動信号として出力する第1カウンタ
    と、前記第1カウンタから発生される水平同期駆
    動信号の発生期間に前記表示クロツク信号を計数
    することにより各種表示ゲート信号の発生制御を
    行なう第2カウンタとを備えた表示制御信号発生
    回路。
JP1983065489U 1983-04-30 1983-04-30 表示制御信号発生回路 Granted JPS59171464U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1983065489U JPS59171464U (ja) 1983-04-30 1983-04-30 表示制御信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1983065489U JPS59171464U (ja) 1983-04-30 1983-04-30 表示制御信号発生回路

Publications (2)

Publication Number Publication Date
JPS59171464U JPS59171464U (ja) 1984-11-16
JPH0139020Y2 true JPH0139020Y2 (ja) 1989-11-21

Family

ID=30195689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1983065489U Granted JPS59171464U (ja) 1983-04-30 1983-04-30 表示制御信号発生回路

Country Status (1)

Country Link
JP (1) JPS59171464U (ja)

Also Published As

Publication number Publication date
JPS59171464U (ja) 1984-11-16

Similar Documents

Publication Publication Date Title
KR860000089B1 (ko) 수평주사 주파수 체배회로
JPS6051312B2 (ja) 水平走査周波数逓倍回路
US4498106A (en) Pulse generator for solid-state television camera
KR100376631B1 (ko) 동기화장치및동기화방법
JPH0644818B2 (ja) 表示装置
JPH0139020Y2 (ja)
JPS6161308B2 (ja)
JPH05327486A (ja) 同期信号生成回路
KR900002236B1 (ko) 자기기록 재생장치의 모터 서보회로
JPH0797744B2 (ja) 位相同期回路
GB2175471A (en) Synchronizing video sources
JPS6323711B2 (ja)
JPS6076813A (ja) Pll回路
JPS6161755B2 (ja)
JPS6150549B2 (ja)
JP3414795B2 (ja) 垂直同期パルス発生回路
KR0150973B1 (ko) 전압제어발진기의 발진주파수 제어장치
JPH088650B2 (ja) 周波数制御回路
JP2645039B2 (ja) 位相同期ループ回路
KR0168359B1 (ko) 등화 펄스 및 잡음 제거용 수평 동기 신호 보상 장치
JPH0314367B2 (ja)
JPS6247032B2 (ja)
JP2517443B2 (ja) テレビカメラの同期回路
JPS6281175A (ja) 水平同期信号再生回路
JPH0126596B2 (ja)