JPS6150549B2 - - Google Patents

Description

【発明の詳細な説明】 例えば、テレビカメラに内蔵された同期信号発
生器（同期盤）の出力（水平及び垂直の各駆動信
号HD、VD、色副搬送波信号SC等）を、外部か
ら供給された複合同期信号に同期させる場合に
は、この外部複合同期信号より得られた水平周期
及び垂直周期のパルスあるいは、これらに基いて
形成された信号を同期制御信号として同期信号発
生器に供給する必要がある。

このように外部複合同期信号から同期制御信号
を形成するための制御信号形成回路は上述したよ
うに外部複合同期信号より所定のパルス幅を有し
た水平及び垂直周期のパルス信号を形成する必要
があり、この形成回路として従来はCRの時定数
回路を利用したワンシヨツトマルチバイブレータ
等が使用されている。そのため、この制御信号形
成回路はIC化することが困難であつた。

そこで、この発明はCRの時定数回路を利用し
ないで、すなわちカウンタを利用して目的の回路
を構成することによつてこの回路のIC化を容易
にしたものである。以下この発明の係る水平周期
信号形成回路の一例をNTSC方式の同期信号発生
器に適用した場合について説明する。

第１図において、１はクロツクパルスPcの形
成回路、２は外部複合同期信号に基いて所定のパ
ルス幅を有した水平周期のパルス信号（第１のパ
ルス信号）Ｓ_Hを形成するための回路、そして３
は同じく外部複合同期信号より垂直周期のパルス
信号（第２のパルス信号）Ｓ_Vを形成するための
回路である。

クロツクパルスＰ_Cの形成回路１はPLLで構成
される。５はVCOで、その発振周波数はnf_H（ｎ
≧４、ｆ_Hは水平周波数）に選ばれ、これはカウ
ンタ６にて１／ｎにカウントダウンされ、その出
力は後述するように水平周期の第１のパルス信号
Ｓ_Hと位相比較器７で位相比較され、そしてこの
位相比較出力がローパスフイルタ８を通じて
VCO５にその制御電圧として供給されることに
よつて外部複合同期信号Sinの水平同期信号Ｐ_Hの
位相にロツクされたクロツクパルスＰ_C（第２図
Ａ）が形成される。

第１のパルス信号Ｓ_Hの形成回路２は図のよう
にカウンタ１１とそのリセツト端子Ｒ側に設けら
れたインヒビツト回路１２とで構成され、このイ
ンヒビツト回路１２には外部複合同期信号Sinが
供給される。従つて、このカウンタ１１は外部複
合同期信号Sinによつてリセツトされるが、この
同期信号Sinそのものでリセツトすると、カウン
タ１１からは等化パルスや垂直同期パルスが入力
したときには水平周期のパルス信号Ｓ_Hが得られ
なくなるので、これらパルスが入力したときには
1/2水平周期毎のパルスには応答せず、１水平周
期毎のパルスのみを応答するように工夫しなけれ
ばならない。

そのために、まずカウンタ１１から得られる第
１のパルス信号Ｓ_Hのパルス幅W₁は1/2水平周期
以上で１水平周期以下に選定される。従つて、カ
ウンタ１１はカウント状態がリセツトされてから
のカウント数ｘが(2)式を満足するときにカウント
状態がストツプしてカウンタ出力が反転するよう
に選定する。

１／２＜ｘ／ｎ＜１ …………(1) ∴ｎ＜2x＜2n …………(2) なお、3/4水平周期にパルスW₁を選んだ場合に
は、形成回路１のPLL系によりクロツクパルスＰ
_Cの位相がロツクされるまでの間に生ずるジツタ
によつても第１の形成回路２は誤動作することが
ない。

そして、さらに1/2水平周期毎にカウンタ１１
がリセツトされないようにするため、カウンタ出
力と複合同期信号Sinのインヒビツト出力がリセ
ツトパルスとしてカウンタ１１に供給される。奇
数フイールドにおける複合同期信号SinOが入力
した場合の動作を第２図を参照して説明する。

カウンタ１１のリセツトは負パルスの立下りで
動作するから、水平周期パルスＰ_Hが入力する
と、カウンタ１１はリセツトされ、これよりカウ
ント動作が開始し、ｘまでカウント（アツプカウ
ントでもダウンカウントでもよい）すると（今ｎ
＝４とすると、ｘ＝３）、カウンタ出力が反転す
るので、カウント数ｘに相当するパルス幅W₁の
パルス信号Ｓ_HOが得られる。等化パルスの区間で
はその最初のパルスでカウンタ１１はリセツトさ
れるが、1/2水平周期目にある次の等化パルスで
は、カウンタ出力が「１」であるから、インヒビ
ツト出力は変化せず、この等化パルスではリセツ
トされない。しかし、３番目の等化パルス（最初
の等化パルスから１水平周期目にあたる）ではカ
ウンタ出力が「０」にあるので、このパルスが入
力するとリセツトパルスが得られてカウンタ１１
がリセツトされる。垂直同期パルスＰ_Vの区間で
も動作は同じである。

このようにして複合同期信号SinOに含まれる
水平同期パルスＰ_Hに同期したパルス信号Ｓ_OH
（第２図Ｃ）が形成される。

垂直周期の第２のパルス信号Ｓ_Vの形成回路３
は図のようにカウンタ１５とＤ型フリツプフロツ
プ回路１６とで構成され、そして、この場合のカ
ウンタ１５は複合同期信号SinOに含まれるすべ
ての同期信号でリセツトされるようになされる。
カウンタ１５から得られる第２図ＤのパルスＰ_CK
（Ｐ_CKO，Ｐ_CKE）のパルス幅W₂は1/2水平周期以
下であれば任意である。

パルスＰ_CKOはフリツプフロツプ回路１６にク
ロツクパルスとして供給され、Ｄ端子には複合同
期信号SinOが供給される。従つて、このフリツ
プフロツプ回路１６からは第２図Ｅに示すような
垂直周期の第２のパルス信号Ｓ_VOが得られる。こ
のパルス信号Ｓ_VOは同図Ｂの複合同期信号SinO
に含まれる垂直同期パルスＰ_Vに同期して得られ
る。

偶数フイールドでは同図Ｆ〜Ｉに示すように位
相関係をもつたパルス信号Ｓ_HE，Ｓ_VEが得られる
も、パルス信号Ｓ_VO，Ｓ_VEは同相である。

２０は外部同期信号の有無を判別するための回
路で、カウンタによつて構成される。この場合、
カウンタ２０は3/2水平周期以上の期間カウント
したときカウンタ出力が反転するように選定され
る。外部複合同期信号Sinが存在する場合には、
カウンタ出力が反転する前に外部複合同期信号
Sinによつてリセツトされるため、このような場
合にはカウンタ出力は常に「１」である。しか
し、外部複合同期信号Sinが存在しない場合に
は、リセツト後3/2水平周期経過することによつ
てカウンタ出力は「０」に反転するので、このカ
ウンタ出力そのものを外部同期信号の判別信号Ｓ
_D（第２図Ｊ）として利用することができる。

水平周期のパルス信号Ｓ_H、垂直周期のパルス
信号Ｓ_Vは図示せずも例えばテレビカメラ本体に
内蔵された同期信号発生器に同期制御信号（例え
ばリセツト信号）として供給される。あるいは、
パルス信号Ｓ_H，Ｓ_Vを基にして形成された同期制
御信号が上述の同期信号発生器に同じくリセツト
信号として供給される。

以上説明したようにこの発明によれば、CRの
時定数回路を利用したマルチバイブレータ等を使
用しないで外部複合同期信号から目的のパルス信
号を簡単に形成することができる。従つてこの発
明ではIC化が容易になる特徴を有する。

なお、上述した実施例ではNTSC方式の同期信
号発生器に適用した場合であるが、その他の標準
方式の同期信号発生器に対する水平周期信号形成
回路にも適用することができる。同期信号発生器
が利用される機器はテレビカメラに限らない。

そして、この発明では水平周期信号形成回路で
得た出力を同期制御信号として利用する場合につ
いて説明したが、その用途は別段制限されない。

(1)式に示される整数ｍは実際には４よりもはる
かに大きな整数（例えば455）に選定されるが、
この場合にクロツクパルスＰ_Cとして455f_Hを１／
ｍにカウントダウンしたパルスを利用することも
できる。

【図面の簡単な説明】

第１図はこの発明の一例を示す要部の系統図、
第２図はその動作説明に供する波形図である。 １はクロツクパルスＰ_Cの形成回路、２はパル
ス信号Ｓ_Hの形成回路、３はパルス信号Ｓ_Vの形成
回路、１１，１５及び２０はカウンタ、５は
VCOである。

Claims (1)

【特許請求の範囲】
1. １ PLLで形成された水平周波数の整数倍のクロ
   ツクパルスがクロツク端子に供給されるカウンタ
   と、該カウンタの出力と複合同期信号が供給され
   る論理ゲートとを有し、該論理ゲートの出力を上
   記カウンタのリセツト入力端子に供給することに
   より上記カウンタより1/2水平周期以上で１水平
   周期以下のパルス幅をもつた水平周期のパルス信
   号が得られるようになされた水平周期信号形成回
   路。