JPS6150549B2 - - Google Patents
Info
- Publication number
- JPS6150549B2 JPS6150549B2 JP15137478A JP15137478A JPS6150549B2 JP S6150549 B2 JPS6150549 B2 JP S6150549B2 JP 15137478 A JP15137478 A JP 15137478A JP 15137478 A JP15137478 A JP 15137478A JP S6150549 B2 JPS6150549 B2 JP S6150549B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- counter
- signal
- horizontal
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 20
- 230000000737 periodic effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
例えば、テレビカメラに内蔵された同期信号発
生器(同期盤)の出力(水平及び垂直の各駆動信
号HD、VD、色副搬送波信号SC等)を、外部か
ら供給された複合同期信号に同期させる場合に
は、この外部複合同期信号より得られた水平周期
及び垂直周期のパルスあるいは、これらに基いて
形成された信号を同期制御信号として同期信号発
生器に供給する必要がある。
生器(同期盤)の出力(水平及び垂直の各駆動信
号HD、VD、色副搬送波信号SC等)を、外部か
ら供給された複合同期信号に同期させる場合に
は、この外部複合同期信号より得られた水平周期
及び垂直周期のパルスあるいは、これらに基いて
形成された信号を同期制御信号として同期信号発
生器に供給する必要がある。
このように外部複合同期信号から同期制御信号
を形成するための制御信号形成回路は上述したよ
うに外部複合同期信号より所定のパルス幅を有し
た水平及び垂直周期のパルス信号を形成する必要
があり、この形成回路として従来はCRの時定数
回路を利用したワンシヨツトマルチバイブレータ
等が使用されている。そのため、この制御信号形
成回路はIC化することが困難であつた。
を形成するための制御信号形成回路は上述したよ
うに外部複合同期信号より所定のパルス幅を有し
た水平及び垂直周期のパルス信号を形成する必要
があり、この形成回路として従来はCRの時定数
回路を利用したワンシヨツトマルチバイブレータ
等が使用されている。そのため、この制御信号形
成回路はIC化することが困難であつた。
そこで、この発明はCRの時定数回路を利用し
ないで、すなわちカウンタを利用して目的の回路
を構成することによつてこの回路のIC化を容易
にしたものである。以下この発明の係る水平周期
信号形成回路の一例をNTSC方式の同期信号発生
器に適用した場合について説明する。
ないで、すなわちカウンタを利用して目的の回路
を構成することによつてこの回路のIC化を容易
にしたものである。以下この発明の係る水平周期
信号形成回路の一例をNTSC方式の同期信号発生
器に適用した場合について説明する。
第1図において、1はクロツクパルスPcの形
成回路、2は外部複合同期信号に基いて所定のパ
ルス幅を有した水平周期のパルス信号(第1のパ
ルス信号)SHを形成するための回路、そして3
は同じく外部複合同期信号より垂直周期のパルス
信号(第2のパルス信号)SVを形成するための
回路である。
成回路、2は外部複合同期信号に基いて所定のパ
ルス幅を有した水平周期のパルス信号(第1のパ
ルス信号)SHを形成するための回路、そして3
は同じく外部複合同期信号より垂直周期のパルス
信号(第2のパルス信号)SVを形成するための
回路である。
クロツクパルスPCの形成回路1はPLLで構成
される。5はVCOで、その発振周波数はnfH(n
≧4、fHは水平周波数)に選ばれ、これはカウ
ンタ6にて1/nにカウントダウンされ、その出
力は後述するように水平周期の第1のパルス信号
SHと位相比較器7で位相比較され、そしてこの
位相比較出力がローパスフイルタ8を通じて
VCO5にその制御電圧として供給されることに
よつて外部複合同期信号Sinの水平同期信号PHの
位相にロツクされたクロツクパルスPC(第2図
A)が形成される。
される。5はVCOで、その発振周波数はnfH(n
≧4、fHは水平周波数)に選ばれ、これはカウ
ンタ6にて1/nにカウントダウンされ、その出
力は後述するように水平周期の第1のパルス信号
SHと位相比較器7で位相比較され、そしてこの
位相比較出力がローパスフイルタ8を通じて
VCO5にその制御電圧として供給されることに
よつて外部複合同期信号Sinの水平同期信号PHの
位相にロツクされたクロツクパルスPC(第2図
A)が形成される。
第1のパルス信号SHの形成回路2は図のよう
にカウンタ11とそのリセツト端子R側に設けら
れたインヒビツト回路12とで構成され、このイ
ンヒビツト回路12には外部複合同期信号Sinが
供給される。従つて、このカウンタ11は外部複
合同期信号Sinによつてリセツトされるが、この
同期信号Sinそのものでリセツトすると、カウン
タ11からは等化パルスや垂直同期パルスが入力
したときには水平周期のパルス信号SHが得られ
なくなるので、これらパルスが入力したときには
1/2水平周期毎のパルスには応答せず、1水平周
期毎のパルスのみを応答するように工夫しなけれ
ばならない。
にカウンタ11とそのリセツト端子R側に設けら
れたインヒビツト回路12とで構成され、このイ
ンヒビツト回路12には外部複合同期信号Sinが
供給される。従つて、このカウンタ11は外部複
合同期信号Sinによつてリセツトされるが、この
同期信号Sinそのものでリセツトすると、カウン
タ11からは等化パルスや垂直同期パルスが入力
したときには水平周期のパルス信号SHが得られ
なくなるので、これらパルスが入力したときには
1/2水平周期毎のパルスには応答せず、1水平周
期毎のパルスのみを応答するように工夫しなけれ
ばならない。
そのために、まずカウンタ11から得られる第
1のパルス信号SHのパルス幅W1は1/2水平周期
以上で1水平周期以下に選定される。従つて、カ
ウンタ11はカウント状態がリセツトされてから
のカウント数xが(2)式を満足するときにカウント
状態がストツプしてカウンタ出力が反転するよう
に選定する。
1のパルス信号SHのパルス幅W1は1/2水平周期
以上で1水平周期以下に選定される。従つて、カ
ウンタ11はカウント状態がリセツトされてから
のカウント数xが(2)式を満足するときにカウント
状態がストツプしてカウンタ出力が反転するよう
に選定する。
1/2<x/n<1 …………(1)
∴n<2x<2n …………(2)
なお、3/4水平周期にパルスW1を選んだ場合に
は、形成回路1のPLL系によりクロツクパルスP
Cの位相がロツクされるまでの間に生ずるジツタ
によつても第1の形成回路2は誤動作することが
ない。
は、形成回路1のPLL系によりクロツクパルスP
Cの位相がロツクされるまでの間に生ずるジツタ
によつても第1の形成回路2は誤動作することが
ない。
そして、さらに1/2水平周期毎にカウンタ11
がリセツトされないようにするため、カウンタ出
力と複合同期信号Sinのインヒビツト出力がリセ
ツトパルスとしてカウンタ11に供給される。奇
数フイールドにおける複合同期信号SinOが入力
した場合の動作を第2図を参照して説明する。
がリセツトされないようにするため、カウンタ出
力と複合同期信号Sinのインヒビツト出力がリセ
ツトパルスとしてカウンタ11に供給される。奇
数フイールドにおける複合同期信号SinOが入力
した場合の動作を第2図を参照して説明する。
カウンタ11のリセツトは負パルスの立下りで
動作するから、水平周期パルスPHが入力する
と、カウンタ11はリセツトされ、これよりカウ
ント動作が開始し、xまでカウント(アツプカウ
ントでもダウンカウントでもよい)すると(今n
=4とすると、x=3)、カウンタ出力が反転す
るので、カウント数xに相当するパルス幅W1の
パルス信号SHOが得られる。等化パルスの区間で
はその最初のパルスでカウンタ11はリセツトさ
れるが、1/2水平周期目にある次の等化パルスで
は、カウンタ出力が「1」であるから、インヒビ
ツト出力は変化せず、この等化パルスではリセツ
トされない。しかし、3番目の等化パルス(最初
の等化パルスから1水平周期目にあたる)ではカ
ウンタ出力が「0」にあるので、このパルスが入
力するとリセツトパルスが得られてカウンタ11
がリセツトされる。垂直同期パルスPVの区間で
も動作は同じである。
動作するから、水平周期パルスPHが入力する
と、カウンタ11はリセツトされ、これよりカウ
ント動作が開始し、xまでカウント(アツプカウ
ントでもダウンカウントでもよい)すると(今n
=4とすると、x=3)、カウンタ出力が反転す
るので、カウント数xに相当するパルス幅W1の
パルス信号SHOが得られる。等化パルスの区間で
はその最初のパルスでカウンタ11はリセツトさ
れるが、1/2水平周期目にある次の等化パルスで
は、カウンタ出力が「1」であるから、インヒビ
ツト出力は変化せず、この等化パルスではリセツ
トされない。しかし、3番目の等化パルス(最初
の等化パルスから1水平周期目にあたる)ではカ
ウンタ出力が「0」にあるので、このパルスが入
力するとリセツトパルスが得られてカウンタ11
がリセツトされる。垂直同期パルスPVの区間で
も動作は同じである。
このようにして複合同期信号SinOに含まれる
水平同期パルスPHに同期したパルス信号SOH
(第2図C)が形成される。
水平同期パルスPHに同期したパルス信号SOH
(第2図C)が形成される。
垂直周期の第2のパルス信号SVの形成回路3
は図のようにカウンタ15とD型フリツプフロツ
プ回路16とで構成され、そして、この場合のカ
ウンタ15は複合同期信号SinOに含まれるすべ
ての同期信号でリセツトされるようになされる。
カウンタ15から得られる第2図DのパルスPCK
(PCKO,PCKE)のパルス幅W2は1/2水平周期以
下であれば任意である。
は図のようにカウンタ15とD型フリツプフロツ
プ回路16とで構成され、そして、この場合のカ
ウンタ15は複合同期信号SinOに含まれるすべ
ての同期信号でリセツトされるようになされる。
カウンタ15から得られる第2図DのパルスPCK
(PCKO,PCKE)のパルス幅W2は1/2水平周期以
下であれば任意である。
パルスPCKOはフリツプフロツプ回路16にク
ロツクパルスとして供給され、D端子には複合同
期信号SinOが供給される。従つて、このフリツ
プフロツプ回路16からは第2図Eに示すような
垂直周期の第2のパルス信号SVOが得られる。こ
のパルス信号SVOは同図Bの複合同期信号SinO
に含まれる垂直同期パルスPVに同期して得られ
る。
ロツクパルスとして供給され、D端子には複合同
期信号SinOが供給される。従つて、このフリツ
プフロツプ回路16からは第2図Eに示すような
垂直周期の第2のパルス信号SVOが得られる。こ
のパルス信号SVOは同図Bの複合同期信号SinO
に含まれる垂直同期パルスPVに同期して得られ
る。
偶数フイールドでは同図F〜Iに示すように位
相関係をもつたパルス信号SHE,SVEが得られる
も、パルス信号SVO,SVEは同相である。
相関係をもつたパルス信号SHE,SVEが得られる
も、パルス信号SVO,SVEは同相である。
20は外部同期信号の有無を判別するための回
路で、カウンタによつて構成される。この場合、
カウンタ20は3/2水平周期以上の期間カウント
したときカウンタ出力が反転するように選定され
る。外部複合同期信号Sinが存在する場合には、
カウンタ出力が反転する前に外部複合同期信号
Sinによつてリセツトされるため、このような場
合にはカウンタ出力は常に「1」である。しか
し、外部複合同期信号Sinが存在しない場合に
は、リセツト後3/2水平周期経過することによつ
てカウンタ出力は「0」に反転するので、このカ
ウンタ出力そのものを外部同期信号の判別信号S
D(第2図J)として利用することができる。
路で、カウンタによつて構成される。この場合、
カウンタ20は3/2水平周期以上の期間カウント
したときカウンタ出力が反転するように選定され
る。外部複合同期信号Sinが存在する場合には、
カウンタ出力が反転する前に外部複合同期信号
Sinによつてリセツトされるため、このような場
合にはカウンタ出力は常に「1」である。しか
し、外部複合同期信号Sinが存在しない場合に
は、リセツト後3/2水平周期経過することによつ
てカウンタ出力は「0」に反転するので、このカ
ウンタ出力そのものを外部同期信号の判別信号S
D(第2図J)として利用することができる。
水平周期のパルス信号SH、垂直周期のパルス
信号SVは図示せずも例えばテレビカメラ本体に
内蔵された同期信号発生器に同期制御信号(例え
ばリセツト信号)として供給される。あるいは、
パルス信号SH,SVを基にして形成された同期制
御信号が上述の同期信号発生器に同じくリセツト
信号として供給される。
信号SVは図示せずも例えばテレビカメラ本体に
内蔵された同期信号発生器に同期制御信号(例え
ばリセツト信号)として供給される。あるいは、
パルス信号SH,SVを基にして形成された同期制
御信号が上述の同期信号発生器に同じくリセツト
信号として供給される。
以上説明したようにこの発明によれば、CRの
時定数回路を利用したマルチバイブレータ等を使
用しないで外部複合同期信号から目的のパルス信
号を簡単に形成することができる。従つてこの発
明ではIC化が容易になる特徴を有する。
時定数回路を利用したマルチバイブレータ等を使
用しないで外部複合同期信号から目的のパルス信
号を簡単に形成することができる。従つてこの発
明ではIC化が容易になる特徴を有する。
なお、上述した実施例ではNTSC方式の同期信
号発生器に適用した場合であるが、その他の標準
方式の同期信号発生器に対する水平周期信号形成
回路にも適用することができる。同期信号発生器
が利用される機器はテレビカメラに限らない。
号発生器に適用した場合であるが、その他の標準
方式の同期信号発生器に対する水平周期信号形成
回路にも適用することができる。同期信号発生器
が利用される機器はテレビカメラに限らない。
そして、この発明では水平周期信号形成回路で
得た出力を同期制御信号として利用する場合につ
いて説明したが、その用途は別段制限されない。
得た出力を同期制御信号として利用する場合につ
いて説明したが、その用途は別段制限されない。
(1)式に示される整数mは実際には4よりもはる
かに大きな整数(例えば455)に選定されるが、
この場合にクロツクパルスPCとして455fHを1/
mにカウントダウンしたパルスを利用することも
できる。
かに大きな整数(例えば455)に選定されるが、
この場合にクロツクパルスPCとして455fHを1/
mにカウントダウンしたパルスを利用することも
できる。
第1図はこの発明の一例を示す要部の系統図、
第2図はその動作説明に供する波形図である。 1はクロツクパルスPCの形成回路、2はパル
ス信号SHの形成回路、3はパルス信号SVの形成
回路、11,15及び20はカウンタ、5は
VCOである。
第2図はその動作説明に供する波形図である。 1はクロツクパルスPCの形成回路、2はパル
ス信号SHの形成回路、3はパルス信号SVの形成
回路、11,15及び20はカウンタ、5は
VCOである。
Claims (1)
- 1 PLLで形成された水平周波数の整数倍のクロ
ツクパルスがクロツク端子に供給されるカウンタ
と、該カウンタの出力と複合同期信号が供給され
る論理ゲートとを有し、該論理ゲートの出力を上
記カウンタのリセツト入力端子に供給することに
より上記カウンタより1/2水平周期以上で1水平
周期以下のパルス幅をもつた水平周期のパルス信
号が得られるようになされた水平周期信号形成回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15137478A JPS5577279A (en) | 1978-12-06 | 1978-12-06 | Forming circuit for control signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15137478A JPS5577279A (en) | 1978-12-06 | 1978-12-06 | Forming circuit for control signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5577279A JPS5577279A (en) | 1980-06-10 |
JPS6150549B2 true JPS6150549B2 (ja) | 1986-11-05 |
Family
ID=15517154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15137478A Granted JPS5577279A (en) | 1978-12-06 | 1978-12-06 | Forming circuit for control signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5577279A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58191573A (ja) * | 1982-05-06 | 1983-11-08 | Victor Co Of Japan Ltd | 水平走査周波数逓倍回路 |
JPS62171A (ja) * | 1985-06-26 | 1987-01-06 | Pioneer Electronic Corp | 再生水平同期信号発生装置 |
-
1978
- 1978-12-06 JP JP15137478A patent/JPS5577279A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5577279A (en) | 1980-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR860000089B1 (ko) | 수평주사 주파수 체배회로 | |
JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
JPH071423B2 (ja) | パルス発生回路 | |
JPS6033030B2 (ja) | 同期信号発生器 | |
US6166606A (en) | Phase and frequency locked clock generator | |
WO1985005744A1 (en) | Frequency controlled oscillator | |
JPS6033031B2 (ja) | Pal方式の同期信号発生器 | |
US4617594A (en) | Signal generator circuit | |
JP2635667B2 (ja) | 自動周波数制御回路 | |
JPS6150549B2 (ja) | ||
KR950001441B1 (ko) | 자동 주파수 제어회로 | |
JPS6161308B2 (ja) | ||
JPS6144436B2 (ja) | ||
JPH04154383A (ja) | 水平同期信号保護回路 | |
JPH0139020Y2 (ja) | ||
JPS6076813A (ja) | Pll回路 | |
JPH0229092A (ja) | バーストゲートパルス発生回路 | |
JPS5843310Y2 (ja) | フアクシミリ装置における電源同期装置 | |
JPS6247032B2 (ja) | ||
JPS6129596B2 (ja) | ||
JPS6223515B2 (ja) | ||
JPS60145727A (ja) | 位相ロツクル−プ装置 | |
JPS59224928A (ja) | パルス発生回路 | |
JPS6046589B2 (ja) | 同期信号発生装置 | |
JPS63173467A (ja) | 水平同期信号ブランキングパルス発生器 |