JPS6144436B2 - - Google Patents

Description

【発明の詳細な説明】 例えば、テレビカメラに内蔵された同期信号発
生器（同期盤）の出力（水平及び垂直の各駆動信
号HD、VD、色副搬送波信号SC、フイールド信
号等）を、外部から供給された複合同期信号に同
期させる場合には、この外部複合同期信号より得
られた水平周期及び垂直周期のパルスあるいは、
これらに基いて形成された信号を同期制御信号と
して同期信号発生器に供給する必要がある。

この場合、同期信号発生器で形成されたフイー
ルド信号を外部複合同期信号のフイールドに同期
させるには、同期制御信号としてフイールド判別
信号が必要になる。

この発明はこのフイールド判別信号の形成回路
に係るので、特に簡単な構成でフイールド判別信
号を形成できるようにすると共に、この形成回路
のIC化を容易にしたものである。

以下この発明に係る制御信号形成回路の一例を
NTSC方式の同期信号発生器に適用した場合につ
いて説明する。

第１図において、１はクロツクパルスＰ_Cの形
成回路、２は外部複合同期信号に基いて所定のパ
ルス幅を有した水平周期のパルス信号（第１のパ
ルス信号）Ｓ_Hを形成するための回路、して３は
同じく外部複合同期信号より垂直周期のパルス信
号（第２のパルス信号）Ｓ_Vを形成するための回
路である。

クロツクパルスＰ_Cの形成回路１はPLLで構成
される。５はVCOで、その発振周波数はｎ_H
（ｎ≧４、_Hは水平周波数）に選ばれ、これはカ
ウンタ６にて1/nにカウントダウンされ、その出
力は後述するように水平周期の第１のパルス信号
Ｓ_Hと位相比較器７で位相比較され、そしてこの
位相比較出力がローパスフイルタ８を通じて
VCO５にその制御電圧として供給されることに
よつて、外部複合同期信号Sinの水平同期信号Ｐ_H
の位相にロツクされたクロツクパルスＰ_C（第２
図Ａ）が形成される。

水平周期の第１のパルス信号Ｓ_Hの形成回路２
は図のようにカウンタ１１とそのリセツト端子Ｒ
側に設けられたインヒビツト回路１２とで構成さ
れ、このインヒビツト回路１２には外部複合同期
信号Sinが供給される。従つて、このカウンタ１
１は外部複合同期信号Sinによつてリセツトされ
るが、この同期信号Sinそのものでリセツトする
と、カウンタ１１からは等化パルスや垂直同期パ
ルスが入力したときには水平周期のパルス信号Ｓ
_Hが得られなくなるので、これらパルスが入力し
たときには1/2水平周期毎のパルスには応答せ
ず、１水平周期毎のパルスのみ応答するように工
夫しなければならない。

そのために、まずカウンタ１１から得られる第
１のパルス信号Ｓ_Hのパルス幅W₁は1/2水平周期
以上で１水平周期以下に選定される。従つて、カ
ウンタ１１はカウント状態がリセツトされてから
のカウント数Ｘが(2)式を満足するときにカウント
状態がストツプしてカウンタ出力が反転するよう
に選定する。

１／２＜Ｘ／ｎ＜１ ……(1) ∴ｎ＜2X＜2n ……(2) なお、3/4水平周期にパルス幅W₁を選んだ場合
には、形成回路１のPLL系によりクロツクパルス
Ｐ_Cの位相がロツクされるまでの間に生ずるジツ
タによつても第１の形成回路２は誤動作すること
がない。

そして、さらに1/2水平周期毎にカウンタ１１
がリセツトされないようにするため、カウンタ出
力と複合同期信号Sinのインヒビツト出力がリセ
ツトパルスとしてカウンタ１１に供給される。奇
数フイールドにおける複合同期信号Sinoが入力し
た場合の動作を第２図を参照して説明する。

カウンタ１１のリセツトは負パルスの立下りで
動作するから、水平同期パルスＰ_Hが入力する
と、カウンタ１１はリセツトされ、これよりカウ
ント動作が開始し、Ｘまでカウント（アツプカウ
ントでもダウンカウントでもよい）すると（今ｎ
＝４とすると、Ｘ＝３）、カウンタ出力が反転す
るので、カウント数Ｘに相当するパルス幅W₁の
パルス信号Ｓ_HOが得られる。等化パルスの区間で
はその最初のパルスでカウンタ１１はリセツトさ
れるが、1/2水平周期目にある次の等化パルスで
は、カウンタ出力が「１」であるから、インヒビ
ツト出力は変化せず、この等化パルスではリセツ
トされない。しかし、３番目の等化パルス（最初
の等化パルスから１水平周期目にあたる）ではカ
ウンタ出力が「０」であるので、このパルスが入
力するとリセツトパルスが得られてカウンタ１１
がリセツトされる。垂直同期パルスＰ_Vの区間で
も動作は同じである。

このようにして複合同期信号SinOに含まれる
水平同期パルスＰ_Hに同期したパル信号Ｓ_HO（第
２図Ｃ）が形成される。

垂直周期の第２のパルス信号Ｓ_Vの形成回路３
は図のようにカウンタ１５とＤ型フリツプフロツ
プ回路１６とで構成され、そして、この場合のカ
ウンタ１５は複合同期信号SinOに含まれるすべ
ての同期信号でリセツトされるようになされる。
カウンタ１５から得られる第３のパルス信号Ｐ_CK
Ｏのパルス幅W₂は1/2水平周期以下であれば任意
である。

第３のパルス信号Ｐ_CKOはフリツプフロツプ回
路１６にクロツクパルスとして供給され、Ｄ端子
には複合同期信号SinOが供給される。従つて、
このフリツプフロツプ回路１６からは第２図Ｅに
示すような垂直周期の第２のパルス信号Ｓ_VOが得
られる。この第２のパルス信号Ｓ_VOは同図Ｂの複
合同期信号SinOに含まれる垂直同期パルスＰ_Vに
同期して得られる。

偶数フイールドでは同図Ｆ〜Ｉに示すような位
相関係をもつたパルス信号Ｓ_HE、Ｓ_VEが得られる
も、パルス信号Ｓ_VO、Ｓ_VEは同相である。

カウンタ１５で形成された第３のパルス信号Ｐ
_CK（Ｐ_CKO、Ｐ_CKE）は第１のシフトレジスタ２０
のクロツクパルスとして供給され、Ｄ端子には第
２のパルス信号Ｓ_Vが供給される。従つて、シフ
トレジスタ２０からは１ビツト分だけシフトされ
たパルスＰ_S1（第３図Ｈ）と２ビツト分だけシフ
トされたパルスＰ_S2（同図Ｉ）が夫々得られる。
なお、これらパルスＰ_S1、Ｐ_S2の位相はフイール
ドによつては変化しない。

１ビツト分だけシフトされた一方のパルスＰ_S1
は第２のシフトレジスタ２１のＤ端子に供給さ
れ、クロツク端子には第１のパルス信号Ｓ_Hが供
給される。第１のパルス信号Ｓ_Hはフイールド間
で0.5Hの位相差があるので、奇数フイールドで
は同図ＪのパルスＰ_SOが出力され、偶数フイール
ドでは同図ＫのパルスＰ_SEが出力されることにな
る。そのため、これらパルスＰ_SO、Ｐ_SEと第１の
シフトレジスタ２０で形成された他方のパルスＰ
_S2とをフイールド毎にアンドをとれば（実際には
第３図Ｊ，Ｋに示されるパルスＰ_SO、Ｐ_SEの逆相
のパルス_SO、_SEとＰ_S2とのアンドがとられ
る）、奇数フイールドでは波形が完全に逆相関係
にあるので、同図Ｌのようにアンド出力Ｓ_FOは得
られないが、偶数フイールドでは0.5Hだけ位相
関係がずれているので、同図Ｍに示すようなアン
ド出力Ｓ_FEが得られる。

このようにアンド出力Ｓ_Fは偶数フイールドの
ときだけ得られるので、偶数フイールドで得られ
るアンド出力Ｓ_FEによつて奇数フイールドか偶数
フイールドかのフイールドを判別することができ
る。すなわち、このアンド出力Ｓ_Fがフイールド
判別信号として利用される。

フイールド判別信号Ｓ_Fで同期信号発生器に設
けられたフイールド信号形成回路をリセツトして
偶数フイールド信号を得るようにすれば、フイー
ルドに対する同期をとることができる。

なお、第１図において、３０は外部同期信号の
有無を判別するための回路で、カウンタによつて
構成される。この場合、カウンタ３０は3/2水平
同期以上の期間カウントしたときカウンタ出力が
反転するように選定される。外部複合同期信号
Sinが存在する場合には、カウンタ出力が反転す
る前に外部複合同期信号Sinによつてリセツトさ
れるため、このような場合にはカウンタ出力は常
に「１」である。しかし、外部複合同期信号Sin
が存在しない場合には、リセツト後3/2水平周期
経過することによつてカウンタ出力は「０」に反
転するので、このカウンタ出力そのものを外部同
期信号の判別信号Ｓ_D（第２図Ｊ）として利用す
ることができる。

水平周期のパルス信号Ｓ_H、垂直周期のパルス
信号Ｓ_Vは図示せずも例えばテレビカメラ本体に
内蔵された同期信号発生器に同期制御信号（例え
ばリセツト信号）として供給してもよい。あるい
は、パルス信号Ｓ_H、Ｓ_Vを基にして形成された同
期制御信号を上述の同期信号発生器に同じくリセ
ツト信号として供給してもよい。

ところで、標準方式としてPAL―Ｍ方式は複
合同期信号の構成がNTSC方式と同じであるか
ら、PAL―Ｍ方式の適用は別段問題がない。そ
の他のPAL方式やSECAM方式の場合でも複合同
期信号の構成が若干相異するだけであるので、第
１図の回路をそのまま利用することができる。
PAL方式あるいはSECAM方式の場合の第３図と
同様な波形図を第４図に示す。

以上説明したように、この発明によれば第１〜
第３のパルス信号Ｓ_H、Ｓ_V、Ｐ_CKを利用して簡単
にフイールド判別信号Ｓ_Fを形成できる。そし
て、この発明に係る形成回路はCRの時定数回路
を利用したマルチバイブレータ等を使用しない
で、外部複合同期信号から目的のフイールド判別
信号Ｓ_Fを形成することができるために、この発
明に係る形成回路のIC化が容易になるという特
徴を有する。

【図面の簡単な説明】

第１図はこの発明の一例を示す要部の系統図、
第２図〜第４図は夫々その動作説明に供する波形
図である。 １はクロツクパルスＰ_Cの形成回路、２はパル
ス信号Ｓ_Hの形成回路、３はパルス信号Ｓ_Vの形成
回路、１１，１５及び３０はカウンタ、５は
VCO、２０，２１はシフトレジスタ、Ｓ_Fはフイ
ールド判別信号である。

Claims (1)

【特許請求の範囲】
1. １ PLLで形成された水平周波数の整数倍のクロ
   ツクパルスが第１及び第２のパルス信号形成回路
   に設けられた第１及び第２のカウンタに供給さ
   れ、該第１のカウンタには該第１のカウンタの出
   力である1/2水平周期以上で、１水平周期以下の
   パルス幅をもつた水平周期の第１のパルス信号と
   複合同期信号のアンド出力が供給され、上記第２
   のカウンタには上記複合同期信号が供給され、上
   記第２のパルス信号形成回路より垂直周期の第２
   のパルス信号が形成され、これら第１及び第２の
   パルス信号と、上記第２のカウンタの出力である
   第３のパルス信号とに基いてフイールド判別信号
   が形成されるようになされたフイールド判別信号
   の形成回路。