JPS59149465A - 垂直同期回路 - Google Patents
垂直同期回路Info
- Publication number
- JPS59149465A JPS59149465A JP2411183A JP2411183A JPS59149465A JP S59149465 A JPS59149465 A JP S59149465A JP 2411183 A JP2411183 A JP 2411183A JP 2411183 A JP2411183 A JP 2411183A JP S59149465 A JPS59149465 A JP S59149465A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- vertical
- frequency
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、テレビジョン信号の垂直同期信号に同期して
安定に垂直偏向を行えるようにするための垂直同期回路
(4−関するものである。
安定に垂直偏向を行えるようにするための垂直同期回路
(4−関するものである。
従来例の構成とその問題点
テレビジョン受像機において、入力されるテレビジョン
信号が弱かったりノイズが多い場合、あるいはビデオテ
ープレコーダ(VTR)に記録されていた再生信号で不
安定な信号である場合等の悪い再生条件下では、同期分
流動作が正常に行なわれないことがある。このような場
合、水平同期回路の誤動作よりも垂直同期回路の誤動作
の方が視覚上よく目立つものである。従って、できるた
け、安定な垂直同期回路か必要とされる。
信号が弱かったりノイズが多い場合、あるいはビデオテ
ープレコーダ(VTR)に記録されていた再生信号で不
安定な信号である場合等の悪い再生条件下では、同期分
流動作が正常に行なわれないことがある。このような場
合、水平同期回路の誤動作よりも垂直同期回路の誤動作
の方が視覚上よく目立つものである。従って、できるた
け、安定な垂直同期回路か必要とされる。
このため、従来の垂直向Mは1路ては、水平周波数の数
倍の周波数のりClツクを分周して垂直周期のパルスを
得、こわと入力テレビジョン信号より得た垂直同期信号
との位相を比較し、両者が不一致の場合にはその不一致
検出パルスf:積分回路に加えである所定回数以上不一
致が続いて所定設定レベル以上になると入力テレビジョ
ン信号からの垂直同期信号により分局器勿リセットする
ようにして安定した垂直偏向用のパルスを発生するよう
にしていた。しかしこのような従来の場合には、積分回
路の容量等のバラツキがあれば検出の感度が変動するし
、また全体を集積回路素子(IC)化する時にも、外信
けの部品が必要となりピン数も増加するという不都合が
ある。
倍の周波数のりClツクを分周して垂直周期のパルスを
得、こわと入力テレビジョン信号より得た垂直同期信号
との位相を比較し、両者が不一致の場合にはその不一致
検出パルスf:積分回路に加えである所定回数以上不一
致が続いて所定設定レベル以上になると入力テレビジョ
ン信号からの垂直同期信号により分局器勿リセットする
ようにして安定した垂直偏向用のパルスを発生するよう
にしていた。しかしこのような従来の場合には、積分回
路の容量等のバラツキがあれば検出の感度が変動するし
、また全体を集積回路素子(IC)化する時にも、外信
けの部品が必要となりピン数も増加するという不都合が
ある。
発明の目的
、本発明は、入力テレビジョン信号が弱かったり雑音が
多く金管れている場合、あるいはVTRの相生イ8号の
様に信号が不安定であったり一部欠落するような場合で
も垂直同期の乱れを少なくして安定な画像を再生するこ
とができ、しかも全てデジタル処理することができてI
C化に適する垂直同期回路を提供することを目的とする
。
多く金管れている場合、あるいはVTRの相生イ8号の
様に信号が不安定であったり一部欠落するような場合で
も垂直同期の乱れを少なくして安定な画像を再生するこ
とができ、しかも全てデジタル処理することができてI
C化に適する垂直同期回路を提供することを目的とする
。
発明の構成
本発明においては、入力されたテレビジョン信号の水平
同期(5@に同期して水平周波数の整数倍のクロックを
発振し、このクロックを分周して垂IG周1υ]のパル
スを発生するとともに、この垂直周jす」のパルスと入
力されたテレビジョン信号より分離した垂直同期信号と
の位相を比較し、位相比較器によシ位相不一致が所定回
数以上連続して検出された場合に入力テレビジョン信号
の垂直同期信号により分周器をリセットし、それ以外の
場合には分周器をセルフリセットするようにしている。
同期(5@に同期して水平周波数の整数倍のクロックを
発振し、このクロックを分周して垂IG周1υ]のパル
スを発生するとともに、この垂直周jす」のパルスと入
力されたテレビジョン信号より分離した垂直同期信号と
の位相を比較し、位相比較器によシ位相不一致が所定回
数以上連続して検出された場合に入力テレビジョン信号
の垂直同期信号により分周器をリセットし、それ以外の
場合には分周器をセルフリセットするようにしている。
実施例の説明
第1図に本発明の一実施例における垂直同期回路の構成
を示す。第2図にその各部の波形を示す。
を示す。第2図にその各部の波形を示す。
入力端子INから入力されたテレビジョン信号は、同期
分離回路2で水平同期信号(HS’ )と垂直同期信号
(VS )をそれぞれ分離する。この水平同期信号H3
は水平周波数(:I’H)の整数倍(nfH)で発振す
る電圧制御発振回路(VC○)を有するクロック発振器
1に入力する。このクロック発掘回路1は普通のPLL
回路を構成しているので、水平同期信号vSに同期した
nJ’Hのクロックを発振する。発掘回路1の出力のク
ロックは垂直同期周波数にまで分周器3で分周して、垂
直同期のパルスAを作成する。
分離回路2で水平同期信号(HS’ )と垂直同期信号
(VS )をそれぞれ分離する。この水平同期信号H3
は水平周波数(:I’H)の整数倍(nfH)で発振す
る電圧制御発振回路(VC○)を有するクロック発振器
1に入力する。このクロック発掘回路1は普通のPLL
回路を構成しているので、水平同期信号vSに同期した
nJ’Hのクロックを発振する。発掘回路1の出力のク
ロックは垂直同期周波数にまで分周器3で分周して、垂
直同期のパルスAを作成する。
一方、同期分離回路2で分離した垂直同期信号■Sはク
ロックとの位相をそろえるだめの波形成形回路4でBの
ように成形する。
ロックとの位相をそろえるだめの波形成形回路4でBの
ように成形する。
次に、分周器3の出力パルスAをインバータ7で反転し
たパルスと成形した垂直同期信号BをNORゲート8に
加える。両者の位相が同じ場合にはN’ ORゲート8
の出力は垂直同期信号Bのタイミングで低レベルになる
。この場合にはインバーター10を介してシフトレジス
ター5を垂直周期ごとにリセットするので、シフトレジ
スタ5の出力Eは低レベルの捷まになる。従って、NO
Rゲート12の出力Fも低レベルであり、へ○Rゲート
13は分周出力パルスAのインバーターとして働き、分
周器3の出力パルスAによってセルフリセット“する。
たパルスと成形した垂直同期信号BをNORゲート8に
加える。両者の位相が同じ場合にはN’ ORゲート8
の出力は垂直同期信号Bのタイミングで低レベルになる
。この場合にはインバーター10を介してシフトレジス
ター5を垂直周期ごとにリセットするので、シフトレジ
スタ5の出力Eは低レベルの捷まになる。従って、NO
Rゲート12の出力Fも低レベルであり、へ○Rゲート
13は分周出力パルスAのインバーターとして働き、分
周器3の出力パルスAによってセルフリセット“する。
これにより、このときに5は垂直同期信号■Sと同期し
た分周出力パルスAを安定に発生することができ、垂直
駆動パルス出力回路14を介して垂1b偏向回路を安定
に動作させることが゛ できる。
た分周出力パルスAを安定に発生することができ、垂直
駆動パルス出力回路14を介して垂1b偏向回路を安定
に動作させることが゛ できる。
この状態で、何らかの原因で入力テレビジョン信−弓か
らの垂直同期信号VSがごく短期間だけ無くな−1たり
乱れた場合でも、シフトレジスター6からの出力がなけ
れば上述の場合と同様にセルフリセットをくり返すので
垂直同期状態は乱れない。
らの垂直同期信号VSがごく短期間だけ無くな−1たり
乱れた場合でも、シフトレジスター6からの出力がなけ
れば上述の場合と同様にセルフリセットをくり返すので
垂直同期状態は乱れない。
次に入力テレビジョン信号が無くなったり別のチャンネ
ルに変る等しである時間から位相が継続的にずれてしま
った場合の動作について説明する○第2図において、分
周出力パルスの#1までの間はす周器3と垂直同期信号
■Sとが同相になって動作していたものとする。また、
シフトレジスター5は位相不一致検出パルスCを3個連
続してカウントしたときに出力が高レベルなるようにし
ておく。
ルに変る等しである時間から位相が継続的にずれてしま
った場合の動作について説明する○第2図において、分
周出力パルスの#1までの間はす周器3と垂直同期信号
■Sとが同相になって動作していたものとする。また、
シフトレジスター5は位相不一致検出パルスCを3個連
続してカウントしたときに出力が高レベルなるようにし
ておく。
さて、#1の時間以降に入力テレビジョン信号の垂直同
期信号■Sがずれて成形出力Bが図の様な位相になった
とする。すると、N’ ORゲート8の出力は分周出力
パルスAとパルスBが位相が異なれば低レベルのままに
なりインバータ1oの出力りは高レベルになる。これに
よって、シフトレジスター5はリセットされなくなる。
期信号■Sがずれて成形出力Bが図の様な位相になった
とする。すると、N’ ORゲート8の出力は分周出力
パルスAとパルスBが位相が異なれば低レベルのままに
なりインバータ1oの出力りは高レベルになる。これに
よって、シフトレジスター5はリセットされなくなる。
このとき、NORゲート9の出力Cとしては成形パルス
Bが反転されたものが発生される。そこで、この出力C
をクロックとして77トレジスター5はカウントシフト
をし、出力Cが3個続けて入力させればその出力Eが尚
レベルになる。これにより、N0I(ゲート12は出力
Eが高レベルの時に成形パルスBの反転信号を出力Fと
して出力する0従って、NORゲート13の出力Gとし
て成形パルスBが現われる分周器3をリセットする。こ
れにより、両名の位相が一致し、その後は、晶述の様に
奴形パルスBと分周器3の出力Aとが同位相なのでセル
フリセットをく9返す動作に戻る。
Bが反転されたものが発生される。そこで、この出力C
をクロックとして77トレジスター5はカウントシフト
をし、出力Cが3個続けて入力させればその出力Eが尚
レベルになる。これにより、N0I(ゲート12は出力
Eが高レベルの時に成形パルスBの反転信号を出力Fと
して出力する0従って、NORゲート13の出力Gとし
て成形パルスBが現われる分周器3をリセットする。こ
れにより、両名の位相が一致し、その後は、晶述の様に
奴形パルスBと分周器3の出力Aとが同位相なのでセル
フリセットをく9返す動作に戻る。
以上の説明から明らかなように、入力テレビジョン信号
中の垂直同期信号が一瞬間(31周未満)抜ける様な場
合には分周器3がセル7リセノトにより自走して垂直駆
動パルスを出力するので、垂直偏向が乱れることがない
。又、電源投入時やあるいはチャンネルを変えた時の様
に垂直同期状態が変化した時には、自動的に入力テレビ
ジョン信号の垂直同期信号VSで分周器3を正規の垂直
周期状態に合わせることができる。
中の垂直同期信号が一瞬間(31周未満)抜ける様な場
合には分周器3がセル7リセノトにより自走して垂直駆
動パルスを出力するので、垂直偏向が乱れることがない
。又、電源投入時やあるいはチャンネルを変えた時の様
に垂直同期状態が変化した時には、自動的に入力テレビ
ジョン信号の垂直同期信号VSで分周器3を正規の垂直
周期状態に合わせることができる。
なお、シフトレジスター5の出力発生のためのカウント
数をスイッチ6で選べば、どの程度の時間にわたって垂
直同期信号とのずれが継続すれば入力テレビジョン信号
に合わせるようにリセットするかという制御感度が設定
できる。このスイッチ6はICに内蔵することももちろ
ん可能である。
数をスイッチ6で選べば、どの程度の時間にわたって垂
直同期信号とのずれが継続すれば入力テレビジョン信号
に合わせるようにリセットするかという制御感度が設定
できる。このスイッチ6はICに内蔵することももちろ
ん可能である。
発明0効果
以上のように本発明によると入力テレビジョン信号の垂
直同期信号が短時間欠除したりノイズによって乱れたす
したような場合でも分周器がセルフリセットにより自走
して垂直駆動パルスを出力するため、垂直偏向が乱れる
ことはない。丑だ、垂直同期が全く変化したときには自
動的に入力テレビジョン信号の垂直同期信号で分局器を
リセットして正規の垂直周期に合わせることができる1
、甘た、本回路はディジタル的に処理するものであるた
め、部品のバラツキや経時変化で特性が変化してしまう
こともなく、また、■c化に適していて安定した動作が
得られるものである。
直同期信号が短時間欠除したりノイズによって乱れたす
したような場合でも分周器がセルフリセットにより自走
して垂直駆動パルスを出力するため、垂直偏向が乱れる
ことはない。丑だ、垂直同期が全く変化したときには自
動的に入力テレビジョン信号の垂直同期信号で分局器を
リセットして正規の垂直周期に合わせることができる1
、甘た、本回路はディジタル的に処理するものであるた
め、部品のバラツキや経時変化で特性が変化してしまう
こともなく、また、■c化に適していて安定した動作が
得られるものである。
第1図は本発明の一実施例における垂直同期回路の回路
図、第2図は第1図の動作説明のためのタイミングチャ
ートである。 1・・・・・・発振器、2・・・・・・同期分離回路、
3・・・・・・分周器、4・・・・・・位相シフト回路
、5・・・・・・シフトレジスター、6・・・・・・感
度設定用のスイッチ、?、10゜11・−・・・・イン
バータ、8,9,12.13・川・・NORゲート、1
4・・・・・・垂直駆動ノ幻レス出力回路。
図、第2図は第1図の動作説明のためのタイミングチャ
ートである。 1・・・・・・発振器、2・・・・・・同期分離回路、
3・・・・・・分周器、4・・・・・・位相シフト回路
、5・・・・・・シフトレジスター、6・・・・・・感
度設定用のスイッチ、?、10゜11・−・・・・イン
バータ、8,9,12.13・川・・NORゲート、1
4・・・・・・垂直駆動ノ幻レス出力回路。
Claims (1)
- 入力されたテレビジョン信号の水平同期信号に同期して
水平周波数の整数倍のクロックを発振するクロック発振
器と、とのクロックを分周して垂直周期のパルスを発生
ずる分周器と、前記垂直同期のパルスと前記入力された
テレビジョン信号より分離した垂直同期信号との位相を
比較する位相比較器と、上記位相比較器により位相不一
致が所定回数以上連続して検出された場合に前記入力テ
レビジョン信号の垂直同期信号により前記の分周器をリ
セントシ、それ以外の場合には前記分周器をセルフリセ
ットするりセット回路とを有する垂直同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2411183A JPS59149465A (ja) | 1983-02-15 | 1983-02-15 | 垂直同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2411183A JPS59149465A (ja) | 1983-02-15 | 1983-02-15 | 垂直同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59149465A true JPS59149465A (ja) | 1984-08-27 |
Family
ID=12129217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2411183A Pending JPS59149465A (ja) | 1983-02-15 | 1983-02-15 | 垂直同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59149465A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61181290A (ja) * | 1985-02-06 | 1986-08-13 | Nec Corp | 映像分離回路 |
-
1983
- 1983-02-15 JP JP2411183A patent/JPS59149465A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61181290A (ja) * | 1985-02-06 | 1986-08-13 | Nec Corp | 映像分離回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4769704A (en) | Synchronization signal generator | |
US4791488A (en) | Line-locked clock signal generation system | |
US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
JPH0832836A (ja) | 自動周波数制御装置 | |
US4196445A (en) | Time-base error correction | |
EP0473771B1 (en) | Display locked timing signals for video processing | |
KR920009012B1 (ko) | 자동주파수 제어회로 | |
US6404833B1 (en) | Digital phase synchronizing apparatus | |
JPS59149465A (ja) | 垂直同期回路 | |
JPS6161308B2 (ja) | ||
EP0140567B1 (en) | Apparatus for controlling the frequency of a voltage controlled oscillator | |
US5109285A (en) | Time base correction circuit for a reproduced video signal from a video tape recorder | |
JPS6012870A (ja) | 垂直同期分離装置 | |
KR100207633B1 (ko) | 위상동기루프회로 | |
JP2748746B2 (ja) | 位相同期発振器 | |
JP2884643B2 (ja) | 位相同期クロック生成装置 | |
JPH03119881A (ja) | クロック発生回路 | |
JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
KR940009585B1 (ko) | 시간축 오차 보정장치의 제어신호 발생회로 | |
JP2903691B2 (ja) | バーストゲートパルス禁止装置 | |
JPH0759052A (ja) | 自動周波数追従装置 | |
JPH0773364B2 (ja) | ジツタ補正回路 | |
JPH0646782B2 (ja) | 水平同期信号ブランキングパルス発生器 | |
JPH0126596B2 (ja) | ||
JPH0521389B2 (ja) |