JPS6012870A - 垂直同期分離装置 - Google Patents

垂直同期分離装置

Info

Publication number
JPS6012870A
JPS6012870A JP12037583A JP12037583A JPS6012870A JP S6012870 A JPS6012870 A JP S6012870A JP 12037583 A JP12037583 A JP 12037583A JP 12037583 A JP12037583 A JP 12037583A JP S6012870 A JPS6012870 A JP S6012870A
Authority
JP
Japan
Prior art keywords
signal
synchronization signal
pulse
composite
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12037583A
Other languages
English (en)
Other versions
JPH0325075B2 (ja
Inventor
Yasunori Kobori
康功 小堀
Chikayuki Okamoto
周幸 岡本
Isao Fukushima
福島 勇夫
Hideo Nishijima
英男 西島
Kenji Kano
加納 賢二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12037583A priority Critical patent/JPS6012870A/ja
Publication of JPS6012870A publication Critical patent/JPS6012870A/ja
Publication of JPH0325075B2 publication Critical patent/JPH0325075B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複合映像信号から分離された複合同期信号か
ら、垂直同期信号を分離するための垂直同期分離装置に
関する。
〔発明の背景〕
従来、垂直同期分離装置は、テレビジョン受像機、ビデ
オテープレコーダなど種々の映像機器に設けられている
が、垂直同期信号が水平同期信号とは周波数が異なるこ
とを利用し、複合同期信号から垂直回期41号をアナロ
グ的に分離するのが一般的であった。
第1図はかかる従来の垂直同期分離装置の一例を示す回
路図であって、1は低域フィルタ。
2はレベル検出器、3.4は抵抗、5.6はコンデンサ
、7は入力端子、8は出力端子である。
第2図は第1図の各部の48号を示す波形図であって、
第1図に対応する信号には同一符号をつけている。
この従来技術の動作を、第1図、第2図によシ、説明す
ると、入力端子7からは、水平同期信号H5と垂直同期
信号Vsとからなる正極性の複合同期信号αが低域フィ
ルタ1に供給される。
低域フィルタ1は、たとえば、抵抗3と、抵抗4とコン
デンサ5.6がπ型に接続された回路とからなって積分
作用をなし、適当に時定数が設定されて複合同期信号を
積分する。その結果。
低域フィルタ1の出力信号すとしては、高い周波数の水
平同期信号H5の部分が充分に抑圧され。
低い周波数の垂直同期信号Vsの部分が充分に高レベル
となった信号が得られる。
この出力信号すは波形成形の機能を有するレベル検出器
2に供給される。レベル検出器2には予じめ一定の基準
レベルE。が設定されており、供給される出力信号すの
レベルが基準レベルE。
以上であるときには、出力レベルを高レベル(以下、′
H”という)とし、基準レベルEo未満であるときには
、出力レベルを低レベル(以下。
”L”という)とする。したがって、基準レベルEok
適当な値に設定することにより、出力端子8に幅が6H
(ただし、Hは水平同期信号の繰返し周期)の垂直回期
信号Cが得られる。
ところで、この従来の垂直同期分離装置においては、低
域フィルタ1の出力信号すの垂直回期信号Vsの部分の
立上りは、瞬間的ではなく。
低域フィルタ1の時定数で決まる傾斜を有している。こ
のために、この出力信号Aiレベル検出器2で波形成形
して得られる垂直同期信号Cは、複合同期信号の垂直同
期信号VSよシも、低域フィルタ1の時定数とレベル検
出器2で設定されている基準レベルE。とによって決ま
る時間τ0だけ遅れることになる。
この時間遅れτ0は一般に非常にわずかなものであるか
ら、テレビジョン受像機において、かかる時間遅れを有
する垂直同期信号を用いて画像再生を行なっても、また
、この時間遅れτ。が変動しても、格別問題にけ々らガ
い。
しかし、ビデオテープレコーダにおいては−2つの磁気
ヘッドに変圧に1フイールドづつ映像信号を供給して磁
気テープ上に記録しているが、これら2つの磁気ヘッド
の切換タイミングをとるために、複合映像信号に含まれ
る複合同期信号の垂直同期信号が用いられており、この
切換タイミングを精度よく設定するために、垂直同期信
号の位相が固定されている必要がある。。
すなわち、この磁気ヘッドの切換タイミングは複合映像
信号中の垂直同期信号よりも、たとえば、6.5に進ん
だ時点に規定されており、この時点に磁気ヘッドの切換
えが行なわれるように。
上記の時間遅れて。を考慮して複合同期信号から分離さ
れた垂直同期信号から切換信号が形成されている。した
がって、複合同期信号から分離するときに、垂直同期信
号に上記の時間遅れτ0が生じても格別問題ではな−か
、この時間遅れτ。が変動すると、上記の時点で磁気ヘ
ッドの切換えを行なうことができなくなる。
一方、再生時において、2つの磁気ヘッドで夫々再生さ
れた複合映像信号は、その垂直同期信号の6.5H前で
継ぎ合わされるが、上記のように、記録時に2つの磁気
ヘッドの切換タイミングに誤差が生ずると、再生時の夫
々の磁気ヘッドからの複合映像信号の継目に欠除部が生
ずるそして、複合映像信号が記録されるときには周波数
変調されているから、この再生された複合映像信号を周
波級復調すると、上記の継目の欠除部でノイズが生ずる
ことになる。
このために、上記の時間遅れτ0は一定に保持され、か
つ、全てのビデオテープレコーダに用いられている垂直
同期分離装置について、上記の時間遅れτ。は同一でな
ければ力らない。
しかし、実際には、低域フィルタ1には時定数などのバ
ラツキが生ずるし、レベル検出器2には設定された基準
レベルEoなどの特性にバラツキが生ずる。また、これ
ら回路の特性の湯1度変化による影響や経年変化を避け
ることができず、結局、第1図に示す従来の垂直同期分
離装置は、複合映像(i号に含まれる垂直同期(i号に
対するこの複合映像(i号から分離された垂直同期信号
の時間遅れτ。にバラツキや変動が生ずるという欠点を
有し、特に、ビデオテープレコーダには適したものでは
なかった。
さらに、かかる従来の垂直同期分離装置は。
構成素子として、コンデンサを用いた低域フィルタを含
んでいるものであるから、この低域フィルタを集積回路
化することができず、この低域フィルタを外付部品とす
るために、集積回路化に際して1部品点数の増加が避け
られず、また、小型化できないと−う欠点があった。
〔発明の目的〕
本発明の目的は、上記従来技術の欠点を除き。
構成回路の特性のバラツキや変動による影響を除き、集
積回路化に好適な垂直同期分離装置を提供するにある。
〔発明の概要〕
この目的を達成するために1本発明は、複合同期i号中
の水平同期(tj号と垂直同期信号を構成するパルスの
デー−ティ比の差を利用するものであって、該a−0同
期佃号を、該複合同期信号から形成されたサンプリング
パルスでサンプリングして該複合同期信号の垂直同期信
号部分から6H幅のパルスを形成し、さらに、該複合同
期信号をサンプリングパルスとしてこの6H幅ノパルス
をサンプリングホールドし、該複合同期信号の垂直同期
信号よりも一定時間遅れた垂直同期信号をデジタル的に
得ることができるようにした点に特徴がある。
〔発明の実施例〕
以下1本発明の実施例を図面について説明する。
第3図は本発明による垂直同期分離装置の一実施例を示
すブロック図であって、9は入力端子、10は遅延回路
、11はサンプリングホールド回路、12はインバータ
、13.14はD型りリップフロップ回路、15は出力
端子である6第4図は第3図の各部の信号を示す波形図
であって、第3図に対応する信号には同一符号をつけて
いる。
第3図、第4図において、入力端子9がらの正極性複合
同期信号αけ、遅延回路1oとサンプリングホールド回
路11とに供給される。遅延回路10け、単安定マルチ
バイブレータやクロック信号を所定数カウントするカウ
ンタなどからなシ、複合同期信号の各立上りでトリガー
されて一定幅のパルスを発生する。従って、遅延回路1
0からは、複合同期信号αの立上り時点毎に立上り1幅
τDが一定の遅延パルス信号dが発生される。この幅τ
。は、水平同期信号H8の周期fH幅iAとすると、τ
。〈すHに設定される。この遅延パルス信号dはサンプ
リングホールド回路11に供給される6 サンプリング回路11けインバータ12.D型フリップ
フロップ回路(以下、D−FFという)1!+。
14とからなる。遅延回路10からの遅延パルス信号d
はインバータ12で反転され1反転された遅延パルス信
号7はD−FJ”15のT、入力端子に供給される。ま
た−D−FF15のり、入力端子に供給される。D−F
F15はT、入力信号をサンプリングパルスとしてり、
入力信号をサンプリングし、D、入力信号のサンプリン
グ点のレベルを次のサンプリング点まで保持するサンプ
リングホールド機能を有しておシ1反転された遅延パル
ス信号Tの立上シで複合回期信号αをサンプリングホー
ルドする。
ところで、遅延パルス信号dの立上シ時点および幅τ。
が先のように設定されていることから。
反転された遅延パルス信号Iの立上シ時点は、遅延パル
ス信号dの立下り時点に一致し、複合同期信号αの立上
り時点よりも時間τ。たけ遅れる。そして、hを水平同
期信号H5の幅とすると。
hくHであるから、複合同期信号αの垂直同期信号rs
の期間では、高レベル期間と低レベル期間との比である
デユーティ比がCV2H−h):Aと高レベル部分が長
いのに対し、水平同期信号H5のデユーティ比がA :
 (H−h )−等化パルス期間はh : (1/2 
H−A )といずれも低レベル部分が長く1反転された
遅延パルス信号dの立上シ時点は、複合同期信号αの垂
直同期信号Vsの期間では高レベル部分に、それ以外の
期間では低レベル部分にあるから−D−FF13のQ、
出力としては、複合同期信号αの垂直同期信号Vsの期
間での反転された遅延パルス信号Tの最初の立上シ時点
で、すなわち、垂直同期信号Vsの期間の開始時点から
時間τD遅れた時点で立上υ、垂直同期信号Vsの期間
後の反転された遅延パルス信号dの最初の立上り時点で
、すなわち、垂直同期信号Vsの期間の終了時点が時間
τD遅れた時点で立下るパルス信号eとなる。
このパルス信号gはD−FF14のD2入力端子に供給
され、D−Fl”14の1゛2入力端子には複合同期信
号aが供給される。D−FF14も、D−FF 13と
同様に−T2人力信号全サンプリングパルスとしてり、
入力信号をサンプリングし、1)2人力信号のサンプリ
ング点のレベルを次のサンプリング点まで保持するサン
プリングホールド機能を鳴してかり、複合同期信号αの
立上りでD−FF13からのパルス信号eiサンプリン
グホールドする。
ところで、パルス信号eの立上りは、上記のように、複
合同期信号αの垂直同期信号Vsの期間の開始時点より
も時間τDだけ遅れ、パルス信号eの立下りは、複合同
期信号αの垂直同期信号Vsの期間の終了時点よシも時
間τカだけ遅れており、かつ−h<τo(−iH−A 
であるから、D−FF14のQ、出力として、複合同期
信号αの垂直同期信号Vsの期間の最初の立上り時点で
立上り。
この垂直同期信号Vsの期間終了後の最初の立上り時点
で立下るパルス信号となる。このパルス信号は分離され
た垂直同期信号Vsとして出力端子15に供給される。
複合同期信号αの垂直同期信号rsの期間では。
1/2H間隔に立上り、1だ、この期間後もこの期間の
終了時点から1/2H間隔で立上るから。
出力端子15に得られる垂直同期信号Vsは、複合同期
信号αの垂直同期信号には、同一幅で1/2Hだけ遅れ
ている。
遅延回路10で設定される時間τDは、水平同期信号3
50幅りよシも充分に大きく、かつ、水平同期信号の周
期Hの1/2よりも充分小さく、たとえば、174 H
(rn < ’75 Hに設定する。このことによって
、遅延回路10の時定数が温度によって変動しても、経
時変化があったとしても。
分離された垂直同期信号Vsは、複合同期信号αの垂直
同期信号Vsよりも常に、かつ、正確に1AH遅れて得
られる。また、この時間遅れ1/2Hを変動させる要因
は他に何もない。
したがって、この実施例によると、温度変化や経年変化
によって位相変動を起すことのない垂直同期信号が得ら
れる。この垂直同期信号を用いることにより、記録時に
おけるヘッドの切換タイミングは温度変化や経時変化に
影響されることなく設定することができる。
第5図は本発明による垂直同期分離装置の他の実施例を
示すブロック図であって、16はアンドゲート、17は
遅延回路であり、第3図に対応する部分には同一符号を
つけて説明を一部省略する。
第6図は第5図の各部の信号を示す波形図であって、第
5図に対応する信号には同一符号をつけている。
この実施例は、サンプリング回路11において。
第3図に示した実施例におけるD−FF13に代えて−
アンドゲート16と遅延回路17ヲ用いたものである。
遅延回路17の遅延量τ、はほぼ3Hに設定し、また、
遅延回路10の遅延量τDは第3図に示した実施例と同
様である。
次に、この実施例の動作を説明すると、インバータ12
で反転された遅延パルス信号Tと複合同期信号aとがア
ンドゲート16に供給され、複合同期信号αの垂直同期
信号VSの期間の高レベル部分のみが反転された遅延パ
ルス信号dでサンプリングされる。したがって、アンド
ゲート16からは、複合同期信号αの垂直同期信号VS
の期間に複数の高レベルのパルス信号fが生ずる。
このパルス信号fは遅延回路17に供給される。
遅延回路17は、遅延回路10のように、たとえば。
単安定マルチバイブレークやクロック信号全所定数カウ
ントしてそのカウントされたVのクロック信号を含む期
間に相当する幅のパルス信号を発生するカウンタなどか
らなり、ノ(ルス信号fの最初のパルスの立上りでトリ
ガされて幅τ。
のパルス信号e′を発生する。この幅τ1は、はぼ3H
で、かつ、パルス信号e′の立下9が常に複合同期信号
aの垂直同期信号VSの期間の終了後の最初の等化パル
スよりも前になるように設定される。
遅延回路17からのパルス信号ε′は−D−FF 14
のD2入力端子にデータとして供給され、同時に。
複合同期信号αがサンプリングパルスとしてD−FF1
4のT、入力端子に供給される。この結果。
第6図に示した実施例と同様に、出力端子15に。
複合同期信号αの垂直L11信号Vsよシも1/2H遅
れた垂直同期信号Vsが得られる。
このようにして、温度変化などによって影響されること
なく、複合同期信号に対して常に一定位相関係の垂直同
期信号を得ることができる。
なお、上記実施例においては、たとえば、第5図の実施
例中、遅延回路17として、再トリガー単安定マルチバ
イブレータを用いなど、同様の機能を有する他の回路で
もって構成することができることはいうまでもない。
また、遅延回路6を、高精度の、たとえば。
複合同期信号α中の水平同期信号H5に位相同期せるク
ロック信号を所定数カウントし、そのカウントされた数
のクロック信号を含む期間に相当するパルス信号を発生
するカウンタで構成すると1反転された遅延パルス信号
Iの立上りは。
常に、複合同期信号αに対して一定の位相関係となるか
ら、D−FF14による位相同期化が不要となってD−
FF14を省くことができ1回路構成が簡単となるとと
もに、複合同期信号αに対して常に一定の位相関係の垂
直同期信号を得ることができる。
第7図は本発明による垂直同期分離装置のさらに他の実
施例を示すブロック図であって、18は遅延部−’81
*182は遅延回路、19は反転部。
191 * 1.92はインバータ、20はサンプリン
グホールド部、20..20.は1)−FF −21,
22はD−FF−25はインバータ、 24.25はア
ンドゲート−26,27゜28、29は出力端子である
第8図は第7図の各部の信号を示す波形図であって、第
7図に対応した信号には同一符号をつけている。
この実施例は、さらに、奇、偶フィールドの判別をも可
能としたものであって、複合同期信号中の垂直同期信号
が、奇フィールドと偶フィールドでは、水平同期信号に
対して1/2Hだけ位相が異なる点を利用する。
第7図において、遅延部1日は遅延回路18..18゜
から−なる。遅延回路1B、はH〉τDs > 172
 Hなる遅延量τD、含有し、複合同期信号αでトリガ
ーされ、その水平同期信号H8O前縁で立上り1幅τD
、の遅延パルス信号d1を発生する。また、遅延回路1
B、は1/2H〉τD、〉0なる遅延量τD2を有し、
遅延パルス信号d、の立上りでトリガーされて立上り1
幅τD、の遅延パルス信号’tk発生する。したがって
、遅延パルス信号’1 * ’2は、複合同期信号α中
の水平同期信号HsO前縁で立上り1幅が夫々τD3.
τD、で周期Hのパルス信号である。
反転部19はインバータ19.、19.からなる。イン
バータ19.は遅延パルス信号d1を反転し、複合同期
信号α中の水平同期信号H5の前縁よりも時間τD、た
け遅れて立上る反転された遅延パルス信号I、を発生す
る。また、インバータ19!は遅延パルス信号(’tk
反転し、複合同期信号α中の水平同期信号ll5O前縁
よりも時間τD!たけ遅れて立上る反転された遅延パル
ス信号”t k発生する。
サンプリングホールド部20はD−FF 20. 、2
0.からなる、D−FF 20.ではs TI+ 入力
端子に反転された遅延パルス信号T、が、Dll 入力
端子に複合同期信号αが夫々供給され、複合同期信号α
が反転された遅延パルス信号I、の立上りでサンプリン
グされ、そのサンプリング点のレベルが反転された遅延
パルス信号T、の周期Tだけホールドされる。同様にし
て−D−FF20.では、複合同期信号αが反転された
遅延パルス信号百、の立上シでサンプリングされ、その
サンプリング点でのレベルが反転された遅延パルス信号
T、の周期Tだけホールドされる。
したがって、複合同期信号中寄フィールドの開始の垂直
同期信号(以下、奇フイールド垂直同期信号という)V
soはその前縁が水平同期信号と同相で、偶フィールド
の開始の垂直同期信号(以下、偶フイールド垂直同期信
号という)VSEはその前縁が水平同期信号よりも1/
2Hだけ位相がずれているとすると、D−FF20.の
(’II端子からは、a合同期信号αの奇フィールド垂
直同期信号VSoO前縁から時間τDIたけ遅れて立上
る幅3Hのパルス’10 と同じく偶フイールド垂直同
期信号VSeの前縁から時間(τnx ’AE)だけ遅
れて立上る幅3Hのパルス816とからなるパルス信号
CIが出力される。また− D−FF20゜のQ、!端
子からは、複合同期信号αの奇フィールド垂直同期信号
VSOO前縁から時間τD2だけ遅れて立上るRe s
 Hのパルスe2o と同じく偶フィールド垂直同期信
号VStO前縁から時間CIAB十τD2)だけ遅れて
立上る幅6Hのパルスリ。
とからなるパルス信−号g2が出力される。
パルス信号t1けD−FF21の丙入力端子に、また、
パルス信号りはD−FF21のT、入力端子に夫々供給
され、パルス信号eIはパルス信号りの立上りでサンプ
リングされてその周期ホールドされる。したがって、τ
D、〉τj12−かつ、 (1/2H十τD2)>(τ
n+ 1/2#)であるから、D−FF21のQ4端子
からは、パルス信号e2のパルスt、Q の立上りで立
下シ、パルスリ、の立上シで立上る矩形波信号Fが得ら
れる。この矩形波信号Fの低レベルは複合同期信号aの
奇フイールド垂直同期信号Vsoと偶フイールド垂直同
期信号VSeとの間を表わし、したがって、奇フィール
ドを表わす。同様に、矩形フィールドFの高レベルは偶
フィールドを表わしており、結果、出力端子26に奇、
偶フィールドを表わす矩形波信号Fが得られる。
一方−D−FF 22のり、入力端子にパルス信号りが
、111 入力端子に複合同期信号αが夫々供給され、
パルス信号りが複合同期信号αの立上りでサンプリング
され、そのサンプリング点でのレベルが次のサンプリン
グ点までホールドされる。パルス信号り中の各パルス’
 !II * ’ 1ε の複合同期信号αに含まれる
奇、偶フイールド垂直同期信号’SO* ’Stに対す
る位相関係は上記したとおりであるから、結局 D−F
F22からのQ、端子からは、複合同期信号σ中の奇フ
イールド垂直同期信号VSoよりも1/2B位相がずれ
た奇フイールド垂直同期信号VSoと、同じく偶フイー
ルド垂直同期信号VStよりも1H位相がずれた偶フイ
ールド垂直同期信号VSt とからなる垂直同期信号V
sが得られ、出力端子29に供給される。
ところで、複合同期信号α中寄フィールド垂直同期信号
VsoO前縁は水平同期信号H5の前縁に一致し、偶フ
イールド垂直同期信号V S eの前縁は水平同期信号
の前縁より1/2Hずれてbるから、結局、出力端子2
9に得られる垂直同期信号Vsは、複合同期信号α中の
水平同期信号H5よりも1/2Bだけずれている。この
1/2Hのずれ量は、遅延回路182の遅延量τD、が
、温度変化や経時変化によっても、1/2H>τD、で
あるように設定することにより、安定してしる。これは
、先の実施例と同様である。
矩形波信号Ffゲート信号とすることにより、垂直同期
信号Vsから奇フイールド垂直同期信号VSOと偶フイ
ールド垂直同期信号Vseとを分離することができる。
すなわち、矩形波信号Fと垂直同期信号r5とをアンド
ゲート24に供給することにより、矩形波信号Fの高レ
ベルで偶フイールド垂直同期信号Vseが分離されて出
力端子27に得られる。また、アンドゲート25に垂直
同期信号Vsとインバータ26で反転された矩形波信号
Fとを供給することにより、出力端子28に奇フイール
ド垂直同期信号ISOが得られる。
以上のように、この実施例では、遅処部18゜反・、転
部19.サンプリングホールド部20によって概略の垂
直同期信号全検出し−D−FF22によって同期化した
垂直同期信号Vsヲ抽出するが、これは先の実施例と同
様の構成をなし、さらに。
遅延部181反転部19.サンプリングホールド部20
全夫々二重構成として、遅延回路113..18.の遅
延量τD1.τD2 を、夫々。
I〉τn> > ’/2H>τD。
の関係を満すように設定し、遅延回路18、から得られ
る遅延パルス信号d、と遅延回路182から祷られる遅
延パルス信号d、とて複合回期48号をサンプリングし
、夫々の遅延パルスによる複合同期信号中の奇、偶フイ
ールド垂直同期信号のサンプリング点の違いから、奇、
偶フィールドを判別するようにしている。この場合、 
D−FF21がこのサンプリング点の違いによる奇、偶
フィールドの判別全行なっているが、14人力としてD
−FF 20.のQ+t 出力、すなわち、パルス信号
e2を用いる代りに−D−FF22からの垂直同期信号
Vsを用いてもよいし、fた一D−FF’11の代り。
同様の機能を有する他の回路構成としてもよい。
かかる実施例は、ビデオテープレコーダに用いるに際し
、記録すべき映像信号の奇、偶フイールド全判定するの
に利用することができる。
このようにすることによシ、アジマス紀録方式において
、常に、一方のヘッドに奇フィールドのみを、また、他
方のヘッドに偶フィールドのみを夫々供給するようにし
、アセンブリ記録やインサート記録などの編集において
、全くフィールド飛び生じることがないようにすること
ができる。
〔発明の効果〕
以上説明したように1本発明によれば、複合同期信号か
ら、温度変化や経時変化の影響を受けることがなく、常
に、該複合同期信号に対して一定位相関係で垂直同期信
号を分離することができ、また、デジタル回路で構成す
ることができて、全体を固体回路化可能でおり、外付は
部品を失くして小型化、量産化が実現でき、上記従来技
術を除いて優れた機能の垂直同期分離装置を低コストで
提供することができる。
【図面の簡単な説明】
第1図は従来の垂直同期分離装置の一例全示す回路図、
第2図は第1図の各部の信号を示す波形図、第3図は本
発明による垂直同期分離装置の一実施例を示すブロック
図、第4図は第3図の各部の信号を示す波形図、第5図
は本発明による垂直同期分離装置の他の実施例を示すブ
ロック図、第6図は第5図の各部の信号を示す波形図、
第7図は本発明による垂直同期分離装置のさらに他の実
施例を示すブロック図、第8図は第7図の各部の信号を
示す波形図である。 9・・・入力端子 10・・・遅延回路11・・・サン
プリングホールド回路 12・・・インバータ 13.14・・・D型フリップフロップ回路15・・・
出力端子 16・・・アンドゲート17・・・遅廷回路 第 1 閃 ! 第2図 第3 図 $ 4 図

Claims (1)

  1. 【特許請求の範囲】 (11複合同期信号から垂直同期信号を分離する垂直同
    期分離装置において、該複合同期信号ヲトリガー人力と
    する第1の手段と、第1の手段の出力信号と該複合同期
    信号とが供給される第2の手段とからなり、該第2の手
    段は該複合同期信号の各パルスのデユーティ比全判定し
    て該複合同期信号中の垂直同期信号に位相同期した垂直
    同期信号を発生することができるように構成したことを
    特徴とする垂直同期分離装置。 (2、特許請求の範囲第(11項において、前記第1の
    手段は、前記複合同期信号の各パルスの前縁を1/2 
    K (但し、Hは水平走査期間)未満遅延する遅延回路
    であることを特徴とする垂直同期分離装置。 (3)特許請求の範囲第fi+項またけ第(2)項にお
    いて、前記第2の手段は、前記第1の手段の出力信号を
    サンプリングパルスとし前記複合同期信号全サンプリン
    グホールドする第3の手段と前記複合同期信号をサンプ
    リングパルスとし該第6の手段の出力信号をサンプリン
    グホールドする第4の手段からなることを特徴とする垂
    直同期分離装置。 (4) 特許請求の範囲第+11項または第(2)項に
    おいて、前記第1の手段は前記複合同期信号に位相同期
    したクロック信号の所定数を含む期間に相当する幅の遅
    延パルス信号を前記出力信号とするカウンタからなり、
    かつ、前記第2の手段は該遅延パルス信号をサンプリン
    グパルスとし前記複合同期信号をサンプリングホールド
    する第5の手段からなることを特徴とする垂直同期分離
    装置。
JP12037583A 1983-07-04 1983-07-04 垂直同期分離装置 Granted JPS6012870A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12037583A JPS6012870A (ja) 1983-07-04 1983-07-04 垂直同期分離装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12037583A JPS6012870A (ja) 1983-07-04 1983-07-04 垂直同期分離装置

Publications (2)

Publication Number Publication Date
JPS6012870A true JPS6012870A (ja) 1985-01-23
JPH0325075B2 JPH0325075B2 (ja) 1991-04-04

Family

ID=14784647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12037583A Granted JPS6012870A (ja) 1983-07-04 1983-07-04 垂直同期分離装置

Country Status (1)

Country Link
JP (1) JPS6012870A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6260364A (ja) * 1985-09-10 1987-03-17 Matsushita Electric Ind Co Ltd 垂直同期信号分離装置
JPS62190972A (ja) * 1986-02-18 1987-08-21 Matsushita Electric Ind Co Ltd フレ−ム同期信号検出回路
US5349387A (en) * 1993-09-21 1994-09-20 Acer Peripherals, Inc. Apparatus for detecting polarity of an input signal
JP2015146453A (ja) * 2010-12-22 2015-08-13 アナログ ディヴァイスィズ インク 垂直集積システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5579575A (en) * 1978-12-04 1980-06-16 Philips Nv Vertical synchronizing signal separating circuit for television
JPS57145840A (en) * 1981-01-12 1982-09-09 Montedison Spa Manufacture of alkyl esters of c-alkyltartronic acid or c-halogenoalkyltartronic acid

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5579575A (en) * 1978-12-04 1980-06-16 Philips Nv Vertical synchronizing signal separating circuit for television
JPS57145840A (en) * 1981-01-12 1982-09-09 Montedison Spa Manufacture of alkyl esters of c-alkyltartronic acid or c-halogenoalkyltartronic acid

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6260364A (ja) * 1985-09-10 1987-03-17 Matsushita Electric Ind Co Ltd 垂直同期信号分離装置
JPH07112247B2 (ja) * 1985-09-10 1995-11-29 松下電器産業株式会社 垂直同期信号分離装置
JPS62190972A (ja) * 1986-02-18 1987-08-21 Matsushita Electric Ind Co Ltd フレ−ム同期信号検出回路
US5349387A (en) * 1993-09-21 1994-09-20 Acer Peripherals, Inc. Apparatus for detecting polarity of an input signal
JP2015146453A (ja) * 2010-12-22 2015-08-13 アナログ ディヴァイスィズ インク 垂直集積システム

Also Published As

Publication number Publication date
JPH0325075B2 (ja) 1991-04-04

Similar Documents

Publication Publication Date Title
US4015288A (en) Write clock generator for digital time base corrector
US4520394A (en) Horizontal scanning frequency multiplying circuit
JPS6012870A (ja) 垂直同期分離装置
US4467357A (en) System for digitizing and processing video signals and a television signal receiver comprising such a system
KR940007998B1 (ko) 시간축 보정 장치의 기록 클럭 발생 회로
JPS5930371A (ja) 同期信号処理回路
JPS5829113A (ja) デジタル信号処理装置の同期回路
JPH03154593A (ja) Vtrの再生モード識別回路
JP2903691B2 (ja) バーストゲートパルス禁止装置
JPH0134512B2 (ja)
JPH0134511B2 (ja)
JPS6260364A (ja) 垂直同期信号分離装置
JP3048746B2 (ja) Tv信号判別回路
JPS62190971A (ja) フレ−ム同期信号分離装置
JPS62190972A (ja) フレ−ム同期信号検出回路
JPS6292685A (ja) ビデオ信号処理装置
JPH0681327B2 (ja) 画像メモリ装置
JPH0323746Y2 (ja)
JPS6251015B2 (ja)
JPS59149465A (ja) 垂直同期回路
JPS6018077A (ja) フイ−ルド信号処理回路
JPH04227164A (ja) 垂直同期信号分離回路
JPS6322717B2 (ja)
JPS6239909A (ja) 再生中継回路
JPS625550B2 (ja)