JPH0323746Y2 - - Google Patents

Info

Publication number
JPH0323746Y2
JPH0323746Y2 JP17489283U JP17489283U JPH0323746Y2 JP H0323746 Y2 JPH0323746 Y2 JP H0323746Y2 JP 17489283 U JP17489283 U JP 17489283U JP 17489283 U JP17489283 U JP 17489283U JP H0323746 Y2 JPH0323746 Y2 JP H0323746Y2
Authority
JP
Japan
Prior art keywords
output
signal
circuit
gate
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17489283U
Other languages
English (en)
Other versions
JPS6082888U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP17489283U priority Critical patent/JPS6082888U/ja
Publication of JPS6082888U publication Critical patent/JPS6082888U/ja
Application granted granted Critical
Publication of JPH0323746Y2 publication Critical patent/JPH0323746Y2/ja
Granted legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ) 産業上の利用分野 本考案はPAL方式のビデオテープレコーダ
(VTR)における特殊再生時のカラーバースト再
挿入回路に関する。
(ロ) 従来技術 PAL方式のカラー映像信号では一水平期間
(1H)毎にカラーバースト信号の位相を90度ずら
しており、βフオーマツトではテープ上の色信号
の配列を行なつていない。この為、βフオーマツ
トのPAL方式VTRでスチル等の特殊再生を行な
うと、ビデオヘツドがトラツクをまたぐ度にカラ
ーバーストシーケンスが不連続となり、テレビジ
ヨン受像機によつては色が不安定となつたり、カ
ラーキラー回路が働いて色消えが生じるおそれが
ある。
そこで、従来より色信号処理回路でカラーバー
ストシーケンスの並び換えが行なわれていた。同
時にノイズバンド付近のカラーバーストのS/N
を向上する為に色信号処理回路内で作成したカラ
ーバーストを真のカラーバーストと入れ換える動
作も行なつている。上記の動作を為す部分をカラ
ーバースト再挿入回路と呼び、第3図にIC(集積
回路)、M51439Pとして実施されている一例を示
す。
第3図において1は高域変換後の再生色信号の
入力端子、12はAPCに利用される4.43MHzの参
照信号の入力端子、17は水平同期信号の入力端
子、11はバーストゲート信号の入力端子、5は
再生色信号の出力端子である。
参照信号はパイロツトバーストと同相である。
PAL方式では前述の如く1H毎にカラーバース
トの位相が90度ずれている。これを表わしたもの
が第4図である。すなわちn番目と(n+1)番
目のカラーバーストでは90度位相が異なつてい
る。この為カラーバーストをNTSC方式VTRの
如く高域変換時のAPCに用いるのは困難なので、
記録時に2つのカラーバーストから45度位相の異
なるパイロツトバーストPを付加して記録してい
る。
そして端子12から印加された参照信号は45度
の移相器13と、さらに90度の移相器14によつ
て移相される。15,16は夫々の選択端子に45
度位相された信号と、45度とさらに90度移相され
た信号とが印加される第1、第2の選択スイツチ
であり、共通の制御信号(後述)により相補的に
制御され、夫々の共通を端子には互いに90度位相
の異なるカラーバースト信号が得られる。
23は水平同期信号のPLL回路であり、位相
比較器18、ループフイルタ22、VCO20、
遅延回路19より構成される。VCO20の出力
としては入力の水平同期信号と同期した方形波信
号が得られ、これをフリツプフロツプ21で1/2
分周し、前述の制御信号として利用する。
2はカラーバーストシーケンスを反転する為の
1H遅延線、3は入力端子か1H遅延線出力かを選
択する第3の選択スイツチ、4は第3選択スイツ
チ3の共通端子出力か第2選択スイツチ16の共
通端子出力かを選択する第4選択スイツチであ
り、この共通端子が出力端子5につながつてい
る。第3選択スイツチ3は後述のFF6によつて、
第4選択スイツチ4はバーストゲート信号によつ
て制御される。
10は第3選択スイツチ3出力と第1選択スイ
ツチ15出力及びバーストゲート信号を入力し
て、再生色信号又はその1H遅延信号中のカラー
バースト信号とVTR内部で作成したカラーバー
スト信号(第1選択スイツチ出力)との位相検波
を為す位相検波回路である。9は位相検波回路1
0出力の波形整形回路、7,8は2段に接続され
たモノマルチ、24は波形整形回路9出力とモノ
マルチ7出力とのアンドゲート、6はこのアンド
ゲート出力でトリガされる前述のフリツプフロツ
プである。
第3図の動作を簡単に説明する。前述の如く、
特殊再生時にはビデオヘツドがトラツクをまたい
で再生するので、その度にカラーバーストのシー
ケンスが狂うが、これを補正する為に内部カラー
バースト作成部25で作成した内部カラーバース
トを用いる。内部カラーバーストは第1、第2選
択スイツチ15,16から得られるが両選択スイ
ツチの出力は互いに90度位相が異なつている。
まず第3選択スイツチ3が入力端子1を選択し
ていると仮定する。位相検波回路10は位相が一
致した時にだけ出力が得られるとする。第3選択
スイツチ3が入力端子1を選択している状態にあ
るということは、第3選択スイツチ3からの再生
色信号中のカラーバーストと第1選択スイツチ1
5からのカラーバーストとの位相が一致しておら
ず、従つてバーストゲート信号によつて再挿入さ
れる第2選択スイツチ16からのカラーバースト
の位相が前記再生色信号中のカラーバーストの位
相と一致していることである。
次にビデオヘツドがトラツクをまたぐことによ
りカラーバーストのシーケンスが狂うと第1選択
スイツチ15からのカラーバーストの位相と第3
選択スイツチ3からのカラーバースト位相が一致
してフリツプフロツプ6がトリガされて反転し、
第3選択スイツチによつて1H遅延信号が選択さ
れる。すなわち第3選択スイツチ3からのカラー
バースト位相と、第2選択スイツチ16からのカ
ラーバースト位相とが一致する。この動作がトラ
ツクをまたぐ度に為されて、特殊再生中には第2
選択スイツチ16からのカラーバーストシーケン
スと一致する様に第3選択スイツチ3が切換えら
れることになる。
しかしながら位相検波回路10の出力は実際に
は第5図に示す様に連続的に変化するものであ
り、再生色信号中のカラーバースト位相も絶えず
変動している。そこで波形整形回路9、モノマル
チ7,8、アンドゲート24とが付加されてい
る。波形整形回路9は所定のしきい値を備える電
圧比較器からなり、位相検波回路10出力がしき
い値以上の時に出力が得られる。また、モノマル
チ7,8、アンドゲート24により位相検波回路
出力が所定間隔の時にだけフリツプフロツプをト
リガする様になつている。
第6図、第7図は位相検波回路10への入力信
号位相と出力とを示す図であり、第6図はVTR
の再生色信号に位相変動がないと考えた場合を、
第7図は位相変動を考えた場合を夫々示してい
る。第6図では再生色信号に位相変動が含まれて
おらず、第3選択スイツチ3からのカラーバース
ト位相と内部カラーバースト位相とは完全に一致
するか90度異なるかのいずれかである。尚、第5
図は横軸に位相差を、縦軸に出力レベルを示して
いる。第1選択スイツチ15からの内部カラーバ
ーストの位相が第6図aの如きものであるとき、
第3選択スイツチ3からのカラーバースト位相が
bの様であれば位相検波回路10の出力はcの様
にゼロとなる。第3選択スイツチからの位相がd
に示すものであれば、eの如き出力が得られる。
この場合には、出力レベルを判別するだけでバー
ストシーケンスの一致、不一致を知ることができ
る。
一方、第7図bの如く選択スイツチ3からのカ
ラーバーストのシーケンスが不一致で位相差が90
度でない場合には(aに対して)cに示す様な出
力が得られ、シーケンスが一致しても位相が完全
に一致しない場合dにはeの如き出力が得られ
る。第7図cの様な出力が得られた場合には出力
レベルの比較だけでは誤動作のおそれがあるの
で、モノマルチ7,8によりて第8図に示す様な
ゲート信号を作成し、波形整形回路10からの出
力パルスの間隔が1Hの時のみ、フリツプフロツ
プ6をトリガする様にしている。
さて第8図の回路ではモノマルチ7,8を使用
している為にIC化した場合には時定数回路を接
続する為の端子26,27をICに設ける必要が
ある。また、これらの時定数の調整作業が必要で
ある。
(ハ) 考案の目的 本考案は上記の点に鑑み為されたものであり、
IC化した場合の端子数を削減し、調整作業を不
要とするバースト再挿入回路を提供することを目
的とする。
(ニ) 考案の構成 本考案の特徴部分は第3図の回路における波形
整形回路10(従つて位相検波回路出力)からの
最初のパルスに基づいて第1のゲート信号を作成
する手段と、第1ゲート信号とPLL回路のVCO
出力とを入力する第1ゲート回路と、第1ゲート
回路出力に基づいて前記最初のパルスから1H期
間後のタイミングをカバーする第2ゲート信号を
作成する手段と、第2ゲート信号及び前記波形整
形回路出力とを入力する第2ゲート回路とから構
成される。
(ホ) 実施例 以下図面に従い本考案の一実施例を説明する。
第1図は実施例の特徴となる部分の回路ブロツク
図、第2図はその要部波形図である。第1図の回
路は第3図における破線で囲つた部分におきかえ
るものである。
第1図において、30は波形整形回路9出力の
入力端子、31はVCO20の出力の入力端子で
あり、出力端子32からの出力は第3図のフリツ
プフロツプ6をトリガする。33〜35はアンド
ゲート、36,37は第1、第2遅延回路、38
はRSフリツプフロツプ、39はTフリツプフロ
ツプ、40はインバータである。
入力端子30からのパルスはアンドゲート33
及び第1遅延回路36に供給される。アンドゲー
ト33出力は第2遅延回路37及びTフリツプフ
ロツプ39のリセツト端子に、第1遅延回路36
はアンドゲート35に接続される。RSフリツプ
フロツプ38のセツト端子には第2遅延回路37
出力が、リセツト端子にはTフリツプフロツプ3
9の出力が印加される。RSフリツプフロツプ
38の出力はアンドゲート33に、Q出力はア
ンドゲート34に供給される。アンドゲート34
にはインバータ40にて反転されたVCO20出
力が印加される。Tフリツプフロツプ39のトリ
ガ端子にはアンドゲート34出力が印加され、T
フリツプフロツプ39のQ出力はアンドゲート3
5に印加される。
次に第2図に従い動作を説明する。端子30に
波形整形回路9からのパルスAが入力されると、
最初のパルスの立上りでTフリツプフロツプ39
がリセツトされ、Q出力Fがロウレベル、Q出力
Bがハイレベルとなる。この時、まずRSフリツ
プフロツプ38は電源オンによりリセツトされて
いてアンドゲート33が開いていることを仮定し
ている。そして最初のパルスより少し遅延されて
(第2図c)RSフリツプフロツプ38がセツトさ
れて、アンドゲート34が開く。RSフリツプフ
ロツプ38が一旦セツトされると出力により
アンドゲート33は閉じて以後のパルスは関係し
なくなる。
ここで第1遅延回路36は初期状態においてT
フリツプフロツプ39がセツトされていて、結果
的にアンドゲート35が開いている場合に、最初
のパルスが出力されてしまうことを防ぐ為に設け
られている。すなわち、第1遅延回路36は最初
のパルスによつてTフリツプフロツプ39がリセ
ツトされて、Q出力Fがロウレベルに変化するま
での間に入力端子30からの最初のパルスがアン
ドゲート35に伝達されない様にする目的で挿入
されていて、遅延時間としては多くて数ゲート分
で良いと考えられる。第2遅延回路37の目的
も、Tフリツプフロツプ39のQ出力Bの立上り
タイミングよりも遅れて最初のパルスの立上りが
RSフリツプフロツプ38へ印加されることであ
つて、同じく数ゲート分の遅延時間で十分であろ
う。
さて入力端子30への最初のパルスによつて
RSフリツプフロツプ38がセツトされるので、
入力端子31からのVCO20出力EがTフリツ
プフロツプをトリガする。この時、VCO20出
力Eはインバータ40にて反転されているので、
Tフリツプフロツプ39はVCO20出力Eの立
下りタイミングでトリガされる。その結果Tフリ
ツプフロツプ39のQ出力はFの如く変化して、
この期間アンドゲート35が開く。
アンドゲート35が開いている期間に入力端子
30へ2番目のパルスが印加されると、第1遅延
回路36を経て、出力端子32から出力され、第
3図におけるフリツプフロツプ6をトリガする。
すなわち、位相検波回路10への再生色信号中の
カラーバーストと内部カラーバーストとのシーケ
ンスが一致した場合には、出力端子32より出力
パルスが得られる。
VCO20出力Eの次の立下りによつてTフリ
ツプフロツプ39はリセツトされて、RSフリツ
プフロツプ38は再びリセツト状態となつて、入
力端子30からのパルスの入力が許容される状態
となる。しかしながら、出力端子32からのパル
スによつて第3図におけるフリツプフロツプ6が
反転されて、再生色信号中のカラーバーストのシ
ーケンスが補正されているので、位相検波出力は
出されない。
第7図のcの如く、位相検波回路出力としてバ
ーストシーケンスが一致していないのに、両者の
位相が正しく90度異なつていない為に正の出力が
得られた場合には、第2図後半に示す様に出力端
子から出力が得られない。従つて第1図の回路で
はモノマルチを使用しないで第3図破線内の回路
を実現していることになる。
第1図の回路を機能的に考えると、アンドゲー
ト33、遅延回路37、RSフリツプフロツプ3
8によつて、位相検波回路出力に関連するパルス
信号の最初のパルスに基づいて第1のゲート信号
Dを作成している。アンドゲート34は水平同期
信号に同期したVCO出力と第1ゲート信号とを
入力とする第1ゲート回路である。Tフリツプフ
ロツプ39によつて第1ゲート回路出力に基づい
て最初のパルスから1H期間後のタイミングをカ
バーする第2ゲート信号Fを作成している。また
アンドゲート35が第2ゲート信号と位相検波回
路出力に関連するパルスとを入力する第2ゲート
回路である。
尚、第1図の実施例では、VCO20出力の立
上りタイミングでTフリツプフロツプ39をトリ
ガしているが、第2図の如く、位相検波回路10
出力に関連するパルス信号Aは、VCO20出力
Eの立上りの後に出力されるので、出力Eの立上
りのタイミングでトリガしても動作上の問題はな
い。
(ヘ) 考案の効果 以上の如く、本考案によればモノマルチを使用
せずに同様の回路を実現できる為に外付け部品、
時定数調整作業を必要とせず、IC化した時の端
子数も削減できるので効果がある。
【図面の簡単な説明】
第1図は本考案の一実施例特徴部分の回路ブロ
ツク図、第2図はその要部波形図である。第3図
は従来のカラーバースト再挿入回路の回路ブロツ
ク図、第4図はPAL方式のカラーバースト位相
の変化を示す図、第5図は入力信号間の位相差に
対する位相検波出力を示す図、第6図は再生色信
号に位相変動がないと仮定した場合の位相検波出
力を説明する図、第7図は、位相変動を考えた場
合の位相検波出力を説明する図、第8図は第3図
破線部分の波形図である。 主な図番の説明、10……位相検波回路、33
……アンドゲート、37……第2遅延回路、38
……RSフリツプフロツプ、34……アンドゲー
ト、39……Tフリツプフロツプ、35……アン
ドゲート、20……VCO。

Claims (1)

    【実用新案登録請求の範囲】
  1. 再生色信号中のカラーバースト位相と内部で作
    成したカラーバースト位相を位相検波回路に入力
    して、該位相検波回路出力に基づいて前記再生色
    信号のバーストシーケンスを反転せしめると共に
    内部で作成したカラーバーストを前記再生色信号
    に挿入するPAL方式ビデオテープレコーダのカ
    ラーバースト再挿入回路において、前記位相検波
    回路出力に関連するパルス信号の最初のパルスに
    基づいて第1のゲート信号を作成する手段と、該
    第1ゲート信号と水平同期信号に同期した信号と
    を入力とする第1ゲート回路と、該第1ゲート回
    路出力に基づいて前記最初のパルスから1水平期
    間後のタイミングをカバーする第2ゲート信号を
    作成する手段と、第2ゲート信号及び前記パルス
    信号とを入力とする第2ゲート回路とを備え、該
    第2ゲート回路出力に基づいて前記バーストシー
    ケンスの反転動作を行なわしめることを特徴とす
    るカラーバースト再挿入回路。
JP17489283U 1983-11-11 1983-11-11 カラ−バ−スト再挿入回路 Granted JPS6082888U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17489283U JPS6082888U (ja) 1983-11-11 1983-11-11 カラ−バ−スト再挿入回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17489283U JPS6082888U (ja) 1983-11-11 1983-11-11 カラ−バ−スト再挿入回路

Publications (2)

Publication Number Publication Date
JPS6082888U JPS6082888U (ja) 1985-06-08
JPH0323746Y2 true JPH0323746Y2 (ja) 1991-05-23

Family

ID=30380633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17489283U Granted JPS6082888U (ja) 1983-11-11 1983-11-11 カラ−バ−スト再挿入回路

Country Status (1)

Country Link
JP (1) JPS6082888U (ja)

Also Published As

Publication number Publication date
JPS6082888U (ja) 1985-06-08

Similar Documents

Publication Publication Date Title
JPH0121711B2 (ja)
US4485395A (en) Misregistration prevention in two channel VTRS
JPH02177681A (ja) 基準信号作成回路
US4825300A (en) Magnetic video recording system and method with horizontal synchronization interval alignment
US4600953A (en) Head switching signal producing circuit for a magnetic recording and reproducing apparatus
JPH0323746Y2 (ja)
JPH01321887A (ja) 回転制御装置
US5404230A (en) Color burst phase correcting color signal reproducing circuit
US4774594A (en) Apparatus for reproducing component color video signals time-axis compressed on a recording medium using write clock signals centered between read clock signals
US4684901A (en) Automatic phase control circuit
US5200833A (en) Signal level clamping apparatus for a CTDM video signal
JP2529454B2 (ja) 記録再生装置
JPS6410992B2 (ja)
JPS5977785A (ja) 自動クロマフイルタ回路
US4009487A (en) Blanking generator for PAL sync signals
JPH0528947B2 (ja)
JPH0463599B2 (ja)
JP2903691B2 (ja) バーストゲートパルス禁止装置
JPH0527315B2 (ja)
JP2783607B2 (ja) 同期信号発生器
JPH0133997B2 (ja)
JP3058315U (ja) 疑似同期信号挿入装置
KR910005242Y1 (ko) Vtr의 다방식 신호 처리 회로
JPH0775127A (ja) 再生装置
JPS63229993A (ja) クロマ信号再生回路