JPS5977785A - 自動クロマフイルタ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景および要約 本発明は自動クロマフィルタ回路に関し・より詳細には
フレーム当りの毎ビデオ線についてクロマ振幅の平均直
流値を検出し保持し多数のフレームに渡って平均化させ
るクロマフィルタ回路に関するものである。

通常ヘリカル走査記録装置と称しているもの等のビデオ
生成記録装置は、主要な機能がビデオおよび同期プレー
ヘッドによって発生さ第１た無線周波数（ＲＦ）信号を
等化し次いで該信号を記録装置中の復調回路に送ること
である等化回路を使用している。等化機能によって・ヘ
ッド−テープ接触、摂動（ディザ−）プレーバックヘッ
ドの場合のような記録トラックｉこ関するヘッドの位置
の変化、テープ上のスクラッチ等によって発生される誤
りが除去される。誤り信号はテープから検索されるＲＦ
のレベルの低減として反映される。

さらにヘリカルビデオテープ記録装置は自動クロマ装置
を使用してカラーバースト信号の振幅の平均直流値を測
定する。信号は等化回路に送られ該等化回路はサーボル
ーズを介して平均クロマ振幅信号を発生してビデオ帯域
幅を保持し、すなわちビデオ信号の全フィールドまたは
フレームを介して周波数応答を可能な限り平坦に維持す
る。このようなりロマ回路は通常フレームの始めでカラ
ーバーストの振幅を検出しその後フレーム間隔全体を通
して同じ誤り訂正信号を保持する。

しかしながらテープから再生される信号は前述のヘッド
−テープ間隔の変化、ドロップアウト等によって非常に
ノイズが多いので、フレーム間隔全体に渡って検出され
る平均誤り信号はノイズ中に完全に隠れている。従って
１フレーム中通常の自動クロマ回路によって検出するこ
とができない信号レベルの多くの変化が生じ得ることに
なる。すなわち現在の自動クロマ回路はビデオの１また
は２線で生じる等化回路誤り信号オフテープ中の小さな
振幅変化に対して訂正することができない。

本発明はフレーム間隔中の毎ビデオ線でクロマ振幅の平
均直流値を検出し保持し多数のフレームに渡って平均化
させることによって現在の自動クロマ回路の欠点を克服
する。結果の付加訂正信号は自動クロマフィルタ装置の
直流訂正信号に付加される。

このためいずれの連続カラーバーストの振幅もサンプリ
ングさね、自動クロマフィルタ回路のアナログ出力とと
もに比較装置に与えられる。

ランダムアクセスメモリはテレビジョンフレーム中の缶
水平線のバースト振幅のデジタル値を記憶する。線から
のカラーバーストのデジタル値は記憶装置から取出され
アップ／ダウンデータカウンタにロードされ、またデジ
タル／アナログ変換装置に与えられて等化回路および比
較装置にアナログ出力を与える。比較装置は到来入力デ
ータをデジタル／アナログ変換装置からの前に平均した
アナログ出力と比較し、アップ／ダウンカウンタが入力
データ値に向かってその内容を増分または減分するよう
にさせる。カウンタ増分または減分の大きさは更新構成
要素に与えられるバーストサンプル当りで使用されるク
ロックパルスの数を選択する時定数カウンタ発振器によ
って決定される。アップ／ダウンカウンタで発生される
更新値は前の値が取出されたのと同じ場所で記憶装置に
ロードし戻される。新しく記憶されたデータは次のフレ
ームで再び取出される。

従って本発明の目的は、フレーム肖りの毎ビデオ線でク
ロマ振幅の平均直流値を与え多数のフレームに渡って平
均化させるこきである。

本発明の別の目的は、記憶装置に記憶し戻す前にバース
ト値を更新するため記憶されたカラーバースト値を到来
カラーバースト値キ線毎に比較することである。

本発明のさらに別の目的は、カウンタを増分または減分
させて古い値を新しい到来データ値に近づけることによ
ってビデオフレーム中の缶水平線に対してカラーバース
トの平均直流値を与えることである。

好適な実施例の説明 本発明の好適な実施例を添付図面を参照して以下説明す
る。

第１図において、カラーバースト振幅誤り信号は入力１
２に与えられビデオフレーム中の各線の各カラーバース
ト振幅の連続サンプリングに対応する。誤り信号はクロ
マフィルタの上流の振幅変調検出装置およびサンプルホ
ールド回路（図示せず）によって検出され比較装置１゜
の負入力に与えられる。従って入力１２上の誤り信号は
水平ビデオの各線に対するバーストデータに対応し、バ
ースト値は後続の検出カラーバースト振幅に従って変化
する。

比較装置１０の正入力は後述のように線１４を介して自
動クロマフィルタの出力に与えられる。比較装置の出力
は制御ラッテ１６に寿えられ、該ラッチは線２ｏを介し
てアップ／ダウンデータカウンタ１８にアップ／ダウン
制御信号を与える。

データカウンタ１８はデータサイクリングルーズの一部
を形成しバス２２を介して３状態バツフア２４に更新デ
ジタルデータを与える。バッファ２４は３状態バス２６
を介してランダムアクセスメモリ（ｆＬＡＭ）　２　ｅ
に結合されており、３状態パスはデータラッチ３０にも
延長している。デジタルデータはデータラッテ３０から
バス３２を介してデータカウンタ１８に与えられデジタ
ル／アナログ（Ｄ／Ａ　）変換装置５４にも与えられる
。Ｄ／Ａ変換装置３４は例えば出力３６を介してビデオ
テープ記録装置の等化回路にアナログ誤り訂正信号を与
える。変換装置３４の出力は低域フィルタ３Ｂおよび前
述の線１４を介して比較装置１０の正入力にも戻される
。

構成要素１Ｂ、２４．２８および３０はビデオの各線に
対してＲＡＭ　２８およびデータカウンタ１８中のバー
ストデータを交番に記憶および更新するデータサイクリ
ングループを形成する。

データカウンタは比較装置１０％すなわち線２０上のア
ップ／ダウン制御信号に応答して値を増分または減分す
る。例えばデジタルデータは１２ビツトワードで形成す
る。

ＦＬＡＭ　２１３に記憶されたデータに対するアドレス
はメモリ線アドレスカウンタ４０およびアドレスバス４
２を介して１０ビツトワードとして与えられる。バス４
２はＮＴＳＯまたはＰＡＬ方式に対してブランキングタ
イミングを与えるブランキング／制御プログラム可能読
出し専用記憶装置（ＦＲＯＭ）　４４にも結合されてい
る。

アドレスカウンタ４０は制御バス４Ｂを介して回路制御
装置４６によって制御され、装置４６は線５０を介して
ＦＲＯＭ　４４から、および線５４を介して時定数カウ
ンタ発振器５２から入力を受ける。制御装置４６は線５
６を介して制御ラッテ１６に、および線５Ｂを介して時
定数カウンタ発振器５２にタイミングクロックを与え、
また各線６０，６２を介してＲＡＭ２８に読出し／ｉＩ
込み七よび作動信号も与える。回路制御装置４６は制御
命令バス６４を介して種々の制御命令を受けるとともに
入力６６．　６８．　７０を介してテープ水平σ山、垂
直画およびプレーパックフィールド信号を各々受ける。

時定数カウンタ発振器５２は線７２を介してデータラッ
チ３０に、線７４を介して５状態バツフア２４に、およ
び線７６を介してデータカウンタ１８にタイミングパル
スを与える。

詳細には第２図囚、但）および第１図において（同様の
構成要素は同様の番号を付す）、カラーバースト振幅誤
り信号は比較装置１０の負入力に与えられる。本発明の
自動クロマフィルタの出力を含んでいる誤り訂正信号は
オン／オフ切替装置７８を介して出力３６上で与えられ
またデジタル／アナログ変換器３４、低域フィルタ３Ｂ
および線１４を介して比較装置にも与えられる。デジタ
ル／アナログ変換器３４からのアナログ出力は比較装［
１０の正入力で直流レベルとして現れ、該レベルは比較
装置の範囲を中心付ける。比較装［１０は入力信号およ
び出力信号間の比較を行ない、出力のレベルを入力信号
のレベルに向かって駆動するためにデータカウンタ１８
がカウントアツプすべきかまたはカウントダウンすべき
かを示す出力を発生する。

制御ラツ′ｆ−１６は当該ライン周期に対してアップ／
ダウン制御信号を保持する。制御信号は制御ラッチ１６
からデータカウンタ１８にヵえられ該カウンタはそれに
応答して記憶デジタルレードを入力データ値に向かって
増分または減分する。カウンタ１８が増分する貝は時定
数カウンタ発振器５２によって決定され、該発振器はバ
ーストサンプル毎のクロックパルスの与えられる数を変
化させる、すなわちデジタル／アナログ変換器３４の出
力で平均プロセス時間を変化させる手段を備えている。

績果の更新デジタル値はアドレスカウンタ４０によって
決定されるように先行するデジタル値が取出されたのと
同じ場所でＲＡＭ　２８　ＪＣロードし戻される。後続
フど一ムで生じる次のサイクルでＲＡＭ２８中の新規に
記憶されたデータが取出されそれが３状態パス２６上に
ある非常に短い時間周期中データラッチ３ｏで捕捉され
る。データラッテ３ｏはライン周期全体に対してデータ
を保持し、これによって装置がデータについて処理する
ことが可能になり、すなわちデータがデータカウンタ１
８にフィードバックされて比較装置１０からのアップ／
ダウン制御信号に従って更新することが可能になる。

従ってバッファ２４およびデータラッテ３ｏは単方向バ
スからの５状態バス上にデータを置いたり該３状態バス
からデータを検索したりする手段を備えている。

メモリ線アドレスカウンタ４ｏはＮＴＳＯまたはＰＡＬ
カラー放送方式に各々対応する５２５あるいは６２５の
場所でＲＡＭＡ　Ｏをアドレスする手段を備えている。

従ってＲＡＭ　４０はビデオフレームの毎水平線番こ対
してカラーバースト振幅の１２ビツト値を記憶する。Ｆ
ＲＯＭ　４４はＮＴＳＯあるいはＦＡＩ、方式に対して
ブランキングおよび制御信号を与えるように予めプログ
ラムされており、アドレスバス４２を介してアドレスさ
れる。

第１図の回路制御装置４６は第２図囚において概略図の
左側に沿って示し、関連した記録装置からの種々の制御
信号および命令に応答して自動クロマフィルタが必要と
する全てのタイミングおよび制御信号を与える。従って
バーストサンプルゲートは＃ｊ！ＳＯ上で与えられ入力
１２上のバースト振幅誤り信号を受ける同じパーストゲ
ートを含んでいる。バーストサンプルゲートは単発マル
チ８２に接続され、該単発マルチは前述の時定数カウン
タ発振器５２にトリガを与えてそれからの線７２，７４
および７６上の種々の制御パルスを開始させる。従って
バーストサンプルゲートは自動クロマフィルタが記憶装
置中の新しいデータについて処理するかあるいは単に同
じデータ値を再ロードしリサイクルするかを制御する。

時定数発振器５２は０〜１５の範囲の値を与えるサムホ
イール切替装置８４を備えており、この値は次いで発振
器５２が０〜１５のクロックパルスを発生するようにさ
せる。サムホイール切替装置８４を０にセットした場合
時定数発振器は不動作になりこれは前述のデータサイク
リングループを凍結させ同じバースト値をサイクルさせ
る。サムホイールを１〜１５の値にセットした場合、時
定数発振器５２は単発マルチ８６に１〜１５のパルスの
６数を与える。従って１５をセットすることによって非
常に速い時定数が与えられ、すなわちデータカウンタ１
８に１５増分または減分パルスが与えられて該カウンタ
が入力データに向かってその中のデータを迅速に増分ま
たは減分するようｌこさせる。ノイズの多いテープをプ
レーバックしようとする場合ノイズ免疫性を増加させる
ため低い時定数が望ましく、すなわち長い一期に渡って
到来カラーバースト振幅誤り信号を平均化するのが好ま
しい。しかしながら低ノイズのテープをプレーバックす
る場合は時定数を最大にしてノイズ免疫性は低いが最適
な回路動作で短い積分時間にする。

データカウンタ１Ｂが更新された後、単発マルチ８６は
線７４および６０を介して各々バッファ２４およびＲＡ
Ｍ２８に遅延制御および書込み命令を与えてＲＡＭを書
込みモードにしバッファ２４を介してＲＡＭに更新デー
タを口゛−ドする。

命令パス６４の下部に示す残りの入力は自動クロマフィ
ルタ回路に対するゴー／ゴー禁止命令である。従って＃
！８８上のシャトル命令、線９０上の自動クロマ作動命
令、線９２上のテープ／ＦＥＥ命令および線９４上のス
ローモーションジャンプ１、ジャンプ２命令は全てＤフ
リップフロップ９５、ノアゲート・アレー９６およびナ
ントゲート９８を介して命令を与え、これは単発マルチ
８２を介して時定数カウンタ発振器５２のトリガリング
を不動作にする。ジャンプ命令はスローモーションモー
ドでビデオのフィールドまたはフレームを発生する際自
動走査トラッキング（デイザード）ヘッドによるトラッ
クジャンピングのプロセスｌこ関連している。

従ってジャンプ命令は選択時間周期に対してウィンドー
を開き次いでフィールドまたはフレーム間隔に対してデ
ータサイクリングループでバースト振幅を保持する。線
８０上のバーストサンプルゲートは通常のデータサイク
リングを再構成する。

第２図（５）において５人力は交番に第１図の線６６上
にテープ水平■タイミング制御信号を与え、該信号は次
いでアトｌ／スタイミンクを設定しデータカウンタ１８
およびＲＡＭ　２　Ｂを作動させバーストサンプリング
を開始する。このため線１００上のフライホイールＩＩ
信号、線１０２上のドロップアウトパルス信号および線
１０４上の復調同期信号が発生される。線１０４上の復
調同期信号はオフテープからの位相ロックルーズ出力か
ら発生され水平同期関連信号である。同様に線１００上
のフライホイールＨ（ｉ号は位相日ツクループ出力から
発生されＨ同期関連信号である。自動クロマフィルタ回
路にはテープから脱落が生じ復調同期信号が失なわれて
いる場合以外は連続して復調同期信号が与えられる。次
いで線１００上のフライホイールＩ−Ｉ信号は線１０２
上のドロップアウトパルス信号とともに使用されて線６
６上にテープＨ人力信号を発生する。

従ってゲート１０Ｂは切替装置として動作して単発マル
チ１１０に対する到来Ｈ信号の１つを与え、こ１１によ
って自動クロマフ・ｆルク全体を通して種々の事象に対
して正確なタイミングが与えられる０このため単発マル
チ１１０はＨ関連クロックパルスを発生してアドレスカ
ウンタ４０中の新しいアドレスをクロッキングし、よっ
てアドレスはデータの各ライフルに先立ってＲＡＭ２８
中の次の場所に歩進される。またＪ４Ｓ、発マルチ１１
０け単発マルチ１１１およびａ７２を介してラッチ３０
をもクロッキングし、別の即発マルチ１１３を介してデ
ータカウンタ１８にボート作動パルスを与える。

線６Ｂ上のテーププレーパック垂直画命令は■同期オフ
テープに対応しシステム動作を開始する。プレーバック
Ｖはパルス整形回路１１２に与えられ次いで単発マルチ
１１４に与えられる。

単発マルチ１１４は単発マルチ１１５を介して■（同期
信号にも結合されている。単発マルチ１１４はオアゲー
ト１２０の入力に結合されており、該オアゲートは制御
Ｐ几０Ｍ４４からの入力をともにアドレスカウンタ４０
のボート作動入力を力える。

線７０上のプレーバックフィールド信号はビデオ信号が
フレーム内で奇数フィールド上にあるか偶数フィールド
上にあるかを示す。信号は一連のゲート１１６を介して
アドレスカウンタ４０の種々の入力に与えられる。従っ
てアドレスカウンタ４０は例えば（ＮＴＳＯカラー標準
方式に対して）奇数フィールド上で０、偶数フィールド
上でデジタル数２６３にセットされる。

またアドレスカウンタ４０は図の最上部に示す制御命令
パス６４中の線１１８を介して６０７５０Ｈｚ命令によ
っても制御される。該命令は一連のゲート１１６に与え
られ５２５ＮＴ８０あるいは６２５ＰＡＬ力２−標準方
式に対して適当なタイミングを設定する。またブランキ
ングおよび制御ＦＲＯＭ　４４にも与えられていずれか
の方式に対してブランキングタイミングを与える。

制御命令パス６４中の残りの入力は線１２２上のスキャ
ナ・オン命令、線ｊ２４上の手動／自動命令、線１２６
上のＰＡＬ／８Ｆ！ＯＡＭ命令および線１２８上の同期
几Ｆ存在命令から成っている。続くゲート１３０と組合
わせた線１２２〜１２６上の入力はシステム制御装置か
らの命令を処理する切替手段を与え、本質的に自動クロ
マフィルタ回路をオンまたはオフにする命令である。ゲ
ート１３０はフレーム単発マルチ１３２に結合されてお
り、該単発マルチは１対のＤフリップフロップとともに
ノアゲート１３４を介してデータラッチ３０に、および
ゲート１３６を介してデジタル／アナログ変換装Ｒ３４
にクリア信号を与えてデジタル／アナログ変換装置出力
をセンタリングする。後者の信号はフレームサイクルを
保持する。１１２８上の同期Ｒ，Ｆ存在命令は同期信号
があるか否かを判定しノアゲートアレー１３８に与えら
れ、該アレーはノアゲート１３４に対する入力の１つを
発生する。

制御装置４６のもう１つの付加機能において、装置中に
行き過ぎた過負荷がある場合線１４０を介してデータカ
ウンタ１Ｂからノアゲート１３０に桁上げが力えられる
。これによって信号が発生さね、て几ＡＭ２８およびデ
ータラッチ６０をクリアし、デジタル／アナログ変換装
置３４等をセンタリングして平坦な基線で次のバースト
サンプルサイクルを開始する。これによって出力３６に
結合された等化回路による過剰訂正によるビデオ画像破
壊が防止される。

【図面の簡単な説明】

第１図は自動クロマフィルタのブロック図、第２図（５
）、（８１は第１図のブロック図の構成の概略図である
。 図中、１０・・・・・・比較装置％１６・・・・・・制
御ラッチ、１８・・・・・・アップ／ダウンデータカウ
ンタｔ２４・・・・・・３状態バツフア、２８・・・・
・・ランダムアクセスメモリ、３０・・・・・・データ
ラッテ、３４・・・・・・デジタル／アナログ変換装置
、３８・・・・・・低域フィルタ、４０・・・・・・ア
ドレスカウンタ、４４・・・・・・ブランキング／制御
Ｐ几ＯＭ、４６・・・・・・回路制御装置、５２・・・
・・・時定数カウンタ発振器０特許出願人代理人　飯　
１）伸　行

Claims (1)

1. 【特許請求の範囲】 １、　平均直流カラーバースト値を出力信号として保持
   する自動クロマフィルタ回路において、水平ビデオ線か
   らのカラーバースト値を選択的に記憶し上記値を出力信
   号として与える記憶手段と、到来カラーバーストおよび
   上記出力信号の相対値を示すアップ／ダウン制御信号を
   発生する比較手段と、上記比較手段に応答して上記到来
   カラーバースト値に向かって上記出力信号を更新し上記
   更新カラーバースト値を上記記憶手段にロードし戻すカ
   ウンタ手段と、上記記憶手段および上記カウンタ手段に
   結合されてその間で値をサイクリングする制御手段とを
   備えていることを特徴とする上記回路。 ２、特許請求の範囲第１項に記載の回路において、上記
   制御手段に応答して上記記憶手段に記憶された上記カラ
   ーバースト値のアドレスを決定する手段を備えているこ
   とを特徴とする上記回路。 ３、　特許請求の範囲第２項に記載の回路において、フ
   レーム中の各水平線に対するカラーバースト値は上記記
   憶手段に記憶されており、上記カウンタ手段は上記制御
   手段によって指示されるように上記比較手段に応答して
   各連続水平ビデオ線中上記出力信号に対応するカラーバ
   ースト値を更新することを特徴とする上記回路。 ４、　特許請求の範囲第３項に記載の回路において、上
   記記憶手段に作動的に結合されて上記記憶手段中の前に
   記憶されたカラーバーストから上記出力信号を発生ずる
   デジタル／アナログ変換手段を備えており、上記比較手
   段は到来カラーバースト値を上記デジタル／アナログ変
   換手段からの上記出力信号と比較することを特徴とする
   上記回に４゜ ５、　特許請求の範囲第４項に記載の回路において、さ
   らに、上記制御手段と一体になって上記カウンタ手段に
   異なる周波数速度のクロックパルスを与えて更新の速度
   を変化させる時定数制御手段を備えていることを特徴と
   する上記回路。 ＆　特許請求の範囲第４項に記載の回路において、さら
   に、上記記憶手段に結合されて選択ライン周期に対して
   前に記憶されたカラーバーストをラッチするデータラッ
   チ手段と、上記カウンタ手段を上記記憶手段に結合する
   バッファ手段とを備えていることを特徴とする上記回路
   。 ２、特許請求の範囲第６項に記載の回路において、さら
   に、選択ライン周期に対して上記アップ／ダウン制御信
   号をラッチする制御ラッチ手段を備えていることを特徴
   とする上記回路。 ８、特許請求の範囲第４項に記載の回路において、上記
   記憶手段はランダムアクセスメモリであり、上記カウン
   タ手段はアップ／ダウンカウンタであり、上記アドレス
   する手段は上記制御手段に応答するアドレスカウンタで
   あることを特徴とする上記回路。 ９　特許請求の範囲第４項に記載の回路において、さら
   に、上記アドレスする手段に結合されてカラーテレビジ
   ョン標準方式と釣り合った回路ブランキングを与えるプ
   ログラム可能読出し専用記憶装置を備えていることを特
   徴とする上記回路。 １０、多数のビデオ線に渡る平均直流、カラーバースト
   値を与える自動クロマフィルタ回路において、連続水平
   ビデオ線からのカラーバースト値を記憶する記憶手段と
   、上記記憶手段に結合されて記憶カラーバースト信号に
   対応する出力信号を発生ずるデジタル／アナログ変換手
   段と。 到来カラーバーストおよび上記出力信号の相対値を示す
   アップ／ダウン制御信号を発生する比較手段と、上記比
   較手段に応答して上記到来カラーバースト値に向かって
   上記記憶手段からの上記記憶カラーバースト値を更新す
   るアップ／ダウンカウンタ手段と、上記更新カラーバー
   スト値を−り記記憶手段に記憶し戻す手段とを備えてい
   ることを特徴とする上記回路。 １１、特許請求の範囲第１０項に記載の回路において、
   さらに、上記記憶手段およびアップ／ダウンカウンタ手
   段に結合されてその間で上記カラーバースト値をサイク
   リングする制御手段き、上記制御手段に応答して前に記
   憶された値が取出されたのと同じ場所で上記記憶手段に
   上記カラーバースト値を記憶し戻すアドレス手段とを備
   えているこさを特徴とする上記回路。 １２、特許請求の範囲第１１項に記載の回路において、
   さらに、上記制御手段に応答して上記記憶手段を上記デ
   ジタル／アナログ変換手段に結合するデータラッチ手段
   と、上記制御手段に応答して上記アップ／ダウンカウン
   タ手段を上記記憶手段に結合するバッファ手段とを備え
   ていることを特徴とする上記回路。 １３、特許請求の範囲第１１項に記載の回路において、
   上記制御手段は、異なるクロッキング速度で上記アップ
   ／ダウンカウンタ手段をクロッキングする時定数制御手
   段を備えているこきを特徴とする上記回路。 １４、　４？許請求の範囲第１１項に記載の回路におい
   て、上記制御手段は、回路動作を開始するオフチーブ垂
   直同期関連信号を力、する手段と、上記アドレス手段、
   上記記憶手段および上記アップ／ダウンカウンタ手段を
   クロッキングし作動するオフテープ水平同期関連信号を
   与える手段とを備えているこ吉を特徴とする上記回路。 １５　　特許請求の範囲第１１項に記載の回路において
   、さらに、上記アップ／ダウンカウンタ手段からの桁上
   げ信号に応答して過負荷の場合上記デジタル／アナログ
   変換手段をリセットし前のカラーバーストデータをクリ
   アする手段を備えていることを特徴とする上記回路。 １６、特許請求の範囲第１１項に記載の回路において、
   さらに、上記制御手段と一体になってスローモーション
   モード入力に応答してフィールドまたはフレーム中サイ
   クリングされる上記カラーバースト値を選択的に凍結す
   るジャンプ回路手段を備えているこ七を特徴上する上記
   回路。