JPS6128188B2 - - Google Patents
Info
- Publication number
- JPS6128188B2 JPS6128188B2 JP53153516A JP15351678A JPS6128188B2 JP S6128188 B2 JPS6128188 B2 JP S6128188B2 JP 53153516 A JP53153516 A JP 53153516A JP 15351678 A JP15351678 A JP 15351678A JP S6128188 B2 JPS6128188 B2 JP S6128188B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization signal
- counter
- output
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Synchronizing For Television (AREA)
Description
本発明はビデオ・テープレコーダ（VTR）を
用いたPCMデータ記録再生装置に適用されて良
好なる同期信号再生装置に関するものである。 PCMデータ記録再生装置において、PCMデー
タを数語づつテレビ信号の各水平掃引区間にのせ
てVTRに記録再生する方式については周知の通
りである。 これにおいてPCMデータを再生する際、PCM
データのより正確な読み出しのためにテレビ信号
中の垂直同期信（Ｖ同期信号）の検出は極めて重
要である。 従来では、第１図に示すように、同期分離回路
ｌAによりテレビ信号ＳAから同期信号ＳBを分離
した後積分回路ｌBを通してＶ同期信号ＳCを得
て、更に波形整形回路ｌCで波形整形してデジタ
ル信号（Ｖ同期信号）ＳDを得ている。しかしな
がら、この方法では、ビデオテープのドロツプア
ウト例えばＶ同期信号部分を含むドロツプアウト
等によるノイズのために、正確な垂直同期信号の
検出が困難である。 一般に、PCMデータは、第１図Ｂのテレビ信
号ＳAのように、垂直同期区間毎にデータD1〜Ｄo
迄書き込まれており、各データにデータ番号が割
り当てられている。例えば、各垂直同期区間毎に
最初のデータからデータ番号を１から順につけて
いつた場合、データD1がドロツプアウト等で欠
損したとき、データD2を誤つてデータD1として
読み出される。 このような誤りをなくすためには、検出された
Ｖ同期信号ＳDから一定の遅延を行なつた信号ＳE
によりデータD1の位置を決定しうるよう読み出
しを制御すれば、最初に読み出されたデータが
D1であるかD2であるか判定できることにもな
り、データD1に欠損があつてもデータD2は２番
目のデータとして読み出される。この場合、検出
されたＶ同期信号は位置的に正確であることが前
提となつており、そうでなければ意味がない。 所が、上記のような従来のＶ同期検出回路は、
Ｖ同期信号付近のドロツプアウト等に弱く、検出
された同期信号の位置がずれたり欠損を生じたり
するために、利用価値は必ずしも充分とは言い難
い。 そこで、本発明は、Ｖ同期信号を正確に再生し
うるようにしたものであつて、再生されるテレビ
信号にロツクした発振器例えばPLL発振器のクロ
ツクを用いて、従来と同様に検出されたＶ同期信
号から垂直同期区間のＶ同期信号が含まれる部分
だけゲート回路を開いて同期信号を分離すること
により不要なノイズによる検出誤りを除くと共に
更に同期信号の欠損を生じた場合には自走するこ
とにより同期信号を再生して、常に正確な同期信
号を得ることを特徴とし、以下に実施例について
説明する。 第２図は、本発明のPCMデータ記録再生装置
の一実施例のブロツク図を、第３図Ａ及びＢは同
上の動作を説明するタイミング図を、第４図は同
上の動作を説明するフローチヤートをそれぞれ示
している。 再生したテレビ信号ＳAから上記第１図に示す
ようなＶ同期信号検出回路により検出されたＶ同
期信号ＳDは、入力Ａ，Ｂによつて制御されるマ
ルチプレクサ２の入力端子I0に入力される。 このマルチプレクサ２は、次表の論理に従つ
て、入力Ａ，Ｂに応じてＹ出力が入力端子I0，
I1，I2，I3の入力のいずれかが選択される。
用いたPCMデータ記録再生装置に適用されて良
好なる同期信号再生装置に関するものである。 PCMデータ記録再生装置において、PCMデー
タを数語づつテレビ信号の各水平掃引区間にのせ
てVTRに記録再生する方式については周知の通
りである。 これにおいてPCMデータを再生する際、PCM
データのより正確な読み出しのためにテレビ信号
中の垂直同期信（Ｖ同期信号）の検出は極めて重
要である。 従来では、第１図に示すように、同期分離回路
ｌAによりテレビ信号ＳAから同期信号ＳBを分離
した後積分回路ｌBを通してＶ同期信号ＳCを得
て、更に波形整形回路ｌCで波形整形してデジタ
ル信号（Ｖ同期信号）ＳDを得ている。しかしな
がら、この方法では、ビデオテープのドロツプア
ウト例えばＶ同期信号部分を含むドロツプアウト
等によるノイズのために、正確な垂直同期信号の
検出が困難である。 一般に、PCMデータは、第１図Ｂのテレビ信
号ＳAのように、垂直同期区間毎にデータD1〜Ｄo
迄書き込まれており、各データにデータ番号が割
り当てられている。例えば、各垂直同期区間毎に
最初のデータからデータ番号を１から順につけて
いつた場合、データD1がドロツプアウト等で欠
損したとき、データD2を誤つてデータD1として
読み出される。 このような誤りをなくすためには、検出された
Ｖ同期信号ＳDから一定の遅延を行なつた信号ＳE
によりデータD1の位置を決定しうるよう読み出
しを制御すれば、最初に読み出されたデータが
D1であるかD2であるか判定できることにもな
り、データD1に欠損があつてもデータD2は２番
目のデータとして読み出される。この場合、検出
されたＶ同期信号は位置的に正確であることが前
提となつており、そうでなければ意味がない。 所が、上記のような従来のＶ同期検出回路は、
Ｖ同期信号付近のドロツプアウト等に弱く、検出
された同期信号の位置がずれたり欠損を生じたり
するために、利用価値は必ずしも充分とは言い難
い。 そこで、本発明は、Ｖ同期信号を正確に再生し
うるようにしたものであつて、再生されるテレビ
信号にロツクした発振器例えばPLL発振器のクロ
ツクを用いて、従来と同様に検出されたＶ同期信
号から垂直同期区間のＶ同期信号が含まれる部分
だけゲート回路を開いて同期信号を分離すること
により不要なノイズによる検出誤りを除くと共に
更に同期信号の欠損を生じた場合には自走するこ
とにより同期信号を再生して、常に正確な同期信
号を得ることを特徴とし、以下に実施例について
説明する。 第２図は、本発明のPCMデータ記録再生装置
の一実施例のブロツク図を、第３図Ａ及びＢは同
上の動作を説明するタイミング図を、第４図は同
上の動作を説明するフローチヤートをそれぞれ示
している。 再生したテレビ信号ＳAから上記第１図に示す
ようなＶ同期信号検出回路により検出されたＶ同
期信号ＳDは、入力Ａ，Ｂによつて制御されるマ
ルチプレクサ２の入力端子I0に入力される。 このマルチプレクサ２は、次表の論理に従つ
て、入力Ａ，Ｂに応じてＹ出力が入力端子I0，
I1，I2，I3の入力のいずれかが選択される。
【表】
動作を開始したときの最初の状態（スタート状
態）では、後述のようにＡ，Ｂ入力とも“０”レ
ベルになるため、Ｙ出力としてはI0入力が選択さ
れる。即ち、Ｖ同期信号ＳDがそのままマルチプ
レクサ２の出力信号S1となつている。 この出力信号S1はカウンタ３のリセツト入力及
びプリツプフロツプ（Ｆ，Ｆ）７のＳ（セツト）
入力となる。このため、スタート状態では、Ｖ同
期信号ＳD換言すれば出力信号S1によりカウンタ
３がリセツトされ、０からカウント開始する。こ
れと同時にFF７はセツトされ、その出力S2がマ
ルチプレクサ２のＡ入力として供給されるため、
マルチプレクサ２がI1入力を出力する状態に切換
えられる。こうして、以後Ｖ同期信号ＳDはゲー
ト６を介してのみマルチプレクサ２を通じてカウ
ンタ３にリセツト入力を与えることしかできな
い。 カウンタ３は再生テレビ信号例えばＶ同期信号
ＳDにロツクしているPLL発振器１２の出力がク
ロツクとして供給されており、ここでは便宜上一
垂直掃引区間に100個のクロツクが得られるもの
として説明する。カウンタ３の出力はゲート制御
回路４及び自走制御回路５へ供給されている。 このゲート制御回路４は、カウンタ３がＶ同期
信号によつてリセツトされてから100カウントに
なつたときに次のＶ同期信号が期待されるため
に、この次のＶ同期信号が来たときにゲート６を
開くための信号を得る。従つて、ゲート制御回路
４は、カウンタ３が100になる少し前例えば98か
らゲート６を開くため信号S4を出力する。なお、
第３図Ａ及びＢでは信号S3としてカウンタ３の内
容を模似的に示している。 この信号S4に応答してゲート６が開き、この時
にＶ同期信号ＳDが期待通り入力されればゲート
６に出力が得られてマルチプレクサ２に出力信号
S1が得られ、ひいてはカウンタ３がリセツトされ
て０からカウント開始するようにされ、このリセ
ツトと同時にゲート制御回路４の信号S4が立下が
つてゲート６を閉じる。 又、ゲート６の出力S5は、フリツプフロツプ
（FF）８のセツト（Ｓ）入力として導入され、
FF８がセツトされて信号S6を出力し定常状態と
なる。即ち、カウンタ３のリセツトは、常にゲー
ト６を通して期待されるタイミングで入力される
Ｖ同期信号のみ有効となる。 もし、最初にカウンタ３をリセツトした信号が
ノイズ等による誤つたＶ同期信号であつたとき
は、次のＶ同期信号を検出するために上記のよう
にしてゲート６が開かれてもそこには同期信号が
導入されないため、Ｆ，Ｆ，８のセツトが実行さ
れず更にカウンタ３のリセツトが実行されない。
このような場合、カウンタ３は更にカウント動作
を実行し、100を越えてカウントすることとな
り、自走制御回路５が動作する。この自走制御回
路５は、例えばカウンタ３が102をカウントした
ときに出力パルスを発生する。 この出力パルスは、FF７のリセツト（Ｒ）入
力として供給されてFF７がリセツトされるため
最初の状態に戻り、これと同時にカウンタ３のロ
ード入力として供給されてカウンタ３が例えば２
をロードされる。 このようにして、正しいＶ同期信号ＶDによつ
てカウンタ３が再度リセツトされたときのみ、定
常状態に入る。この動作のタイミングチヤートは
第３図Ａの通りである。 この定常状態では、Ｖ同期信号から次のＶ同期
信号迄の間は略ゲート６が閉じているので、例え
ば大きなドロツプアウト等により、Ｖ同期信号期
間外に発生したノイズ例えば第３図中一点鎖線で
示す信号が生じても、これは排除される。 しかも、ゲート６はＶ同期信号が期待される時
点の少し前から開き、Ｖ信号が来たときすぐに閉
じるように制御されるので、このゲート６を制御
するための信号S4は、そのままＶ同期信号出力と
して使用することができる。なお、Ｖ同期信号Ｓ
Dの立上りに信号S4の立下りが同期している。 このような定常状態において、もし、Ｖ同期信
号ＶDのドロツプアウト等による欠損があると、
カウンタ３にリセツトがかからなくなることであ
る。 この場合、カウンタ３が100を越えてカウント
するため、やがて102をカウントした時自走制御
回路５は作動して出力し、カウンタ３にロードを
かける。ここで、ロードされる数は２としてい
る。これは、この後に次のＶ同期信号が期待でき
る時点をカウンタ３の100カウント目とするため
である。 このロードがかかつたときカウンター３の出力
に応答してゲート制御回路４の出力信号S4は立下
つてゲート６が閉じられる。この出力信号S4はＶ
同期信号出力として使用されるので、上記のよう
にして再生されたＶ同期信号が欠損してもＶ同期
信号出力が得られることとなり、自走状態とな
る。なお、このとき得られるＶ同期信号出力の立
下りはPLL１２からのクロツクの周波数及び自走
制御回路５が出力すときのカウンタ３の内容に関
連するため、これらを適当にすれば欠損した同期
信号のタイミングに充分近ずけることも可能であ
る。 この自走状態で次にＶ同期信号S1があれば、上
記のようにして出力信号S4が得られ、従つてＶ同
期信号出力が得られ、定常状態となる。 第３図Ｂは、この一連の動作を説明する図面で
あつて、破線が欠損したＶ同期信号に対応してい
る。なお、第３図ＢにおいてS7は後述のカウンタ
９の内容を表わしている。 又、上記のようにして自走制御回路５より出力
されたカウンタ３のロードに役立つ信号は、カウ
ンタ９のクロツクとして入力されている。 このカウンタ９は、マルチプレクサ２から出力
される同期信号S1に応答してリセツトされるもの
であつて、上記定常状態の時は常にカウンタ３と
同時にリセツトされる。 所が、定常状態で上記のように同期信号S1に欠
損が生じ自走状態になつたときはカウンタ９はリ
セツトされないため、自走制御回路５からの出力
信号の個数をカウントする。即ち、マルチプレク
サ２からＶ同期信号が無い間はカウンタ９はリセ
ツトされないと共に自走制御回路５からの出力信
号をクロツクとしてカウントアツプし、換言すれ
ば、Ｖ同期信号ＳDの欠損が続いた回路を計数す
る。 カウンタ９の出力（欠損回路）を入力される欠
損回数判定回路１０は、指定された回数例えば数
回以上欠損が続く時パルスを発生する。 このパルスはカウンタ９をリセツトすると同時
にFF８をリセツトする。このFF８がリセツトさ
れると、FF７も既にリセツト状態になつている
ために、マルチプレクサ２は入力端子I0を選択
し、上記最初の状態（スタート状態）に戻る。 所で、電源投入時は、FF７，FF８、カウンタ
３及９の内容は不定であり、Ｖ同期信号ＳDが入
力されてもマルチプレクサ２から出力されない状
態となることもあるが、このときカウンタ３が
102に至つて自走制御回路５が出力するためFF７
がリセツトされ、更にこの後マルチプレクサ２か
ら出力されない状態が続けばカウンタ９がカウン
トアツプしやがて欠損回数判定回路１０から出力
が得られるためFF８がリセツトされることにな
る。このような事態は、例えば電源投入時FF７
又は１及びFF８がセツト状態となり、且つＶ同
期信号ＳDがゲート制御回路からの信号S4でゲー
ト６を開いている期間外に入力された場合に起こ
りうる。 従つて、上記実施例においては、スタート状
態、定常状態そしてＶ同期信号入力が欠損したと
きの自走状態とがあり、最初スタート状態から始
まり、Ｖ同期信号が正しく再生されて入力される
と定常状態となり、この状態でたまたま１回のＶ
同期信号入力の欠損があると自走状態に入りその
後次の正しいＶ同期信号の入力で定常状態に戻
り、欠損が複数にわたつてしばらく続いた場合ス
タート状態に戻る。このような動作は第４図のフ
ローチヤートにて表わすことができる。 こうして、通常ゲート６は再生されたＶ同期信
号が含まれるように対応する或る区間に開くよう
に最終的には制御される状態とされるのは勿論の
ことであつて、正しいタイミングのＶ同期信号の
有無に応答して有ればＶ同期信号に関連して無け
れば発振器に関連して再生同期信号出力が得られ
る。以上のように、本発明のPCM記録再生装置
によれば、再生された信号から得られる同期的信
号例えばＶ同期信号が正しいタイミングであれば
それに関連して出力を得、正しいタイミングにな
ければ再生された信号にロツクされた発振器の出
力信号に関連して同期的信号としての出力を得る
ことにより、これら出力を同期的信号例えばＶ同
期信号として利用することができしかも、これら
はノイズや再生された信号にＶ同期信号の欠損に
対して影響を受け難いものであり、しかも発振器
が再生された信号にロツクしているためビデオテ
ープレコーダ等の再生スピードのばらつきを吸収
してより正確にゲートを開くこともできる等の利
点がある。勿論、このような同期的信号を利用し
て再生された信号のデータの位置を規定すること
によりデータの順序を誤ることを防止するのに役
立つ。
態）では、後述のようにＡ，Ｂ入力とも“０”レ
ベルになるため、Ｙ出力としてはI0入力が選択さ
れる。即ち、Ｖ同期信号ＳDがそのままマルチプ
レクサ２の出力信号S1となつている。 この出力信号S1はカウンタ３のリセツト入力及
びプリツプフロツプ（Ｆ，Ｆ）７のＳ（セツト）
入力となる。このため、スタート状態では、Ｖ同
期信号ＳD換言すれば出力信号S1によりカウンタ
３がリセツトされ、０からカウント開始する。こ
れと同時にFF７はセツトされ、その出力S2がマ
ルチプレクサ２のＡ入力として供給されるため、
マルチプレクサ２がI1入力を出力する状態に切換
えられる。こうして、以後Ｖ同期信号ＳDはゲー
ト６を介してのみマルチプレクサ２を通じてカウ
ンタ３にリセツト入力を与えることしかできな
い。 カウンタ３は再生テレビ信号例えばＶ同期信号
ＳDにロツクしているPLL発振器１２の出力がク
ロツクとして供給されており、ここでは便宜上一
垂直掃引区間に100個のクロツクが得られるもの
として説明する。カウンタ３の出力はゲート制御
回路４及び自走制御回路５へ供給されている。 このゲート制御回路４は、カウンタ３がＶ同期
信号によつてリセツトされてから100カウントに
なつたときに次のＶ同期信号が期待されるため
に、この次のＶ同期信号が来たときにゲート６を
開くための信号を得る。従つて、ゲート制御回路
４は、カウンタ３が100になる少し前例えば98か
らゲート６を開くため信号S4を出力する。なお、
第３図Ａ及びＢでは信号S3としてカウンタ３の内
容を模似的に示している。 この信号S4に応答してゲート６が開き、この時
にＶ同期信号ＳDが期待通り入力されればゲート
６に出力が得られてマルチプレクサ２に出力信号
S1が得られ、ひいてはカウンタ３がリセツトされ
て０からカウント開始するようにされ、このリセ
ツトと同時にゲート制御回路４の信号S4が立下が
つてゲート６を閉じる。 又、ゲート６の出力S5は、フリツプフロツプ
（FF）８のセツト（Ｓ）入力として導入され、
FF８がセツトされて信号S6を出力し定常状態と
なる。即ち、カウンタ３のリセツトは、常にゲー
ト６を通して期待されるタイミングで入力される
Ｖ同期信号のみ有効となる。 もし、最初にカウンタ３をリセツトした信号が
ノイズ等による誤つたＶ同期信号であつたとき
は、次のＶ同期信号を検出するために上記のよう
にしてゲート６が開かれてもそこには同期信号が
導入されないため、Ｆ，Ｆ，８のセツトが実行さ
れず更にカウンタ３のリセツトが実行されない。
このような場合、カウンタ３は更にカウント動作
を実行し、100を越えてカウントすることとな
り、自走制御回路５が動作する。この自走制御回
路５は、例えばカウンタ３が102をカウントした
ときに出力パルスを発生する。 この出力パルスは、FF７のリセツト（Ｒ）入
力として供給されてFF７がリセツトされるため
最初の状態に戻り、これと同時にカウンタ３のロ
ード入力として供給されてカウンタ３が例えば２
をロードされる。 このようにして、正しいＶ同期信号ＶDによつ
てカウンタ３が再度リセツトされたときのみ、定
常状態に入る。この動作のタイミングチヤートは
第３図Ａの通りである。 この定常状態では、Ｖ同期信号から次のＶ同期
信号迄の間は略ゲート６が閉じているので、例え
ば大きなドロツプアウト等により、Ｖ同期信号期
間外に発生したノイズ例えば第３図中一点鎖線で
示す信号が生じても、これは排除される。 しかも、ゲート６はＶ同期信号が期待される時
点の少し前から開き、Ｖ信号が来たときすぐに閉
じるように制御されるので、このゲート６を制御
するための信号S4は、そのままＶ同期信号出力と
して使用することができる。なお、Ｖ同期信号Ｓ
Dの立上りに信号S4の立下りが同期している。 このような定常状態において、もし、Ｖ同期信
号ＶDのドロツプアウト等による欠損があると、
カウンタ３にリセツトがかからなくなることであ
る。 この場合、カウンタ３が100を越えてカウント
するため、やがて102をカウントした時自走制御
回路５は作動して出力し、カウンタ３にロードを
かける。ここで、ロードされる数は２としてい
る。これは、この後に次のＶ同期信号が期待でき
る時点をカウンタ３の100カウント目とするため
である。 このロードがかかつたときカウンター３の出力
に応答してゲート制御回路４の出力信号S4は立下
つてゲート６が閉じられる。この出力信号S4はＶ
同期信号出力として使用されるので、上記のよう
にして再生されたＶ同期信号が欠損してもＶ同期
信号出力が得られることとなり、自走状態とな
る。なお、このとき得られるＶ同期信号出力の立
下りはPLL１２からのクロツクの周波数及び自走
制御回路５が出力すときのカウンタ３の内容に関
連するため、これらを適当にすれば欠損した同期
信号のタイミングに充分近ずけることも可能であ
る。 この自走状態で次にＶ同期信号S1があれば、上
記のようにして出力信号S4が得られ、従つてＶ同
期信号出力が得られ、定常状態となる。 第３図Ｂは、この一連の動作を説明する図面で
あつて、破線が欠損したＶ同期信号に対応してい
る。なお、第３図ＢにおいてS7は後述のカウンタ
９の内容を表わしている。 又、上記のようにして自走制御回路５より出力
されたカウンタ３のロードに役立つ信号は、カウ
ンタ９のクロツクとして入力されている。 このカウンタ９は、マルチプレクサ２から出力
される同期信号S1に応答してリセツトされるもの
であつて、上記定常状態の時は常にカウンタ３と
同時にリセツトされる。 所が、定常状態で上記のように同期信号S1に欠
損が生じ自走状態になつたときはカウンタ９はリ
セツトされないため、自走制御回路５からの出力
信号の個数をカウントする。即ち、マルチプレク
サ２からＶ同期信号が無い間はカウンタ９はリセ
ツトされないと共に自走制御回路５からの出力信
号をクロツクとしてカウントアツプし、換言すれ
ば、Ｖ同期信号ＳDの欠損が続いた回路を計数す
る。 カウンタ９の出力（欠損回路）を入力される欠
損回数判定回路１０は、指定された回数例えば数
回以上欠損が続く時パルスを発生する。 このパルスはカウンタ９をリセツトすると同時
にFF８をリセツトする。このFF８がリセツトさ
れると、FF７も既にリセツト状態になつている
ために、マルチプレクサ２は入力端子I0を選択
し、上記最初の状態（スタート状態）に戻る。 所で、電源投入時は、FF７，FF８、カウンタ
３及９の内容は不定であり、Ｖ同期信号ＳDが入
力されてもマルチプレクサ２から出力されない状
態となることもあるが、このときカウンタ３が
102に至つて自走制御回路５が出力するためFF７
がリセツトされ、更にこの後マルチプレクサ２か
ら出力されない状態が続けばカウンタ９がカウン
トアツプしやがて欠損回数判定回路１０から出力
が得られるためFF８がリセツトされることにな
る。このような事態は、例えば電源投入時FF７
又は１及びFF８がセツト状態となり、且つＶ同
期信号ＳDがゲート制御回路からの信号S4でゲー
ト６を開いている期間外に入力された場合に起こ
りうる。 従つて、上記実施例においては、スタート状
態、定常状態そしてＶ同期信号入力が欠損したと
きの自走状態とがあり、最初スタート状態から始
まり、Ｖ同期信号が正しく再生されて入力される
と定常状態となり、この状態でたまたま１回のＶ
同期信号入力の欠損があると自走状態に入りその
後次の正しいＶ同期信号の入力で定常状態に戻
り、欠損が複数にわたつてしばらく続いた場合ス
タート状態に戻る。このような動作は第４図のフ
ローチヤートにて表わすことができる。 こうして、通常ゲート６は再生されたＶ同期信
号が含まれるように対応する或る区間に開くよう
に最終的には制御される状態とされるのは勿論の
ことであつて、正しいタイミングのＶ同期信号の
有無に応答して有ればＶ同期信号に関連して無け
れば発振器に関連して再生同期信号出力が得られ
る。以上のように、本発明のPCM記録再生装置
によれば、再生された信号から得られる同期的信
号例えばＶ同期信号が正しいタイミングであれば
それに関連して出力を得、正しいタイミングにな
ければ再生された信号にロツクされた発振器の出
力信号に関連して同期的信号としての出力を得る
ことにより、これら出力を同期的信号例えばＶ同
期信号として利用することができしかも、これら
はノイズや再生された信号にＶ同期信号の欠損に
対して影響を受け難いものであり、しかも発振器
が再生された信号にロツクしているためビデオテ
ープレコーダ等の再生スピードのばらつきを吸収
してより正確にゲートを開くこともできる等の利
点がある。勿論、このような同期的信号を利用し
て再生された信号のデータの位置を規定すること
によりデータの順序を誤ることを防止するのに役
立つ。
第１図Ａ及びＢは従来のPCM記録再生装置の
同期出力検出部分のブロツク図及びその動作を説
明する各部波形図を示し、第２図は本発明の
PCM記録再生装置の要部のブロツク図を、第３
図Ａ及びＢは同上の動作を説明する各部波形図
を、第４図は動作を説明するフローチヤートを示
す。 ２：マルチプレクサ、３及び９：カウンタ、
４：ゲート制御回路、５：自走制御回路、６：ゲ
ート、７及び８：フリツプ・フロツプ、１０：欠
損回数判定回路。
同期出力検出部分のブロツク図及びその動作を説
明する各部波形図を示し、第２図は本発明の
PCM記録再生装置の要部のブロツク図を、第３
図Ａ及びＢは同上の動作を説明する各部波形図
を、第４図は動作を説明するフローチヤートを示
す。 ２：マルチプレクサ、３及び９：カウンタ、
４：ゲート制御回路、５：自走制御回路、６：ゲ
ート、７及び８：フリツプ・フロツプ、１０：欠
損回数判定回路。
Claims (1)
- 【特許請求の範囲】 １ 所定数のPCMデータ毎に同期信号を備えて
記録媒体に記録されている信号を再生する装置に
適用されるものにおいて、 上記同期信号と同期信号の間の所定時間内に所
定数のクロツクを発振するクロツク発振回路と、 上記クロツクをカウントするカウンターと、 同期信号の入力があると上記カウンターをリセ
ツトするリセツト信号を出力するリセツト信号出
力手段と、 上記カウンターのカウント値が上記所定数以上
になると、これに基づいて動作し、上記所定数以
下の特定数値を上記カウンターにロードする自走
制御手段と、 上記カウンターのカウント値が上記所定数の直
前になつた時点から上記カウンターが上記リセツ
ト信号でリセツトされるまで、又はカウンターが
上記自走制御手段より所定数以下の特定数値をロ
ードさせるまでの間信号を出力する手段とを備え
て成る同期信号再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15351678A JPS5580814A (en) | 1978-12-11 | 1978-12-11 | Pcm recorder/reproducer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15351678A JPS5580814A (en) | 1978-12-11 | 1978-12-11 | Pcm recorder/reproducer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5580814A JPS5580814A (en) | 1980-06-18 |
| JPS6128188B2 true JPS6128188B2 (ja) | 1986-06-28 |
Family
ID=15564238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15351678A Granted JPS5580814A (en) | 1978-12-11 | 1978-12-11 | Pcm recorder/reproducer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5580814A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4403374A1 (de) * | 1993-02-03 | 1994-09-15 | Mitsubishi Electric Corp | Synchronisierimpulserzeugungsschaltung |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0789653B2 (ja) * | 1982-12-16 | 1995-09-27 | 松下電器産業株式会社 | 水平同期信号処理回路 |
| JPS59115680A (ja) * | 1982-12-22 | 1984-07-04 | Seiko Epson Corp | 液晶ｔｖ交流駆動方法 |
| US4614973A (en) * | 1983-04-08 | 1986-09-30 | Tektronix, Inc. | Method and apparatus for generating timing pulses |
| JPS6039948A (ja) * | 1983-08-15 | 1985-03-02 | Seiko Epson Corp | 携帯用テレビジョン受像機 |
| JPS6171783A (ja) * | 1984-09-14 | 1986-04-12 | Victor Co Of Japan Ltd | ドロツプアウト検出回路 |
| JPS61283276A (ja) * | 1985-06-10 | 1986-12-13 | Matsushita Electric Ind Co Ltd | 同期信号発生器 |
| JP2733920B2 (ja) * | 1987-02-06 | 1998-03-30 | ソニー株式会社 | 垂直同期信号検出装置 |
| JP6843550B2 (ja) * | 2016-08-19 | 2021-03-17 | シナプティクス・ジャパン合同会社 | 表示ドライバ及び表示装置 |
-
1978
- 1978-12-11 JP JP15351678A patent/JPS5580814A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4403374A1 (de) * | 1993-02-03 | 1994-09-15 | Mitsubishi Electric Corp | Synchronisierimpulserzeugungsschaltung |
| US5459419A (en) * | 1993-02-03 | 1995-10-17 | Mitsubishi Denki Kabushiki Kaisha | Synchronizing pulse generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5580814A (en) | 1980-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236430B2 (ja) | ||
| JPS6128188B2 (ja) | ||
| JPS6128185B2 (ja) | ||
| JPS6343625Y2 (ja) | ||
| JPS6016027B2 (ja) | タイムコ−ド読取装置 | |
| JPH05130568A (ja) | ビデオ信号処理装置 | |
| JPS5977785A (ja) | 自動クロマフイルタ回路 | |
| JPH02186781A (ja) | 情報読取装置 | |
| JPS631665B2 (ja) | ||
| JP2531664B2 (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPS6245336Y2 (ja) | ||
| JPH0538441Y2 (ja) | ||
| JPS623636B2 (ja) | ||
| JPS623635B2 (ja) | ||
| JP3049716B2 (ja) | 時間軸補正回路 | |
| JP3277411B2 (ja) | タイミング信号発生装置 | |
| JPH0546755B2 (ja) | ||
| JP2825723B2 (ja) | 磁気記録再生装置 | |
| JPS6011515B2 (ja) | 信号検出制御回路 | |
| JPS6155824B2 (ja) | ||
| JPH0523557B2 (ja) | ||
| JPS6058539B2 (ja) | 磁気テ−プ読取装置の初期同期デ−タ読取装置 | |
| JPS6118274B2 (ja) | ||
| JPH01305785A (ja) | ジッタ補正装置 | |
| JPS6334545B2 (ja) |