JPS6245336Y2 - - Google Patents
Info
- Publication number
- JPS6245336Y2 JPS6245336Y2 JP393080U JP393080U JPS6245336Y2 JP S6245336 Y2 JPS6245336 Y2 JP S6245336Y2 JP 393080 U JP393080 U JP 393080U JP 393080 U JP393080 U JP 393080U JP S6245336 Y2 JPS6245336 Y2 JP S6245336Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- synchronization signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 230000010355 oscillation Effects 0.000 claims description 11
- 238000009795 derivation Methods 0.000 claims 1
- 230000005236 sound signal Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【考案の詳細な説明】
本考案は映像信号化したPCM信号を誤りなく
読取るための読取開始パルス発生回路に関する。
読取るための読取開始パルス発生回路に関する。
PCM信号の再生装置は、再生PCM信号をモー
タの回転に依存して導出するため、モータの回転
変動に伴つて再生PCM信号に時間軸変動を生ず
る。よつて定発振出力で再生PCM信号を読取る
ことは不可能であり、再生PCM信号中に含まれ
る何らかの情報を検出すると共に該検出出力にて
読取パルスの発振周波数・位相及び読取開始パル
ス発生タイミングを制御しなければならない。そ
こで従来より、映像信号化したPCM信号をビデ
オテープレコーダ等の映像再生装置を利用して再
生する場合には、水平同期信号の立上りや立下り
部分を検出して読取開始パルスの発生タイミング
をコントロールする方法や、データに先行するデ
ータ同期信号を検出して同様に読取開始パルス発
生タイミングをコントロールする方法を採用して
いる。しかし何れの方法であつても一方を採用す
ればドロツプアウト等によつて検出洩れを生ずる
惧れが多分にあり、読取開始パルスの導出が困難
となることがあり、誤動作の原因となる。
タの回転に依存して導出するため、モータの回転
変動に伴つて再生PCM信号に時間軸変動を生ず
る。よつて定発振出力で再生PCM信号を読取る
ことは不可能であり、再生PCM信号中に含まれ
る何らかの情報を検出すると共に該検出出力にて
読取パルスの発振周波数・位相及び読取開始パル
ス発生タイミングを制御しなければならない。そ
こで従来より、映像信号化したPCM信号をビデ
オテープレコーダ等の映像再生装置を利用して再
生する場合には、水平同期信号の立上りや立下り
部分を検出して読取開始パルスの発生タイミング
をコントロールする方法や、データに先行するデ
ータ同期信号を検出して同様に読取開始パルス発
生タイミングをコントロールする方法を採用して
いる。しかし何れの方法であつても一方を採用す
ればドロツプアウト等によつて検出洩れを生ずる
惧れが多分にあり、読取開始パルスの導出が困難
となることがあり、誤動作の原因となる。
そこで本願は、上述の点に鑑み、水平同期信号
の立上り若くは立下りとデータ同期信号の両方を
検出することによりドロツプアウトの発生にも拘
らず読取開始パルスを確実に発生し得る様に構成
した新規な読取開始パルス発生回路を提案せんと
するものである。
の立上り若くは立下りとデータ同期信号の両方を
検出することによりドロツプアウトの発生にも拘
らず読取開始パルスを確実に発生し得る様に構成
した新規な読取開始パルス発生回路を提案せんと
するものである。
以下本考案を図示せる一実施例に従い説明す
る。本実施例は水平同期分離回路１より導出され
る水平同期信号Ｂを入力とし読取パルスの８倍の
発振出力を導出する周知のPLL回路２に本考案回
路を付加するものであり、該PLL回路２は、水平
同期信号Ｂを入力とする垂直同期分離回路２ａの
出力を基準入力とする比較回路２ｂの出力に基づ
いて発振回路２ｃの位相をコントロールすると共
に、該発振出力を第１カウンタ２ｄにて垂直同期
周期相当期間計数し該出力を前記位相比較回路２
ｂの比較入力とするものである。以下本実施例の
具体的構成に付いて説明する。まず、再生回
PCM信号Ａより分離された水平同期信号は、そ
の立下り部で発振出力を1/8分周する1/8分周回路
３及び該分周出力（即ち読取パルス）を計数する
第２カウンタ４をリセツトする。次に該第２カウ
ンタ４が12〜14を計数したことを第１検出回路５
にて検出して水平同期信号Ｂの立上り部を期間的
に含むデータ3bit分の第１検出出力Ｃを導出し、
前記水平同期信号ＢをＤ入力発振出力をＴ入力と
するＤタイプの第１フリツプフロツプ６の出力、
及び該出力をＤ入力発振出力をＴ入力とするＤタ
イプの第２フリツプフロツプ７の出力と共に第１
論理積回路A1に入力して第１論理積出力Ｄを導
出する。前記第１検出出力Ｃが導出される期間に
限つて導出を許容され水平同期信号Ｂの立上り部
とほぼ同一タイミングに発生する前記第１論理積
出力Ｄは、前記1/8分周回路３及び第３カウンタ
８をリセツトする。前記1/8分周回路３の出力で
ある読取パルスを計数入力とし読取パルスを頂度
１水平同期期間分計数する第３カウンタは計数を
開始し、計数値がデータ同期信号の第１ビツト目
を含む13〜14を計数したことを第２検出回路９に
て検出して第２検出出力を導出し、ペデスタルレ
ベル以上の信号を検出するデータ検出回路１０の
出力ＥをＤ入力発振出力をＴ入力とするＤタイプ
の第３フリツプフロツプ１１の反転出力及び、該
第３フリツプフロツプ１１の出力をＤ入力発振出
力をＴ入力とする第４フリツプフロツプ１２の出
力と共に第２論理積回路A2に入力し第３論理積
出力Ｆを導出する。第２検出出力Ｇの発生期間に
限つて導出を許容され第１ビツト目のデータ同期
信号の立下りに同期する第２論理積出力A2は再
度前記1/8分周回路をリセツトすると共に、メモ
リ１３が記憶する計数値“14”を前記第３カウン
タ８にロードする。その後読取パルスを計数する
前記第３カウンタ８が“17”を計数したことを第
３検出回路１４にて検出し該第３検出出力を読取
開始パルスとして導出している。
る。本実施例は水平同期分離回路１より導出され
る水平同期信号Ｂを入力とし読取パルスの８倍の
発振出力を導出する周知のPLL回路２に本考案回
路を付加するものであり、該PLL回路２は、水平
同期信号Ｂを入力とする垂直同期分離回路２ａの
出力を基準入力とする比較回路２ｂの出力に基づ
いて発振回路２ｃの位相をコントロールすると共
に、該発振出力を第１カウンタ２ｄにて垂直同期
周期相当期間計数し該出力を前記位相比較回路２
ｂの比較入力とするものである。以下本実施例の
具体的構成に付いて説明する。まず、再生回
PCM信号Ａより分離された水平同期信号は、そ
の立下り部で発振出力を1/8分周する1/8分周回路
３及び該分周出力（即ち読取パルス）を計数する
第２カウンタ４をリセツトする。次に該第２カウ
ンタ４が12〜14を計数したことを第１検出回路５
にて検出して水平同期信号Ｂの立上り部を期間的
に含むデータ3bit分の第１検出出力Ｃを導出し、
前記水平同期信号ＢをＤ入力発振出力をＴ入力と
するＤタイプの第１フリツプフロツプ６の出力、
及び該出力をＤ入力発振出力をＴ入力とするＤタ
イプの第２フリツプフロツプ７の出力と共に第１
論理積回路A1に入力して第１論理積出力Ｄを導
出する。前記第１検出出力Ｃが導出される期間に
限つて導出を許容され水平同期信号Ｂの立上り部
とほぼ同一タイミングに発生する前記第１論理積
出力Ｄは、前記1/8分周回路３及び第３カウンタ
８をリセツトする。前記1/8分周回路３の出力で
ある読取パルスを計数入力とし読取パルスを頂度
１水平同期期間分計数する第３カウンタは計数を
開始し、計数値がデータ同期信号の第１ビツト目
を含む13〜14を計数したことを第２検出回路９に
て検出して第２検出出力を導出し、ペデスタルレ
ベル以上の信号を検出するデータ検出回路１０の
出力ＥをＤ入力発振出力をＴ入力とするＤタイプ
の第３フリツプフロツプ１１の反転出力及び、該
第３フリツプフロツプ１１の出力をＤ入力発振出
力をＴ入力とする第４フリツプフロツプ１２の出
力と共に第２論理積回路A2に入力し第３論理積
出力Ｆを導出する。第２検出出力Ｇの発生期間に
限つて導出を許容され第１ビツト目のデータ同期
信号の立下りに同期する第２論理積出力A2は再
度前記1/8分周回路をリセツトすると共に、メモ
リ１３が記憶する計数値“14”を前記第３カウン
タ８にロードする。その後読取パルスを計数する
前記第３カウンタ８が“17”を計数したことを第
３検出回路１４にて検出し該第３検出出力を読取
開始パルスとして導出している。
従つて本実施例に於て、水平同期信号Ｂが欠落
した場合にはデータ同期信号に基づいて正しい読
取開始パルスが導出され、またデータ同期信号が
欠落した場合には先行する水平同期信号に基づい
て読取開始パルスが導出され、更に水平同期信号
Ｂもデータ同期信号も欠落した場合には、第３カ
ウンタの計数によつて先行するデータ同期信号若
くは水平同期信号に基づく読取開始パルスが必ず
導出されるため、読出開始パルスＨの欠落はな
く、後続するデータ処理回路がデータを読取らな
いことによつて生ずる誤動作は解消されその効果
は大である。
した場合にはデータ同期信号に基づいて正しい読
取開始パルスが導出され、またデータ同期信号が
欠落した場合には先行する水平同期信号に基づい
て読取開始パルスが導出され、更に水平同期信号
Ｂもデータ同期信号も欠落した場合には、第３カ
ウンタの計数によつて先行するデータ同期信号若
くは水平同期信号に基づく読取開始パルスが必ず
導出されるため、読出開始パルスＨの欠落はな
く、後続するデータ処理回路がデータを読取らな
いことによつて生ずる誤動作は解消されその効果
は大である。
第１図は本考案の一実施回路ブロツク図、第２
図は同要部波形説明図をそれぞれ示す。 主な図番の説明、２……PLL回路、３……（1/
８）分周回路、８……（第３）カウンタ、１４…
…（第３）検出回路。
図は同要部波形説明図をそれぞれ示す。 主な図番の説明、２……PLL回路、３……（1/
８）分周回路、８……（第３）カウンタ、１４…
…（第３）検出回路。
Claims (1)
- 映像信号再生装置より導出される映像信号化し
た再生PCM信号を音声信号に変換するPCM信号
処理装置に於て、前記再生PCM信号中の垂直同
期信号を基準入力として読取パルスの逓倍の発振
出力を導出するPLL回路と、該発振出力を分周し
て読取パルス相当周期の分周出力を導出する分周
回路と、該分周出力を計数入力とし水平同期周期
で計数を繰り返すと共に前記再生PCM信号中の
水平同期信号並びにデータ同期信号の発生によつ
て計数値を改めるカウンタと、該カウンタの所定
計数値を検出して読取開始パルスを導出する検出
回路とより成る読取開始パルス導出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP393080U JPS6245336Y2 (ja) | 1980-01-16 | 1980-01-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP393080U JPS6245336Y2 (ja) | 1980-01-16 | 1980-01-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56106527U JPS56106527U (ja) | 1981-08-19 |
| JPS6245336Y2 true JPS6245336Y2 (ja) | 1987-12-03 |
Family
ID=29600645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP393080U Expired JPS6245336Y2 (ja) | 1980-01-16 | 1980-01-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6245336Y2 (ja) |
-
1980
- 1980-01-16 JP JP393080U patent/JPS6245336Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56106527U (ja) | 1981-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6236430B2 (ja) | ||
| JPS6337550B2 (ja) | ||
| JPS6128185B2 (ja) | ||
| JPH0752556B2 (ja) | ディスク演奏装置におけるスピンドルサーボ装置 | |
| JPS6245336Y2 (ja) | ||
| JPS6128188B2 (ja) | ||
| US5065385A (en) | Time base control system with coarse and fine correction for a spindle servo | |
| JPS631665B2 (ja) | ||
| JP2531664B2 (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPS6261Y2 (ja) | ||
| JP2763000B2 (ja) | 再生装置 | |
| JPH0456376B2 (ja) | ||
| JPH045105Y2 (ja) | ||
| JP2502742B2 (ja) | 水平同期信号検出装置 | |
| JPS5937891B2 (ja) | 周波数制御回路 | |
| JPH0523557B2 (ja) | ||
| JPS6048940B2 (ja) | 信号検出回路 | |
| JP2639925B2 (ja) | 位相基準周期自動設定装置 | |
| JPH0722769Y2 (ja) | ドロツプアウト補償回路 | |
| JPH01305785A (ja) | ジッタ補正装置 | |
| JPS6155824B2 (ja) | ||
| JPH028385B2 (ja) | ||
| JPS6052956A (ja) | フレ−ム同期回路 | |
| JPH0211048B2 (ja) | ||
| JPH0158576B2 (ja) |