JPS6052956A - フレ−ム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の分野］ この発明は、デジタル信号処理装置の一部をなすフレー
ム同期回路に関し、特にフレーム同期回路がｎ　（ｎは
任意の数）ビットごとに挿入されたデジタル信号をもと
に、該フレーム同期信号に同期したパルスを出力するフ
レーム同期回路に関する。

［先行技術のｉＪ）明〕 第１図は、この種のフレーム同期回路に入力されるデジ
タル信号の一例を示す図である。特に、第１図（ア）は
、デジタル信号の一連の流れを示【ノでおり、第１図〈
イ）は、上記デジタル信号のうち、１フレ一ム分だけを
拡大して示した図である。

フレーム同期信号は、たとえばｒｌ　００００００００
００１００００００００００１０Ｊで構成されるビット
列よりなり、たとえば５８８ビット周期でデジタル信号
の中に挿入されている。

第２図は、従来のフレーム同期回路の一例を示す構成ブ
ロック図である。図において、第１図に示すようなデジ
タル信号は、検出手段１に入力される。検出手段１では
、フレーム同期信号を検出し、フレーム同期パルス（以
下ｒｓＹＮｃＪという）を出力し、アンドゲート２に与
える。アンドゲート２を通過した５ＹＮＣ（このアンド
ゲート２を通過した５ＹＮＣはｒＧｓＹＮｃＪと称スル
）は、マスタ・カウンタ３およびゲート・パルス発生手
段４に与えられる。マスタ・カウンタ３は、ＧＳＹＮＣ
によりクリア（ｒＯＪにプリセットまたはリセット）さ
れる５８８進のカウンタである。

また、ゲート・パルス発生手段４は、マスク・カウンタ
３の値が、たとえば５８６から数えて５ビット分の間だ
けｒＨ（ハイレベル）」のパルスを出力するとともに、
ＧＳＹＮＣが３フレ一ム以上連続して与えられない場合
（言い換えれば、アンドゲート２からＧＳＹＮＣが３フ
レ一ム以上連続して出力されない場合）に、連続してｒ
ＨＪの出力を出す手段である。このゲート・パルス発生
手段４の出力（ゲート・パルス）は、アンドゲート２に
与えられる。それゆえ、アンドゲート２では、５ＹＮＣ
とゲート・パルスとがともに与えられたとき、ＧＳＹＮ
Ｃを出力することになる。

マスク・カウンタ３のカウント値は、別のカウンタ５に
も与えられている。カウンタ５は、このマスタ・カウン
タ３の値が、たとえばｒｌｏＱＪより計数を開始し、そ
の計数値がｒ　４８”　８　Ｊのときに、パルスを出力
するカウンタである。カウンタ５から出力されたパルス
は、この第２図に示すフレーム同期回路とともにデジタ
ル信号処理装置を構成する別の信号処理回路（図示せず
）に与えられる。そしてそのような回路では、カウンタ
５から出力されるパルス（これを以下ｒＷＦｃＫＪと称
する）をフレーム同期信号として使用する。

なお、第２図において、マスク・カウンタ３゜ゲート・
パルス発生手段４およびカウンタ５は、デジタル信号を
もとにデジタル信号再生手段２０により再生された、デ
ジタル信号に同期したクロック信号によって駆動されて
いる。

第３図は、第２図に示すフレーム同期回路を、磁気テー
プ、デジタル・オーディオ・ディスク等の記録媒体を介
して伝達されるデジタル信号に適用したときの各部の動
きを説明するためのタイミング図である。この第３図を
参照して、第２図に示す同期回路の動作およびこの同期
回路が抱えている欠点ついて説明する。

第３図において、「記録フレーム番号Ｊとは、第１図に
示したフレーム同期信号およびこれに続（データ部の合
計５８８ビツトを単位とするフレームに、順次番号を付
けたものである。そして、カウンタ５（第２図）から出
力されるＷＦＣＫの「再生フレーム番号」は、記録フレ
ー、ム番号と同期したものであり、記録フレーム番号と
同一番号′Ｃなければならない。それゆえ、もしこの番
号が異なれば、Ｗ　Ｆ　ＣＫは同期のとれていない信号
ということになる。

また、第３図において、デジタル信号の破線部は、たと
えば媒体の山等によって、信号が乱れている区間を示す
ものである。

検出手段１から出力される５ＹＮＣには、第３図の５Ｙ
ＮＣのａに示すような、余分な５ＹＮＣが含まれている
。この余分な５ＹＮＣを排除するのが、アンドゲート２
．マスタ・カウンタ３およびゲート・パルス発生手段４
である。−４なゎち、ゲート・パルス発生手段４がら出
力されるゲート・パルスがｒＨＪの区間ど一致した５Ｙ
ＮＣだけを正しい５ＹＮＣと判断して、アンドゲート２
はＧＳＹＮＣを出力する。

−４、第３図の５ＹＮＣのｂに示すように、５ＹＮＣが
欠損する場合もある。これは、たとえばフレーム同期信
号部分に１ビット程度のエラーが含まれているような場
合に生じる。この場合、５ＹＮＣの欠損に伴い、ＧＳＹ
ＮＣも欠損し、マスタ・カウンタ３は、ＧＳＹＮＣによ
ってクリアされないが、マスク・カウンタ３は、前述の
ように５８８進のカウンタ（１１５８８の分周カウンタ
）であるから、その計数値は、クリアされるのとほぼ同
時期にｒＯＪに戻り、再び計数を続ける。よって、マス
ク・カウンタ３に同期してカウントし、出力ＷＦＣＫを
出すカウンタ５は、上１本のように５ＹＮＣが１〜２個
程度欠損した場合でも、正常に動作を行ない、出力ＷＦ
ＣＫを出す。より具体的に説明しよう。カウンタ５は、
マスク・カウンタ３の計数値がｒｌ　００Ｊになるごと
に、計数を開始、その計数値がｒ４８８ＪになるとＷＦ
ＣＫを出力する。今、マスク・カウンタ３のカウント値
は、上述のようにほぼ正常にカウントされているため、
カウンタ５のカウント動作も正常であり、正しいフレー
ム同期信号どしてＷＦＣＫが出力されるのである。

次に、第、３図の記録フレーム番号８〜１３に示すよう
な、デジタル信号が乱れた場合の説明をする。この場合
は、検出手段１・は、誤ったフレーム同期信号を検出し
、誤った５ＮＹＣを出力する。

このため、記録フレーム番号の９．１０．１１の先頭に
おいては、ＧＳＹＮＣが欠損する。よって、ゲート・パ
ルス発生手段４の出力であるゲート・パルスは、記録フ
レーム番号１１以降検出手段１より５ＹＮＣが出力され
、それに基づいてアンドゲート２からＧＳＹＮＣが出力
されて、ゲート・パルス発生手段４にこのＧＳＹＮが入
力されるまで、「１」」を保持する。このように、ゲー
ト・パルス発生手段４の出力がｒＨＪを保持するときを
、「サーチ・モード」と規定する。

今、記録フレーム番号１１において、デジタル信号が乱
れているため、誤った５ＹＮＣが発生している。また、
このときゲート・パルスは、上述のように「Ｈ」を保持
している。よって、この誤った５ＹＮＣはアンドゲート
２を通って、ＧＳＹＮＣとして出力され、ＧＳＹＮＣに
よりマスク・カウンタ３がクリアされるとともに、ゲー
ト・パルス発生手段４はゲート・パルスを「１」」に保
持１”るのを中断し、元の状態である所定間隔ごとにゲ
ート・パルスを出力するモードに入る。このモードを「
ゲート・モード」と規定する。

第３図において、記録７１ノ一ム番号１２〜１４の先頭
におけるゲート・パルスは、上述の誤った５ＹＮＣに同
期したものである。このため、記録フレーム番＠１４に
て検出された正しい５ＹＮＣは、アンドゲート２で排除
され、ＧＳＹＮＣが３フレーム連続して欠ｉ　する。よ
って、ゲート・パルス発生手段４のモードはサーチ・モ
ードに入り、記録フレーム笛＠１５にて、正しい５ＹＮ
ＣによるＧ　Ｓ　）／　Ｎ　Ｃが得られる。

そして、記録フレーム番号１５以降は、定常動作を行な
うのであるが、記録フレーム番号１１において誤ったＧ
ＳＹＮＣによりマスタ・カウンタ３がリセットされたた
め、マスク・カウンタ３の信号に同期して、カウンタ５
から出力されＷＦＣＫが乱れ、記録フレーム番号１５以
降は、再生フレーム番号と記録フレーム番号とが一致し
なくなってしまう。

以上のように、従来のフレーム同期回路においては、た
とえば信号記録媒体の傷によるデジタル信号の乱れに対
応して、出ツノ信号であるＷＦＣＫが不安定になりやす
いという欠点があった。

この従来装置の抱える欠点に対する対策としては、たと
えばグー１〜・パルス発生手段４を、サーチ・モードに
入りにくくすることが考えられる。

すなわち、上述の場合においては、ゲート・パルス発生
手段４はＧ　Ｓ　Ｙ　Ｎ　Ｃが３フレ一ム以上連続して
欠損した場合に、サーチ・モードに入るようにされてい
るが、これをたとえば１３フレ一ム以上連続して欠損し
た場合にサーチ・モードに入るようにし、かつゲート・
パルスの幅を５ビツトから１５ビツトに増やす方法が考
えられる。このようにすれば、１２フレ一ム以内のデジ
タル信号の乱れに対しても、安定なＷＦＣＫを出力でき
ることになる。

しかしながら、この方法は、クロック信号が十分安定で
ある場合にだけ有効であり、そのときのクロック信号の
安定度は、１２フレーム−（５８ｓｘ１２り＝７０５６
ビツトに対し、±７．５ビット以内でなければならない
。ところで、クロック信号は、前述のようにデジタル信
号から、たとえばＰＬＬ回路等で再生されるが、クロッ
ク信号に上記のごとき厳しい安定疫をめることは非常に
難しいという新たな欠点にぶつかつてしまう。

［発明の目的］ それゆえに、この発明の目的は、上記欠点を解消し、デ
ジタル信号が乱れても、出力信号であるＷＦＣＫを比較
的安定に保つように改良された同期パルス発生回路を提
供することである。

［発明の概要］ この発明は、藺草に言えば、デジタル信号のフレーム同
１＃］信号を検出したことに応答して同期パルスを出力
する検出手段と、デジタル信号に同期したクロック信号
を再生覆るクロック（ｇ号再生手段と、同期パルスとク
ロック信号とを比較し、同期パルスが予め定める間隔で
出力されているときだけ、同期パルスに同期した同期制
御パルスを出力するラリ御手段と、制御パルスによって
カウント値がプリセットされる、かつ制御パルスのない
ときはｎ適間隔でカウントを繰返し、所定のカウンタ手
段ごとにフレーム同期信号に同期したパルスを出力する
ｎ進のカウンタ手段を備えるフレーム同期回路である。

この発明の上述の構成と特徴は、以下の図面を参照して
行なう実施例の説明から一層明らかとなろう。

［実施例の説明］ 第４図は、この発明の一実施例を示ず構成ブロック図で
ある。この実施例の構成は、大きくは、デジタル信号が
入力される検出手段１と、検出手段１からの５ＹＮＣに
基づいて、同期制御パルス（リセット・パルス）を出力
するｉ制御手段１１と、同期制御パルス（リセット・パ
ルス）によってカウント値がプリセットされる、かつ該
同期制御パルスのないときはｎ適間隔でカウントを繰返
し、所定のカウント値ごとにフレーム同期信号に同期し
たパルス、すなわちＷＦＣＫを出力するｎ進の第１のカ
ウンタ１０（カウント手段）からなっている。

制御手段１１をより詳細に分割して説明する。

制御手段１１において、第２０カウンタ６；１、第２図
の従来装置におけるマスタ・カウンタ３と同一の構成で
ある。ゲート・パルス発生手段７は、第２図で説明した
ゲート・パルスを出力するとともに、この実施例では新
たにゲート・モード峙のみゲート・パルスと同一の制御
パルスを出力するように構成されている。ゲート・パル
ス発生手段７から出力された制御パルスはアンドゲート
８に与えられる。アンドゲート８は検出手段１から与え
られる５ＹＮＣとこの制御パルスとが同時に入力された
とき、同期パルス（この同期パルスを、以下ｒｃ、５Ｙ
ＮＣＪと称する）を出力し、第３のカウンタ９に与える
。第３のカウンタ９は、Ｃ３ＹＮＣによりリセットされ
、その計数値が「２９４」のときに、第１のカウンタ１
０にリセッ１−・パルスを出力するカウンターである。

なお、第１のカウンタ１０は、上述のようにリセット・
パルスによってリセットされ、その計数値がｒ２９４Ｊ
のときにＷ　Ｆ　ＣＫを出力する５８８　進（１、−’
　５８　Ｂの分周を有する）カウンタである。

さらに、第２図１こ示゛す従来例と同様に、クロック信
号再生手段２０が設けられている。タロツク信号再生手
段２０は、デジタル信号をもどに、デジタル信号と同期
（）たクロック信号を再生し、その再生されたクロック
信号は、第１のカウンタ１０、第２のカウンタ６、第３
のカウンタ９．およびゲート・パルス発生手段７に与え
られ、このクロックパルスに同期して各カウンタおよび
パルス発生手段は駆動されている。

第５図は、第４図に示す回路に、第３図と同一のデジタ
ル信号が入力された場合の各部の動作を説１するために
描いた波形図ｒある。

以下には、第４図および第５図を主として参照して、第
４図のブロック図の動作を説明する。

検出手段′１．アンドゲート２．第２のカウンタ６、ゲ
ート・パルス発生手段７のゲート・パルスを出力ターる
動作ならびにゲート・パルスおよびＧＳＹＮＣの信号タ
イミングについては、第２図の回路と同様である。よっ
て、ＧＳＹＮＣｌ、を前述のごとく、サーチ・モードに
入ることにより、誤ったＳ　’／　Ｎ　Ｇに基づいて出
力される誤ったＧＳＹＮＣを含む場合もある。

一方、ゲート・パルス発生手段７から出力される制御パ
ルスは、ナーチ・モードにおいては、前）ｉｌＳのごと
く常にｒＬ（ローレベル）ｊとなっている。よって、制
御パルスと５ＹＮＣとのアンドゲート８による論理積ｌ
゛与えられるＣ３ＹＮＣは、リーチ・モード時のゲート
・パルスとは無関係であり、サーチ・モードにおいては
、Ｃ３ＹＮＣは「Ｌ」となる。ゆえに、第５図に示すご
とく、誤った５ＹＮＣに基づ＜Ｃ３ＹＮＣは出力されな
い。

次に、第１のカウンタ゛１０をリセツ１〜するリセット
・パルスは、第３のカウンタ９により、たとえば、Ｃ３
ＹＮＣのパルス入力後、ｒ２９４Ｊクロック目ごとに作
られるように構成されている。

ここに、Ｃ３ＹＮＣには誤った５ＹＮＣに基づくものが
含まれＣいないので、第１のカウンタ１０は、誤ったリ
セット・パルスによりリセットされる心配はない。この
ため、リセット・パルスが出力されず、第１０カウンタ
１０がフリー・ラン状態のとき、すなわら、クロック信
号にもとづいて、ｎ進ごとのカウントを繰返す状態のと
ぎ、クロック信号再生手段２０から与えられるクロック
信号が十分安定であれば、デジタル信号の乱れがあって
も、安定なＷＦＣＫを出力することができる。

次に、クロック信号の乱れとＷＦＣＫの安定度との関係
について説明する。

第５図において、記録フレーム番号８からデジタル信号
が乱れ始め、記録フレーム番号１３になって安定状態に
戻っているので、約５フレームの間は、Ｃ３ＹＮＣの出
力がない。このため第３のカウンタ９からのリセット・
パルスも出力されず、第１のカウンタ１０から出力され
るＷ　Ｆ　ＣＫは、クロック信号に基づいてカウントさ
れる所定の間隔で出力されも。また、記録フレーム番号
１５になったどきには、アンドゲート２．第２のカウン
タ６、ゲート・パルス発生手段７により正しいＧＳ　Ｙ
　Ｎ　Ｃが得られ、それによってゲート・パルス発生手
段７から出力される制御パルスも正Ｌ／いものとなり、
正常なＣ３ＹＮＣおよびそれに基づ（リセッ１〜・パル
スが出力されることになる。

ここで、上記５フレームの間に、ＷＦＣＫを出力する間
隔の基準となるクロック信号が、たとえば２９３ビツト
遅れたとする。この遅れにより、再生フレーム番号１５
の先頭のＷＦＣＫも、正規のタイミングから２９３ビツ
ト遅れる。

一方、リセット・パルスは、正規のＷＦＣＫのパルス位
置であるＣ３ＹＮＣから２９４ビツト遅れて、第２のカ
ウンタ９より出力される。したがって、上述のようにク
ロック信号が遅れても、上記遅れたＷ　Ｆ　ＣＫパルス
の出力後に第１のカウンタ１０がリレッ１−されること
になる。このため、これに続く再生フレーム番号１６の
先頭のＷＦＣＫは、正規の位置に出力されるのである。

なお、再生フレーム番号９の先頭のＷＦＣＫから、再生
フレーム番号１５のＷＦＣＫの間のＷＦＣＫのパルス位
置は、上記クロック信号の乱れにより正規の位置からず
れたものとなるが、第３図に示したごと＜、ＷＦＣＫの
パルス欠損による記録フレーム番号と再生フレーム番号
とが不一致になるという状態には至らない。

逆に、クロック信号が、たとえば２９３ビット進んだ場
合においても同様に、記録フレーム番号と再生）【ノー
ム番号どの不一致は発生しない。

したがって、デジタル信号の乱れている区間を、たとえ
ば１２フレーム−７０５６ビツトどすると、この間にお
けるクロック信号の乱れは、上下それぞれにおいて、１
フレ一ム分のビット数である５８８ビツトの少なくとも
半分のピッ＋−ｉ未満（±２９３ビット）まで許される
。この値は、前述の従来のフレーム同期回路を改良する
場合に必要なりロック信号の乱れが許される範囲±７．
５ビットと比べて、大幅に改良された値である。よって
、この実施例の回路では、クロック信号再生手段を極端
に性能良くする必要もなく、技術的にも簡単で、かつ安
価なりロック信号再生手段を用いれば十分である。

以上のように、この発明は、上述のごとく正しい５ＹＮ
Ｃにのみ同期したＷＦＣＫを出力し、正しい５ＹＮＣが
検出されない部分は、クロック信号を用いて補ったＷＦ
ＣＫを出力しようとするものである。したがって、上記
実施例に限定されることなく、たとえば、ゲート・モー
ドにおけるゲート・パルスと５ＹＮＣとの論理積で与え
られるようなパルスに従ってプリセットされ、クロック
信号により駆動されるｎ進カウンタを用い、このカウン
タの出力またはこれに何らかの変換を行なって得られる
出力をＷＦＣＫとするようにした他の構成回路でも、同
様の効果が得られる。

［発明の効果］ 以上のように、この発明によれば、デジタル信号から検
出されたフレーム同期信号と、そのフレーム同期信号に
同期して出力されるパルス（ＷＦＣＫ）とが大きく乱れ
ることのない改良されたフレーム同期回路を提供するこ
とができる。

【図面の簡単な説明】

第１図は、フレーム同期回路に入力されるデジタル信号
を図解的に示した図である。特に、（ア）は一連のデジ
タル信号であり、（イ）はデジタル信号の１フレ一ム分
を拡大して描いた図である。 第２図は、従来のフレーム同期回路の一例を示す構成ブ
ロック図である。 第３図は、第２図の回路の動作を説明するための各部の
波形を示すタイミング図である。 第４図は、この発明の一実施例を示を構成ブロック図で
ある。 第５図は、第４図の回路の動作を説明するための各部の
波形を示すタイミング図である。 図において、１は検出手段、２．８はアンドゲート、６
は第２のカウンタ、７はゲート・パルス発生手段、９は
第３のカウンタ、１０は第１のカウンタ（カウンタ手段
）、１１は制御手段、２０はクロック信号再生手段を示
す。 代　理　人　大　岩　増　雄 手続補正書（自発〕 特許庁長官殿 １、事件の表示　特願昭　５８−１６１３８３号２、発
明の名称 ３、補正をする者 代表者片山仁へ部 ５、補正の対象 明細書の発明の詳細な説明の欄および図面の簡単な説明
の欄 ６、補正の内容 （１）　明細ｉ１第２頁第１８行ないし第１９行の「特
にフレーム同期回路」を「特にフレーム同期信号」に補
正する。 （２〉　明細書第３頁第６行の１（ア）」を「（イ）」
に、同頁第７行の「（イ）」を「（ロ）」に、それぞれ
訂正する。 （３）　明細書第３頁第１９行と第２０行との間に下記
の文章を補充する。 記 また、５ＹＮＣ又ぼＧＳ￥ＮＯがｎビットごとに出力さ
れているときのみＣ３ＹＮＣを７ンドゲート８が出力す
る回路を追加して構成しても、同様の効果が得られる。 （４）　明ｍ自第２０頁第８行の「（ア〉」を「（イ）
」に、同頁第９行の「（イ）」を１（ロ）」に、それぞ
れ訂正する。 ３６１

Claims (1)

1. 【特許請求の範囲】 〈１〉　フレーム同期信号がｎ　（ｎは任意の数）ヒツ
   トごとに挿入されたデジタル信号をもとに、該フレーム
   同期信号に同期したパルスを出力するフレーム同期回路
   であって、 前記デジタル信号のフレーム同期信号を検出したことに
   応答して同期パルスを出力する検出手段、前記デジタル
   信号から、該信号に同期したクロック信号を再生するク
   ロック信号再生手段、前記同期パルスと前記クロック信
   号とを比較し、同期パルスが予め定める間隔で出力され
   ているときだけ、該同期パルスに同期した同期１１ＪＩ
   Ｉｌパルスを制御する制御手段、 前記同期制御パルスによってカウント値がプリセットさ
   れる、かつ該制御パルスのないときはｎ進間隔でカウン
   トを繰返し、所定のカウント値ごとにフレーム同期信号
   に同期したパルスを出力するｎ進のカウンタ手段を備え
   ることを特徴とする、フレーム同期回路。 （２）　前記制御手段は、 第ｎ番目のクロック信号ごとに、該ｎ番目を中心に複数
   ビット幅のｉＩ！ｌ　御パルスを出力する手段と、前記
   同期パルスが前記制御パルスと一致したとき、該同期パ
   ルスが正常であると判別して同期制御パルスを出力する
   手段を含むことを特徴とする特許請求の範囲第１項記載
   のフレーム同期回路。 （３）　前記同期パルスが前記制御パルスと一致したど
   き、該同期パルスが正常であると判別して同期制御パル
   スを出力する手段は、アンドゲートであることを特徴と
   する特許請求の範囲第２項記載のフレーム同期回路。