JPS6391876A - ウインドウ信号発生回路 - Google Patents
ウインドウ信号発生回路Info
- Publication number
- JPS6391876A JPS6391876A JP23845486A JP23845486A JPS6391876A JP S6391876 A JPS6391876 A JP S6391876A JP 23845486 A JP23845486 A JP 23845486A JP 23845486 A JP23845486 A JP 23845486A JP S6391876 A JPS6391876 A JP S6391876A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- window signal
- circuit
- phase
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 12
- 238000001514 detection method Methods 0.000 claims description 11
- 230000005415 magnetization Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はウィンドウ信号発生回路に関し、特にフレキシ
ブルディスク装置に使用されるウィンドウ信号発生回路
に関する。
ブルディスク装置に使用されるウィンドウ信号発生回路
に関する。
フレキシブルディスクカートリッジには、通常、F M
(Frequency Moduration)方式
またはMFM (Modified Frequenc
y Moduration)方式により多数のクロック
ピッ1〜及びデータビットが記録されている。従って、
このフレキシブルディスクカートリッジからデータを読
出してデータ処理を行う際は、クロックビットとデータ
ビットとを分離する必要があり、このために、このフレ
キシブルディスクカートリッジから読出したクロックビ
ットに同期した周期のウィンドウ信号が・ピ・要となる
。
(Frequency Moduration)方式
またはMFM (Modified Frequenc
y Moduration)方式により多数のクロック
ピッ1〜及びデータビットが記録されている。従って、
このフレキシブルディスクカートリッジからデータを読
出してデータ処理を行う際は、クロックビットとデータ
ビットとを分離する必要があり、このために、このフレ
キシブルディスクカートリッジから読出したクロックビ
ットに同期した周期のウィンドウ信号が・ピ・要となる
。
従来、この種のウィンドウ信号発生回路は、第3図に示
すように、位相同期部11を含む位相同期回路1を有す
る構成となっていた。第3図において、■1はフレキシ
ブルディスクカートリッジから読出された入力信号、7
wはウィンドウ信号である。
すように、位相同期部11を含む位相同期回路1を有す
る構成となっていた。第3図において、■1はフレキシ
ブルディスクカートリッジから読出された入力信号、7
wはウィンドウ信号である。
位相同期回路1はPLL回路等が使用され、フレキシブ
ルディスクカートリッジから読出された入力信号V1と
位相同期回路1の出力信号であるウィンドウ信号VWを
フィードバックした信号とを位相同期部11に入力する
。
ルディスクカートリッジから読出された入力信号V1と
位相同期回路1の出力信号であるウィンドウ信号VWを
フィードバックした信号とを位相同期部11に入力する
。
フレキシブルディスクカートリッジのディスクフォーマ
ットにはクロックビットのみのシンクフィールドがあり
、位相同期回路1はこのクロックビットに同期した周期
のウィンドウ信号VWを発生する。
ットにはクロックビットのみのシンクフィールドがあり
、位相同期回路1はこのクロックビットに同期した周期
のウィンドウ信号VWを発生する。
一旦同期した後は、フレキシブルディスクカートリッジ
の回転変動があると、その回転変動に追従して周期変動
するウィンドウ信号■いを発生ずる。
の回転変動があると、その回転変動に追従して周期変動
するウィンドウ信号■いを発生ずる。
〔発明が解決しようとする問題点]
フレキシブルディスクカートリッジにFM方式またはM
FM方式でデータを書込む際、各ビットの“”1”、”
0”は磁化反転の状態により区別される。従って、この
フレキシブルディスクカートリッジから読出された出力
波形は、全く同一周期で磁化反転がくり返されるか、隣
接する磁化反転の距離が十分大きいときには磁化反転の
位置と出力波形のピークとは一致するが、通常、フレキ
シブルディスクカートリッジに書込まれるデータはクロ
ックピッ1〜とデータビットとが混在し、磁化反転の間
隔が狭く、かつ、その間隔が異っているので、この場合
には、各磁化反転に対する単独出力波形が隣接する単独
出力波形と互いに干渉し合い、読出される出力波形のピ
ークの位置が磁化反転の位置からずれる、いわゆるピー
クシフトが発生する。
FM方式でデータを書込む際、各ビットの“”1”、”
0”は磁化反転の状態により区別される。従って、この
フレキシブルディスクカートリッジから読出された出力
波形は、全く同一周期で磁化反転がくり返されるか、隣
接する磁化反転の距離が十分大きいときには磁化反転の
位置と出力波形のピークとは一致するが、通常、フレキ
シブルディスクカートリッジに書込まれるデータはクロ
ックピッ1〜とデータビットとが混在し、磁化反転の間
隔が狭く、かつ、その間隔が異っているので、この場合
には、各磁化反転に対する単独出力波形が隣接する単独
出力波形と互いに干渉し合い、読出される出力波形のピ
ークの位置が磁化反転の位置からずれる、いわゆるピー
クシフトが発生する。
第4図(a)〜(c)はピークシフトの状態を説明する
ための波形図である。
ための波形図である。
第4図(a)は書込まれるデータの波形、第4図(b)
は磁化反転の波形、第4図(c)の破線は単独出力波形
、実線は出力波形を示し、Tpがピークシフトである。
は磁化反転の波形、第4図(c)の破線は単独出力波形
、実線は出力波形を示し、Tpがピークシフトである。
上述した従来のウィンドウ信号発生回路は、位相同期回
路によりクロックビットに同期した同期のウィンドウ信
号を発生する構成となっているので、フレキシブルディ
スクカートリッジの回転変動には追従するものの、ピー
クシフトに対する対策が施されていないので、ウィンド
ウ信号によるデータビットの読取りマージンが少なく読
取りデータの信頼度が問題になるという欠点がある。
路によりクロックビットに同期した同期のウィンドウ信
号を発生する構成となっているので、フレキシブルディ
スクカートリッジの回転変動には追従するものの、ピー
クシフトに対する対策が施されていないので、ウィンド
ウ信号によるデータビットの読取りマージンが少なく読
取りデータの信頼度が問題になるという欠点がある。
本発明の目的は、ピークシフトに対する対策を施し、デ
ータビットに対する読取りマージンが大きく取れて読取
りデータの信頼度を上げることができるウィンドウ信号
発生回路を提供することにある。
ータビットに対する読取りマージンが大きく取れて読取
りデータの信頼度を上げることができるウィンドウ信号
発生回路を提供することにある。
本発明のウィンドウ信号発生回路は、所定の入力信号に
同期した信号を出力する位相同期回路を備え、複数のデ
ータビット及びクロックビットが記録されているフレキ
シブルディスクカートリッジから読出された前記クロッ
クピッ1〜に同期した周期をもち前記データビットを分
離するためのウィンドウ信号を出力するウィンドウ信号
発生回路において、前記位相同期回路の出力信号と前記
フレキシブルディスクカートリッジから読出されたデー
タビットとの位相差を検出する位相差検出回路と、この
位相差検出回路の出力信号により前記位相同期回路の出
力信号の位相を補正し、補正された前記ウィンドウ信号
を出力する補正回路とを設けて構成される。
同期した信号を出力する位相同期回路を備え、複数のデ
ータビット及びクロックビットが記録されているフレキ
シブルディスクカートリッジから読出された前記クロッ
クピッ1〜に同期した周期をもち前記データビットを分
離するためのウィンドウ信号を出力するウィンドウ信号
発生回路において、前記位相同期回路の出力信号と前記
フレキシブルディスクカートリッジから読出されたデー
タビットとの位相差を検出する位相差検出回路と、この
位相差検出回路の出力信号により前記位相同期回路の出
力信号の位相を補正し、補正された前記ウィンドウ信号
を出力する補正回路とを設けて構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例を示すブロック図である。
この実施例は、位相間1i1部11を禽みフレキシブル
ディスクカートリッジを読出した入力信号■1を入力し
、この入力信号■1に含まれるクロックビットに同期し
た周期のウィンドウ信号■wを出力する位相同期回路1
と、この位相同期回路1の出力信号のウィン1〜つ信号
■1と入力1言号■1とを入力し、入力信号■1に含ま
れるデータビットとウィンドウ信号■1どの位相差を検
出する位相差検出回路2と、この位相差検出回路2の出
力信号によりウィンドウ信号Vwの位相を補正し、補正
されたウィンドウ信号VWCを出力する補正回路3とを
有する構成となっている。
ディスクカートリッジを読出した入力信号■1を入力し
、この入力信号■1に含まれるクロックビットに同期し
た周期のウィンドウ信号■wを出力する位相同期回路1
と、この位相同期回路1の出力信号のウィン1〜つ信号
■1と入力1言号■1とを入力し、入力信号■1に含ま
れるデータビットとウィンドウ信号■1どの位相差を検
出する位相差検出回路2と、この位相差検出回路2の出
力信号によりウィンドウ信号Vwの位相を補正し、補正
されたウィンドウ信号VWCを出力する補正回路3とを
有する構成となっている。
次に、この実施例の動作について説明する。
フレキスプルディスクカートリッジから読出された入力
信号■1は、位相同期部11においてこの位相同期部1
1の出力信号のウィンドウ信号Vwと位相比較され、こ
のウィンドウ信号■1を入力信号v1に含まれているク
ロックビットに同期した周期の信号にする。
信号■1は、位相同期部11においてこの位相同期部1
1の出力信号のウィンドウ信号Vwと位相比較され、こ
のウィンドウ信号■1を入力信号v1に含まれているク
ロックビットに同期した周期の信号にする。
フレキシブルディスクカートリッジのデータフォーマッ
トには、クロックビットのみのシンクフィールドがあり
、位相同期回路1はこのクロックビットに容易に同期し
てウィンドウ信号■1を発生ずる。−旦、同期した後は
、フレキシブルディスクカートリッジの回転変動がある
と、その回転変動に追従して周期変動するウィンドウ信
号VWを発生する。
トには、クロックビットのみのシンクフィールドがあり
、位相同期回路1はこのクロックビットに容易に同期し
てウィンドウ信号■1を発生ずる。−旦、同期した後は
、フレキシブルディスクカートリッジの回転変動がある
と、その回転変動に追従して周期変動するウィンドウ信
号VWを発生する。
位相差検出回路2は、入力信号■πに含まれているデー
タビットとウィンドウ信号■wとの位相差を検出する。
タビットとウィンドウ信号■wとの位相差を検出する。
補正回路3は、位相同期回路1がらのウィンドウ信号V
、を位相差検出回路2の出力信号によりピークシフトを
考慮した補正を行い、補正されたウィンドウ信号Vwc
を出力する。
、を位相差検出回路2の出力信号によりピークシフトを
考慮した補正を行い、補正されたウィンドウ信号Vwc
を出力する。
次に、ウィンドウ信号VWの位相補正の動作原理につい
て説明する。
て説明する。
第2図(a)〜(e)はウィンドウ信号Vwの位相補正
の動作原理を説明するための波形図である。
の動作原理を説明するための波形図である。
第2図(a>、(c)はそれぞれフレキシブルディスク
カートリッジからの読出されたデータビットの信号であ
り、第2図(b)、(C)は生成されたウィンドウ信号
VWであり、第2図(e)は第2図(d)のウィンドウ
信号■いを補正したウィンドウ信号VWCを示す。また
、第2図(a)、(b)はピークシフトのない場合、第
2図(c)、(d)はピークシフトのある場合のデータ
ビットとウィンドウ信号VWとの関係を示す。
カートリッジからの読出されたデータビットの信号であ
り、第2図(b)、(C)は生成されたウィンドウ信号
VWであり、第2図(e)は第2図(d)のウィンドウ
信号■いを補正したウィンドウ信号VWCを示す。また
、第2図(a)、(b)はピークシフトのない場合、第
2図(c)、(d)はピークシフトのある場合のデータ
ビットとウィンドウ信号VWとの関係を示す。
位相差検出回路2においては、ウィンドウ信号Vwのパ
ルスを第2図(b)、(d)に示すように分割してパル
スの中心からの距離に対応する数値“−3″〜“0″〜
゛3”が割合てられる。そして、入力信号Vlのデータ
ピッ1〜が分割された各パルスのどの数値に対応するか
検出して対応する数値を出力する。第2図(a)のデー
タビットPD、に対しては’ 1 ” 、第2図(c)
のデータピッhPrnに対しては−2′”を出力する。
ルスを第2図(b)、(d)に示すように分割してパル
スの中心からの距離に対応する数値“−3″〜“0″〜
゛3”が割合てられる。そして、入力信号Vlのデータ
ピッ1〜が分割された各パルスのどの数値に対応するか
検出して対応する数値を出力する。第2図(a)のデー
タビットPD、に対しては’ 1 ” 、第2図(c)
のデータピッhPrnに対しては−2′”を出力する。
補正回路3においては、位相差検出回路2の出力の数値
に対してピークシフトによる位相変化を考慮して予め定
められた閾値を設定しておき、この数値が閾値を越えた
場合には、入力したウィンドウ信号VWに対してこの数
値に対応した補正を行い、越えない場合には補正は行わ
れない。
に対してピークシフトによる位相変化を考慮して予め定
められた閾値を設定しておき、この数値が閾値を越えた
場合には、入力したウィンドウ信号VWに対してこの数
値に対応した補正を行い、越えない場合には補正は行わ
れない。
例えば、閾値を°”−1゛とすると、第2図(c)、(
d)の場合、データピッI−PD1はウィンドウ信号P
W+の°′−2”であるので補正が行われる。
d)の場合、データピッI−PD1はウィンドウ信号P
W+の°′−2”であるので補正が行われる。
この場合の数値は″−2°”であるので、大きさ“2”
の進みピークシフトと判断され、補正回路3は、次のデ
ータビットPD2に対するピークシフトを予測して第2
図(e)の2w2に示すように、分割されたパルスの2
個分だけ遅らせるように(遅延時間Td)補正する。
の進みピークシフトと判断され、補正回路3は、次のデ
ータビットPD2に対するピークシフトを予測して第2
図(e)の2w2に示すように、分割されたパルスの2
個分だけ遅らせるように(遅延時間Td)補正する。
このようにして、データビットPr)2の位置を補正さ
れたウィンドウ信号V wc (P W2)のほぼ中央
の位置にすることができる。
れたウィンドウ信号V wc (P W2)のほぼ中央
の位置にすることができる。
以上説明したように本発明は、フレキシブルディスクカ
ートリッジから読出されたデータビットとウィンドウ信
号との位相差を検出し、この位−相差に応じてウィンド
ウ信号を補正する回路を設けることにより、ピークシフ
I・を考慮した正確なウィンドウ信号を得ることができ
るので、フレキシブルディスクカートリッジの読取りマ
ージンを大きく取ることができ、読取りデータの信頼度
を上げることができる効果がある。
ートリッジから読出されたデータビットとウィンドウ信
号との位相差を検出し、この位−相差に応じてウィンド
ウ信号を補正する回路を設けることにより、ピークシフ
I・を考慮した正確なウィンドウ信号を得ることができ
るので、フレキシブルディスクカートリッジの読取りマ
ージンを大きく取ることができ、読取りデータの信頼度
を上げることができる効果がある。
第1図は本発明の一実施例を示すブロック図、第2図は
第1図に示された実施例の動作を説明するための波形図
、第3図は従来のウィンドウ信号発生回路の一例を示す
ブロック図、第4図は従来のウィンドウ信号発生回路に
おけるピークシフトについて説明するための波形図であ
る。 1・・・位相同期回路、2・・・位相差検出回路、3・
・・補正回路、11・・・位相同期部、PDl、 PD
2・・・データビット、PW、、 PW2・・・ウィン
ドウ信号、■1・・・入力信号、7w・・・ウィンドウ
信号、VWC・・・補正されたウィンドウ信号。 代理人 弁理士 内 原 町く゛ 日1 、 第3図
第1図に示された実施例の動作を説明するための波形図
、第3図は従来のウィンドウ信号発生回路の一例を示す
ブロック図、第4図は従来のウィンドウ信号発生回路に
おけるピークシフトについて説明するための波形図であ
る。 1・・・位相同期回路、2・・・位相差検出回路、3・
・・補正回路、11・・・位相同期部、PDl、 PD
2・・・データビット、PW、、 PW2・・・ウィン
ドウ信号、■1・・・入力信号、7w・・・ウィンドウ
信号、VWC・・・補正されたウィンドウ信号。 代理人 弁理士 内 原 町く゛ 日1 、 第3図
Claims (1)
- 所定の入力信号に同期した信号を出力する位相同期回路
を備え、複数のデータビット及びクロックビットが記録
されているフレキシブルディスクカートリッジから読出
された前記クロックビットに同期した周期をもち前記デ
ータビットを分離するためのウィンドウ信号を出力する
ウィンドウ信号発生回路において、前記位相同期回路の
出力信号と前記フレキシブルディスクカートリッジから
読出されたデータビットとの位相差を検出する位相差検
出回路と、この位相差検出回路の出力信号により前記位
相同期回路の出力信号の位相を補正し、補正された前記
ウィンドウ信号を出力する補正回路とを設けたをこと特
徴とするウィンドウ信号発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23845486A JPS6391876A (ja) | 1986-10-06 | 1986-10-06 | ウインドウ信号発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23845486A JPS6391876A (ja) | 1986-10-06 | 1986-10-06 | ウインドウ信号発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6391876A true JPS6391876A (ja) | 1988-04-22 |
Family
ID=17030462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23845486A Pending JPS6391876A (ja) | 1986-10-06 | 1986-10-06 | ウインドウ信号発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6391876A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62172573A (ja) * | 1986-01-23 | 1987-07-29 | Yokogawa Electric Corp | サンプリング回路 |
-
1986
- 1986-10-06 JP JP23845486A patent/JPS6391876A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62172573A (ja) * | 1986-01-23 | 1987-07-29 | Yokogawa Electric Corp | サンプリング回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3939438A (en) | Phase locked oscillator | |
US4009490A (en) | PLO phase detector and corrector | |
JPS6231069A (ja) | 記録媒体 | |
JPH0877502A (ja) | ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置 | |
EP0200370A1 (en) | Digital signal reproducing circuit | |
JPH01503342A (ja) | デジタル位相ロツクループを備えたデータ入力装置 | |
US4918544A (en) | Multi-spindle synchronization control system for magnetic disk apparatus | |
JPH10106173A (ja) | 記録媒体に記憶されたデータの読み出し方法、記録媒体の読み出し装置、及びデータ・ウィンドウの位相制御方法。 | |
JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
JPS61271666A (ja) | ドロツプアウト検出装置 | |
JPS6391876A (ja) | ウインドウ信号発生回路 | |
US5612938A (en) | Correcting recorded marks and land lengths taken from an optical disk | |
EP0023783A1 (en) | Data recovery circuit | |
JPH0879059A (ja) | 基準クロック発生回路 | |
JPH08139711A (ja) | 非同期データの受信回路 | |
JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
KR880006862A (ko) | 디지틀 신호처리회로 및 그에 대한 신호전송방법 | |
JPS6213747B2 (ja) | ||
JPS63199538A (ja) | デジタルデ−タ信号の同期装置 | |
SU1113843A1 (ru) | Устройство формировани импульсов синхронизации при воспроизведении многодорожечной записи | |
JPS61101139A (ja) | シンク検出装置 | |
JPS6052956A (ja) | フレ−ム同期回路 | |
JPH0369069A (ja) | ディジタル信号再生装置 | |
JPH05189877A (ja) | デジタル信号の再生装置 |