JPH08139711A - 非同期データの受信回路 - Google Patents

Abstract

(57)【要約】 【目的】 非同期データの受信回路に関し、ビット長の
変動及び送信側での位相変動があっても正しく受信でき
る非同期データの受信回路を提供する。 【構成】 非同期データの立上りと立下りを検出し、該
立上りと立下りとが後述する変化予想ウィンドウ中に入
ることを検出するデータ変化検出手段と、該データ変化
検出手段の出力により、非同期データの変化点の位相を
予想する信号である変化予想ウィンドウと、後述するデ
ータ復元手段に供給する復元データを書き込む第一のタ
イミング信号と、後述するクロック乗換え手段に供給す
る、該データ復元手段の出力を記憶する第二のタイミン
グ信号とを生成するデータ検出タイミング生成手段と、
該データ変化検出手段の出力により非同期データを復元
し、該復元したデータを該第一のタイミング信号によっ
て保持するデータ復元手段と、該第二のタイミング信号
によって該データ復元手段の出力を記憶し、該記憶した
データを受信側のクロックで順次読み出すクロック乗換
え手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、非同期データの受信回
路に係り、特に、データのビット長の変動、及び、送信
側での位相急変に伴うデータの変化点のばらつきがあっ
ても正しく受信できる非同期データの受信回路に関す
る。

【０００２】データ伝送方式を同期技術に関して大別す
ると、送信側と受信側が同じタイミングでデータを送受
する同期方式と、送信側とは無関係に受信側のタイミン
グで受信する非同期方式とに分けられる。同期方式は、
データ伝送の信頼度が高い代わりに比較的複雑な回路が
必要になる。一方、非同期方式は、送信側とは無関係な
タイミングで受信するために、受信回路は簡易である代
わりにデータ長の変動がある場合に正確な受信ができな
い恐れがある。

【０００３】従って、受信回路の規模が小さい利点を活
かした、データ長の変動にも追随できる非同期データの
受信回路の実現が望まれている。

【０００４】

【従来の技術】図６は、従来の非同期データの受信回路
の構成例である。図６において、１０１はデータの立上
りを微分する立上り微分回路、１０２は受信クロック生
成のための計数値を出力するカウンタ、１０３は該カウ
ンタの計数値から受信クロックを生成する第一のデコー
ダ、１０４は該カウンタの特定計数値からカウンタをロ
ードするための信号を生成する第二のデコーダ、１０５
は該立上り微分回路と該第二のデコーダの出力とから該
カウンタのロード信号を生成する論理和回路、１０６は
非同期データを該第一のデコーダが生成するクロックで
読み込んで受信データとするフリップ・フロップ、１０
７はスタートビットの検出を行ない、スタートビットを
検出できない時に該立上り微分回路をクリアする信号を
生成するスタートビット検出回路である。

【０００５】図７は、従来の非同期データの受信回路の
タイムチャートである。非同期データは、文字、数字な
どの情報の先頭にその情報の開始を示すスタートビット
を有し、文字、数字などの情報の最後尾にその情報の終
了を示すストップビットを有する。図７では非同期デー
タの先頭付近のみを図示しているため、ストップビット
は示されてはいない。この非同期データを高速（図７で
はデータレートの１０倍として図示している）のサンプ
リングクロックで立上り微分をして、サンプリングクロ
ックの１周期に等しい幅の微分パルスを生成する。該微
分パルスは論理和回路を介してカウンタのロード端子に
供給され、該カウンタをロードする。図７においては、
ロード値は“０”であるものとして図示している。

【０００６】“０”をロードされたカウンタはサンプリ
ングクロックによって計数を歩進する。該カウンタの出
力は第一のデコーダに供給され、該第一のデコーダにお
いて受信クロックが生成される。図７の場合には、該第
一のデコーダは“２”から“６”までの計数値をデコー
ドしてパルスを出力する。又、第二のデコーダは該カウ
ンタの出力“９”をデコードしてパルスを出力する。該
第二のデコーダの出力パルスは該論理和回路に供給さ
れ、該カウンタをロードする。これにより、該カウンタ
は再び“０”から計数を開始し、該第一のデコーダは
“２”から“６”をデコードしてパルスを出力し、該第
二のデコーダは“９”をデコードしてカウンタをロード
する・・・という動作を繰り返す。

【０００７】このようにして得られた受信クロックで非
同期データを読み込んで受信データとする。尚、スター
トビット検出回路は該受信データのスタートビットの位
置を受信クロックで読んで（図７の破線の部分）、当該
位置にスタートビットを検出できた時には何も出力せ
ず、当該位置にスタートビットを検出できなかった時に
はパルスを出力して該立上り微分回路をクリアする。

【０００８】図５の構成において、カウンタの計数値を
デコードして受信クロックを生成するのは、予め知られ
ているデータレートからデータの中心付近でデータを打
ち抜けるように受信クロックの位相を設定するためであ
る。そして、一旦設定されたら以降はサンプリングクロ
ックで定まる固定のタイミングで非同期データをフリッ
プ・フロップに読み込むことになる。

【０００９】

【発明が解決しようとする課題】しかし、例えば送信側
でデータ長に変動を生じた場合には、第一のデコーダで
再生された受信クロックと非同期データの位相とに不整
合が生じ、再生された受信クロックでは非同期データを
読み込むことができなくなる恐れがある。これは、受信
データに誤りを生じさせることであるので、データ伝送
の信頼度を著しく低下させる。

【００１０】本発明は、かかる問題に対処して、非同期
データのデータ長に変動がある場合にも非同期データを
正しく読み込むことができる非同期データの受信回路を
提供することを目的とする。

【００１１】

【課題を解決するための手段】図１は、本発明の原理で
ある。図１において、１は非同期データの立上り、立下
りの変化を検出するデータ変化検出手段、２は該データ
変化検出手段が出力するデータ変化点からデータを検出
すべきタイミングを生成するデータ検出タイミング生成
手段、３は該データ変化検出手段の出力と該データ検出
タイミング生成手段とから高速サンプリングクロックに
同期したデータを復元するデータ復元手段、４は該デー
タ復元手段の出力を受信側の乗換えクロックで読み取る
クロック乗換え手段である。

【００１２】

【作用】本発明の原理においては、非同期データの先頭
のスタートビットのみを検出するのではなく、非同期デ
ータの変化点を全て検出して、データを検出するタイミ
ングを決定し、高速サンプリングクロックによってデー
タを復元し、該復元したデータを保持した後に受信側が
有する乗換えクロックで読み取るので、データ長が変動
しても確実にデータを読み取ることが可能になる。

【００１３】

【実施例】図２は、本発明の実施例である。図２におい
て、１１は非同期データの立上りを検出する立上り微分
回路、１２は非同期データの立下りを検出する立下り微
分回路、１３は該立上り微分回路の出力と後述する第一
のデコーダが出力する変化予想ウィンドウの一致をとる
第一の論理積回路（以降、ＡＮＤと略記する）、１４は
該立下り微分回路の出力と該変化予想ウィンドウの一致
をとる第二のＡＮＤで、１１乃至１４によってデータ変
化検出手段を構成する。２１は該第一、第二のＡＮＤの
出力と後述する第一のデコーダが後述する第一のカウン
タの計数値“Ｄ”をデコードして出力するパルスのいず
れかを後述する第一のカウンタのロード信号として供給
する第一の論理和回路（以降、ＯＲと略記する）、２２
は該第一のＯＲの出力によってロードされ、サンプリン
グクロックを計数する第一のカウンタ、２３は該第一の
カウンタの出力をデコードする第一のデコーダ、２１乃
至２３によってデータ検出タイミング生成手段を構成す
る。３１は該第一のＡＮＤの出力によってセットされ、
該第二のＡＮＤの出力によってリセットされる第二のセ
ット・リセット・フリップ・フロップ（以降、ＳＲ−Ｆ
Ｆと略記する）、３２は該第二のＳＲ−ＦＦの出力をサ
ンプリングクロックで読み込む第一のフリップ・フロッ
プ（以降、ＦＦと略記する）で、３１及び３２によって
データ復元手段を構成する。４１は、該第一のデコーダ
が“２”をデコードして出力するパルスによって起動さ
れ、サンプリングクロックを計数する第二のカウンタ、
４２は該第二のカウンタの出力をデコードする第二のデ
コーダである。４３は該第二のデコーダの出力と該第一
のデコーダが“２”をデコードして出力するパルスの一
致をとる第五のＡＮＤと該第五のＡＮＤの出力をクロッ
クとして該第一のＦＦの出力を読み込む第二のＦＦとか
らなる、該第二のデコーダがデコードする値の数に等し
い数の記憶素子からなる記憶回路、４４は該第二のデコ
ーダが“８”をデコードして出力するパルスによってセ
ットされる第三のＳＲ−ＦＦ、４５は該記憶回路の出力
を後述する第三のカウンタの出力によって選択するセレ
クタ、４６は該セレクタの出力を乗換えクロックで読み
取る第三のＦＦ、４７は該第三のＳＲ−ＦＦの出力によ
って起動され、乗換えクロックを計数する第三のカウン
タで、４１乃至４７によってクロック乗換え手段を構成
する。

【００１４】図３は、本発明の実施例のタイムチャート
である。以下、図３のタイムチャートと図２の構成とに
よって本発明の実施例の動作を説明する。図２の構成に
入力される非同期データはサンプリングクロックの１０
周期が標準的なビット長で、そのビット長が変動するも
のとする。図３においては、簡単のためにビット長の変
動はサンプリングクロックの周期を単位に生ずるものと
して図示している。この仮定は、サンプリングクロック
の周波数が非同期データの標準周波数より十分に高い周
波数であれば近似的に成立するものであり、特殊な仮定
ではない。そして、図３においては、非同期データのビ
ット長の変動は標準的ビット長の±２０％としており、
その変動範囲が細い実線で表現されている。

【００１５】この非同期データをサンプリングクロック
で微分すると、立上り微分回路と立下り微分回路とから
図３の「立上り微分」と「立下り微分」に示した信号が
得られる。該立上り微分によって第二のＳＲ−ＦＦがセ
ットされ、該立下り微分によって該第二のＳＲ−ＦＦが
リセットされて、該第二のＳＲ−ＦＦからサンプリング
クロックに同期した復元データが出力される。

【００１６】一方、該立上り微分と該立下り微分は第一
のＯＲを介して第一のカウンタのロード端子に供給され
る。ここでは、該第一のカウンタは１６進カウンタであ
るものとする。該第一のカウンタは該立上り微分によっ
てロードされて計数を開始し、計数出力を第一のデコー
ダに供給する。

【００１７】該第一のデコーダは“１”、“２”、
“５”〜“Ｄ”、“Ｄ”をデコードしてパルスを出力す
る。“１”をデコードしたパルスは該第一のＳＲ−ＦＦ
の出力に同期したパルスとして該第一のＳＲ−ＦＦの出
力を該第一のＦＦに読み込む起動信号となる。“２”を
デコードしたパルスは後述するクロック乗換え手段に供
給される。

【００１８】次に、“５”〜“Ｄ”の間をデコードした
信号の作用について説明する。“５”〜“Ｄ”をデコー
ドするのは、立上り微分によってロードされてサンプリ
ングクロックの計数を開始する時のデータの立下りが予
想される範囲と、立下り微分によってロードされてサン
プリングクロックの計数を開始する時のデータの立上り
が予想される範囲は、データ長のばらつきの範囲の仮定
と、サンプリングクロックで数えた標準的なデータ長の
仮定によって、計数値が“５”から“Ｄ”の間になるこ
とによる。つまり、“５”から“Ｄ”の間をデコードし
た出力がデータの変化点が存在する範囲を示す変化予想
ウィンドウで、該変化予想ウィンドウの期間中での立上
り微分と立下り微分とが有効なデータの変化点を示し、
該変化予想ウィンドウの外での立上り微分、立下り微分
は無視される。

【００１９】又、“Ｄ”をデコードして第一のカウンタ
をロードするのは、データのビット長がサンプリングク
ロックで計測して最大１４で、“０”から計数すると
“Ｄ”がこれに対応する最大計数値であるから、これ以
上計数してもこの付近にデータの変化点が存在しないの
で、計数を一旦元に戻して、次のデータの変化点の位置
を予想する準備をするためである。

【００２０】ここで、非同期データと、立上り及び立下
り微分と、変化予想ウィンドウの関係を詳細に調べてみ
る。尚、説明を単純にするために、非同期データである
「１１、１２の入力」は、継続するデータの途中を切り
出して図示しているものとする。

【００２１】「１１、１２の入力」を「サンプリングク
ロック」で微分すると、立上り微分である「１１の出
力」と、立下り微分である「１２の出力」とが得られ
る。「１１、１２の入力」には符号Ｎで示した雑音信号
が含まれているとし、該Ｎの立上り微分が「１１の出
力」にはＮ’として含まれ、該Ｎの立下り微分は「１２
の出力」には含まれない例が図示されている。

【００２２】上述の仮定から、第一のカウンタ２２は既
に動作しているおり、第一のカウンタの計数値である
「２２の計数値」の先頭のハッチングの部分は“５”〜
“Ｄ”の間の値になっているので、ハッチングの部分の
計数値をデコードした変化予想ウィンドウである「ＤＥ
Ｃ“５”〜“Ｄ”」は“Ｈ”になっている。従って、
「１１の出力」中の最初のパルスとの一致がとれて、
第一のＡＮＤ１３はを出力し、第一のカウンタ２２を
ロードする。この結果、第一のカウンタ２２は“０”か
ら計数を再開し、計数を歩進する。計数値が“５”にな
ると第一のデコーダの「ＤＥＣ“５”〜“Ｄ”」は
“Ｈ”に上がり、第一のカウンタは計数を更に歩進して
ゆく。「１２の出力」に、「１１、１２の入力」を立下
り微分したのパルスが生ずると、のパルスと「ＤＥ
Ｃ“５”〜“Ｄ”」の一致がとれて、第二のＡＮＤは
を出力して第一のカウンタをロードする。これにより、
第一のカウンタは再び“０”から計数を開始する。ここ
で、計数値が“３”の時に「１１の出力」にＮ’のパル
スが出現するが、この時には「ＤＥＣ“５”〜“Ｄ”」
が“Ｌ”であるので、Ｎ’は第一のＡＮＤ１３で抑圧さ
れて、第一のカウンタは計数には影響を受けない。そし
て再び計数値が“５”に達した時に「ＤＥＣ“５”〜
“Ｄ”」が“Ｈ”に上がる。これと「１１の出力」にお
けるとの一致がとれて、第一のカウンタは三たびロー
ドされて“０”から計数を再開し、計数値が“５”に達
した時に「ＤＥＣ“５”〜“Ｄ”」が三たび“Ｈ”にな
る。これと「１２の出力ののパルスの一致がとれる結
果、第二のＡＮＤが出力するによって第一のカウンタ
は四たびロードされる。データが継続する間、このよう
な動作が引続き行なわれる。

【００２３】説明は前後するが、上述のように変化予想
ウィンドウである「ＤＥＣ“５”〜“Ｄ”」と一致がと
れた立上り微分及び立下り微分のパルスである、、
、によって第二のＳＲ−ＦＦ３１がセット及びリセ
ットされて、該第二のＳＲ−ＦＦは「３１の出力」に示
した波形を出力する。これは、入力の非同期データをサ
ンプリングクロックに同期したデータに復元したもので
ある。

【００２４】該「３１の出力」は、第一のデコーダ２３
が“１”をデコードして出力する「２３のＤＥＣ
“１”」によって起動される第一のフリップ・フロップ
３２に、サンプリングクロックによって読み取られる。
これが「３２の出力」である。該「２３のＤＥＣ
“１”」に現れるパルスは前記〜のパルスから各々
サンプリングクロックの２周期遅れたパルスであるか
ら、該「３２の出力」は前記「３１の出力」をシフトし
た波形である。

【００２５】一方、第二のカウンタ４１は、該第一のデ
コーダ２３が「２」をデコードして出力する「２３のＤ
ＥＣ“２”」によって起動されてサンプリングクロック
を計数する。該計数値が「４１の計数値」で、これは第
二のデコーダ４２に供給される。該第二のデコーダは該
「４１の計数値」の“０”から“Ｆ”までの１６の計数
値をデコードした信号を出力する。記憶回路４３の各記
憶素子には該第二のデコーダの出力と前記第一のデコー
ダが“２”をデコードして出力した信号及び前記「３２
の出力」が供給される。記憶回路４３の内、記憶素子＃
０を例に説明すると、第五のＡＮＤが「２３のＤＥＣ
“２”」ののパルスと該第二のデコーダが該第二のカ
ウンタの“０”をデコードした信号との一致を取って出
力するのパルスによって前記「３２の出力」を該第二
のフリップ・フロップに読み込む。先に説明したのと同
じ理由で、「２３のＤＥＣ“２”」のパルスの間隔と
「４１の計数値」の各計数値の長さが対応しており、且
つ、「３２の出力」における復元データの長さとも対応
しているので、「２３のＤＥＣ“２”」のパルス、
、、・・・によって「３２の出力」が記憶回路４３
を構成する記憶素子＃０、＃１、＃２、・・・に順次読
み込まれる。この様子を「４３が保持するデータ」と
「３２の出力」との間の符号ａ、ｂ、ｃで表現してい
る。

【００２６】一方、第二のデコーダ４２が“８”をデコ
ードした信号で第三のＳＲ−ＦＦ４４をセットする。該
第三のデコーダの出力は第三のカウンタ４７を起動可能
にする。起動可能にされた該第三のカウンタは乗換えク
ロックを計数し、出力をセレクタ４５の選択信号として
供給する。従って、計数値が“０”の時には記憶回路の
＃０の第二のフリップ・フロップが保持して該セレクタ
の“０”端子に供給しているデータが選択されて出力さ
れる。以下同様にセレクタの“ｎ”端子に供給されてい
るデータは第三のカウンタの計数値が“ｎ”の時に選択
されて出力される。該セレクタの出力は乗換えクロック
によって第三のフリップ・フロップ４６に読み込まれて
受信データとなる。記憶回路に記憶されたデータが受信
データになるまでの様子を明確にするために、「４５の
出力」及び「４６の出力」にも符合ａ、ｂ、ｃを付して
いる。尚、図３のこの部分におけるデータとクロックの
位相関係は理想的な関係で図示していることを付言して
おく。

【００２７】ここで、上記の説明に三つほど注釈を加え
ておく。その第一は、第一のデコーダでデコードする計
数値のことである。上記においては、“１”、“２”、
“５”〜“Ｄ”、“Ｄ”をデコードして出力している
が、デコードする計数値はこれに限定されるものではな
い。先ず“５”〜“Ｄ”は、データの変化点が標準的な
変化点に対して±２０％変動するものと仮定した時に、
標準的データレートの１０倍のサンプリングクロックで
サンプリングして変化予想ウィンドウに変化点が必ず入
るように設定したものである。例えば、同じサンプリン
グクロックでサンプリングするとして、データの変化点
の変動が±１０％であれば、“６”〜“Ｃ”をデコード
すればよい。これに合わせて、計数最大値をデコードす
ることを意味する“Ｄ”のデコードは、“Ｃ”のデコー
ドにすればよい。

【００２８】又、“１”をデコードした信号で「３１の
出力」を読み込む起動信号としているのは、「３１の出
力」とサンプリングクロックの位相マージンを確保する
ためであり、“２”をデコードした信号で「３２の出
力」を記憶素子に読み込むのも同じ理由である。従っ
て、「３１の出力」を読み込むための起動信号は“２”
をデコードした信号でも差支えない。そして、この時に
は「３２の出力」を記憶素子に読み込むための信号に
は、例えば、“３”をデコードした信号を使えばよい。
一般的には、これらは“１”から変化予想ウィンドウを
作成するための最小値までの間の計数であればよい。但
し、「３２の出力」を読み込むための信号を生成する計
数値は「３１の出力」を読み込むための計数値より大き
くなけれはならないことは言うまでもない。

【００２９】その第二はカウンタの最大計数値である。
上記の例では１６進カウンタを使用しているが、変化予
想ウィンドウを生成するためにどこまで計数するかによ
って決定され、上記の例では“Ｄ”まで計数すればよい
ので１６進カウンタを採用している。一般的には、標準
的なデータのビット長とサンプリングクロックの周期の
比及びデータの変化点の変動率によって決定すればよ
い。

【００３０】その第三は、第二のデコーダでデコードす
る計数値“８”についてである。これは、「３２の出
力」を記憶回路を構成する各記憶素子に順次読み込んだ
データをセレクタで選択するための信号であるので、読
み込みと選択のタイミングの間に余裕がとれる値なら何
でもよい。しかし、“１”ではマージンが少なくなり、
“Ｆ”だと遅延時間が大きくなる上にマージンも少なく
なるので、計数値の範囲の中央付近がよい。

【００３１】図４は、本発明の第二の実施例である。図
４において、１１は非同期データの立上りを検出する立
上り微分回路、１２は非同期データの立下りを検出する
立下り微分回路、１３は該立上り微分回路の出力と後述
する第三の論理和回路が出力する変化予想ウィンドウの
一致をとる第一の論理積回路、１４は該立下り微分回路
の出力と該変化予想ウィンドウの一致をとる第二のＡＮ
Ｄで、１１乃至１４によってデータ変化検出手段を構成
する。２１は該第一、第二のＡＮＤの出力と後述する第
一のデコーダが後述する第一のカウンタのカウント値
“Ｃ”をデコードして出力するパルスのいずれかを後述
する第一のカウンタのロード信号として供給する第一の
ＯＲ、２２は該第一のＯＲの出力によってロードされ、
サンプリングクロックをカウントする第一のカウンタ、
２３は該第一のカウンタの出力をデコードする第一のデ
コーダ、２４は該立上り微分回路と立下り微分回路の出
力のいずれかを出力する第二のＯＲ、２５は該第二のＯ
Ｒの出力と該変化予想ウィンドウとの一致をとる第三の
ＡＮＤ、２６は該第三のＡＮＤの出力によってセットさ
れ、第一のデコーダが“１”をデコードして出力するパ
ルスによってリセットされる第一のセット・リセット・
フリップ・フロップ、２７は該第一のＳＲ−ＦＦの出力
を書き込むシフトレジスタ、２８は該シフトレジスタが
３回連続して該第一のＳＲ−ＦＦの出力を読み込んだこ
とを検出して後述する第三のＯＲに供給する第四のＡＮ
Ｄ、２９は該第一のデコーダが１６進数の“５”から
“Ｄ”をデコードした出力と該第四のＡＮＤの出力とか
ら該変化予想ウィンドウを生成する第三のＯＲで、２１
乃至２９によってデータ検出タイミング生成手段を構成
する。３１は該第一のＡＮＤの出力によってセットさ
れ、該第二のＡＮＤの出力によってリセットされる第二
のＳＲ−ＦＦ、３２は該第二のＳＲ−ＦＦの出力をサン
プリングクロックで読み込む第一のフリップ・フロップ
で、３１及び３２によってデータ復元手段を構成する。
４１は、該第一のデコーダが“２”をデコードして出力
するパルスによって起動され、サンプリングクロックを
カウントする第二のカウンタ、４２は該第二のカウンタ
の出力をデコードする第二のデコーダである。４３は該
第二のデコーダの出力と該第一のデコーダが“２”をデ
コードして出力するパルスの一致をとる第五のＡＮＤ
と、該第五のＡＮＤの出力をクロックとして該第一のＦ
Ｆの出力を読み込む第二のＦＦとからなる該第二のデコ
ーダがデコードする値の数に等しい数の記憶素子からな
る記憶回路、４４は該第二のデコーダが“８”をデコー
ドして出力するパルスによってセットされる第三のＳＲ
−ＦＦ、４５は該記憶回路の出力を後述する第三のカウ
ンタの出力によって選択するセレクタ、４６は該セレク
タの出力を乗換えクロックで読み取る第三のＦＦ、４７
は該第三のＳＲ−ＦＦの出力によって起動され、乗換え
クロックをカウントする第三のカウンタで、４１乃至４
７によってクロック乗換え手段を構成する。即ち、図４
の構成は、図２の構成に２４乃至２９の構成要素を付加
したものである。

【００３２】送信側の状態によってデータの位相が突然
大きく変化すると、変化予想ウィンドウは既に説明した
ように通常起こり得る変化点に合った計数値から生成し
ているので、以降はデータを受信できなくなる。２４乃
至２９の構成は、変化予想ウィンドウの外で変化点が検
出される時に変化予想ウィンドウを生成しなおすもので
ある。

【００３３】図５は、本発明の第二の実施例の動作を説
明するタイムチャートで、図５（イ）は構成要素２４乃
至２９がない（即ち、図２の構成）場合のタイムチャー
ト、図５（ロ）は構成要素２４乃至２９が設けられた
（即ち、図４の構成）場合のタイムチャートである。以
下、図４と図５とによって本発明の第二の実施例の動作
を、変化予想ウィンドウを生成しなおす動作を中心に説
明する。

【００３４】先ず、データの位相が当初の変化予想ウィ
ンドウとは異なる位相に変化した場合に、以降は図２の
構成ではデータの復元ができないことを説明する。非同
期データが立上り微分回路１１と立下り微分回路１２に
入力されると、サンプリングクロックで微分された結
果、既に説明したのと同様に「１１の出力」、「１２の
出力」が生成される。ａのデータまではデータの位相が
正常であるとすれば、微分パルスｂは変化予想ウィンド
ウである「ＤＥＣ“５”〜“Ｄ”」と一致がとれるの
で、第一のカウンタは「１３の出力」のパルスによって
ロードされて“０”から計数を開始し、第一のデコーダ
２３は計数値“５”以降にて変化予想ウィンドウを生成
する。次いで、立下り微分回路１２が出力する微分パル
スｃもこの変化予想ウィンドウと一致がとれるので、第
一のカウンタは「１４の出力」のパルスによってロード
されて“０”から計数を再開する。

【００３５】今、ｄのデータのところで非同期データの
位相が急変して、変化予想ウィンドウとは異なる位相で
立上ったとする。この時、第一のカウンタの計数値は
“４”であるので、立上り微分パルスｅは変化予想ウィ
ンドウ「ＤＥＣ“５”〜“Ｄ”」とは一致がとれない。
従って、ｅの微分パルスは第一のＡＮＤ１３を通過する
ことができず、「１３の出力」にはｅのパルスの位相に
はパルスが生じない。このため、第一のカウンタはこの
位相ではロードされずに計数を続け、第一のデコーダは
“５”から“Ｄ”の間変化予想ウィンドウを出力する。
そして、第一のカウンタは第一のデコーダが“Ｄ”をデ
コードして出力するパルスによってロードされて“０”
から計数を再開する。ｄのデータの立下りを微分して得
たｆのパルスも変化予想ウィンドウと一致がとれないた
めに第二のＡＮＤ１４を通過できず、ｆの位相において
「１４の出力」にパルスが生じない。従って、ｆの位相
で第一のカウンタはロードされずに計数を続け、“Ｄ”
まで計数する。この間に、第一のデコーダは計数値
“５”から“Ｄ”に対応した変化予想ウィンドウを出力
し、“Ｄ”をデコードしたパルスを第一のカウンタに供
給してロードする。同様に、ｇのデータの立上り、立下
りとｊのデータの立上りも変化予想ウィンドウと一致が
とれずに、立上り微分パルスｈ、ｋと立下り微分パルス
ｉの位相で「１３の出力」と「１４の出力」とにパルス
が生じない。一方、ｊのデータの立下り微分パルスｍは
変化予想ウィンドウと一致がとれて「１４の出力」に現
れるが、立上り微分パルスｋが「１３の出力」に現れな
い。これらのために、「３１の出力」にデータｄ、ｇ、
ｊに対応する復元データを生成できず、位相急変のため
に非同期データを受信できないことになる。

【００３６】次に、図４の構成によってデータの位相が
急変しても非同期データを受信できることを説明する。
なお、ここでは位相急変の検出のために３段の保護を行
なう例を説明する。

【００３７】第二のＯＲ２４は立上り微分と立下り微分
との論理和をとり、第三のＡＮＤの一方の入力端子に供
給する。該第三のＡＮＤのもう一方の入力端子には、第
三のＯＲ２９を介して“５”〜“Ｄ”をデコードした信
号の反転が供給されている。従って、変化予想ウィンド
ウの中に変化点がある時には第三のＡＮＤは“Ｌ”を出
力し続けるが、変化予想ウィンドウの外に変化点が検出
されると“Ｈ”を出力する。図５（ロ）の場合には、
「１１の出力」のパルスｅによって第一のＳＲ−ＦＦが
セットされ、シフトレジスタ２７のデータ端子に“Ｈ”
の信号を供給する。この信号は前記第一のデコーダが
“１”をデコードして出力する信号によってシフトレジ
スタへの読み込み可能になり、サンプリングクロックに
よって読み込みが行なわれる。そして、第一のＳＲ−Ｆ
Ｆは該第一のデコーダが“１”をデコードした信号によ
ってリセットされる。次に立下り微分回路が出力する微
分パルスｆも変化予想ウィンドウの外であるから、同様
な動作によってシフトレジスタには第二のパルスが書き
込まれ、先に書き込まれた第一のパルスは１ビットシフ
トする。図４の構成では、このようにして第一のＳＲ−
ＦＦの出力パルスが３回以上連続してシフトレジスタに
書き込まれると、第四のＡＮＤからパルスが出力され
る。この出力パルスが「２８の出力」のパルスｎであ
る。今、非同期データのビット長の最大値はサンプリン
グクロックの周期で１４であり、パルスｎは“１”をデ
コードするまで保持されるので、次の立上り微分パルス
ｋはパルスｎと必ず一致がとれる。従って、微分パルス
ｋの位相において「１３の出力」にパルスが生じ、この
パルスｋによって第一のカウンタはロードされて計数を
再開する。この後は、受信されるデータの立上り、立下
りは変化予想ウィンドウの中に必ず入るので、「１４の
出力」に立下り微分パルスｍに対応したパルスが生じ
て、入力のデータｊは第二のＳＲ−ＦＦによって復元さ
れる。即ち、最初に設定されていた変化予想ウィンドウ
とは異なる変化予想ウィンドウが生成しなおされ、以降
は既に説明した動作によって非同期データが受信される
ようになる。尚、第四のＡＮＤから“Ｈ”の信号が出力
される前に変化予想ウィンドウの中でデータの変化点が
検出されると、第一のＯＲが第一のカウンタをロードす
る信号と同じ信号によってシフトレジスタがリセットさ
れ、変化予想ウィンドウを生成しなおす動作は停止され
て以前の変化予想ウィンドウによる変化点の検出が継続
される。

【００３８】即ち、本発明の第二の実施例の特徴は、送
信側でデータの位相におおき変動が生じても受信側がデ
ータの受信を続けることができる点にある。上記は、シ
フトレジスタにおいて３回連続して変化予想ウィンドウ
の外でデータの変化が検出された時に変化予想ウィンド
ウを生成しなおす動作に入る例での説明であるが、変化
予想ウィンドウを生成しなおすための連続検出回数は設
計事項であって、限定的な条件ではないことは言うまで
もない。１回の検出で変化予想ウィンドウを生成しなお
すと送信側で偶々１ビット誤動作して元に戻った場合に
受信できないビット数は却って増加すること、更に多い
連続検出回数で生成しなおすと送信側でデータの位相が
変化したことを検出するのが遅れてやはり受信できない
ビット数が増加することの双方に配慮して決定すべき事
項である。

【００３９】尚、図３においてデータの標準長がサンプ
リングクロック周期の１０倍としてタイムチャートを作
成しているために、送信側で位相急変があった場合に、
以降の立上り、立下りの変化点が連続的にそれまでの変
化予想ウィンドウの外になる波形の例を作りにくいの
で、図５においては「データ長の標準がサンプリングク
ロック周期の１０倍で、データ長の変動が２０％」とい
う図３の説明において用いた仮定は無視している。しか
し、これは説明を容易にするための手段にすぎず、発明
の本質とは無関係である。

【００４０】

【発明の効果】以上詳述した如く、本発明により、デー
タのビット長に変動がある場合にも正しく非同期データ
を受信でき、又、送信側でデータの位相に変動が生じた
場合にも非同期データを正しく受信できる非同期データ
の受信回路が実現される。

【図面の簡単な説明】

【図１】 本発明の原理。

【図２】 本発明の実施例。

【図３】 本発明の実施例のタイムチャート。

【図４】 本発明の第二の実施例。

【図５】 本発明の第二の実施例の動作を説明するタイ
ムチャート。

【図６】 従来の非同期データの受信回路。

【図７】 従来の非同期データの受信回路のタイムチャ
ート。

【符号の説明】

１ データ変化検出手段 ２ データ検出タイミング生成手段 ３ データ復元手段 ４ クロック乗換え手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 非同期データの立上りと立下りを検出
   し、該立上りと立下りとが後述する変化予想ウィンドウ
   の中に入ることを検出するデータ変化検出手段と、 該データ変化検出手段の出力によって、非同期データの
   変化点が存在する位相を予想する信号である変化予想ウ
   ィンドウと、後述するデータ復元手段に供給する復元デ
   ータを書き込む第一のタイミング信号と、後述するクロ
   ック乗換え手段に供給する、該データ復元手段の出力を
   記憶する第二のタイミング信号とを生成するデータ検出
   タイミング生成手段と、 該データ変化検出手段の出力によって非同期データを復
   元し、該復元したデータを該第一のタイミング信号によ
   って保持するデータ復元手段と、 該第二のタイミング信号によって該データ復元手段の出
   力を記憶し、該記憶したデータを受信側のクロックで順
   次読み出すクロック乗換え手段とを備えることを特徴と
   する非同期データの受信回路。
2. 【請求項２】 非同期データの立上りと立下りを検出
   し、該立上りと立下りとが後述する変化予想ウィンドウ
   の中に入ること、及び、該立上りと立下りとが該変化予
   想ウィンドウの中に所定の回数連続して入らないことを
   検出するデータ変化検出手段と、 該データ変化検出手段の出力によって、非同期データの
   変化点が存在する位相を予想する信号である変化予想ウ
   ィンドウと、後述するデータ復元手段に供給する復元デ
   ータを書き込む第一のタイミング信号と、後述するクロ
   ック乗換え手段に供給する、該データ復元手段の出力を
   記憶する第二のタイミング信号とを生成するデータ検出
   タイミング生成手段と、 該データ変化検出手段の出力によって非同期データを復
   元し、該復元したデータを該第一のタイミング信号によ
   って保持するデータ復元手段と、 該第二のタイミング信号によって該データ復元手段の出
   力を記憶し、該記憶したデータを受信側のクロックで順
   次読み出すクロック乗換え手段とを備えることを特徴と
   する非同期データの受信回路。