JP2000260131A

JP2000260131A - 同期信号の検出保護方法およびその検出保護回路

Info

Publication number: JP2000260131A
Application number: JP11057315A
Authority: JP
Inventors: Hidetoshi Saito; 英俊斎藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-03-04
Filing date: 1999-03-04
Publication date: 2000-09-22
Anticipated expiration: 2019-03-04
Also published as: JP3956525B2

Abstract

(57)【要約】【課題】再同期の信頼性を確保しつつその再同期化ま
での時間を短縮できる上に、回路規模を小型化できる同
期信号の検出保護回路などの提供。【解決手段】フレーム毎に同期信号を含むディジタル
データから同期信号ＳＹＮＣを検出したのち、この検出
された同期信号をその周期性に基づいて抽出し、他方、
同期信号が検出されずに欠落する場合には同期信号ＩＰ
ＳＹＮＣを補間する。そして、時刻ｔ１で同期信号ＳＹ
ＮＣが検出されて抽出された後、時刻ｔ２、ｔ３で同期
信号ＳＹＮＣを検出できなかった場合には、その後の時
刻ｔ６で検出された同期信号ＳＹＮＣを正規のものと推
定して抽出する。その後、所定期間の経過後の時刻ｔ７
において同期信号ＳＹＮＣが再び検出された場合には、
その同期信号ＳＹＮＣを抽出するとともに、先の同期信
号ＳＹＮＣを正規のものと確定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤ（コンパクト
ディスク）やＤＶＤ（Digital Versatile Disc)などの
ディスクに記録されている情報を再生する情報再生装置
などに使用される同期信号の検出保護回路に係り、特に
再生されたディジタルデータ中に含まれる同期信号の検
出と、その同期信号が欠落した場合には同期信号を補間
（補充）することができるものである。

【０００２】

【従来の技術】従来、例えばＣＤの場合には、ディジタ
ルデータは、ＥＦＭ（Eight to Fourteen Modulation)
変調された所定のフォーマットでフレーム内に配列され
て、ディスク上に記録されている。そして、１フレーム
は、先頭に配置されたフレーム同期信号、複数のオーデ
ィオ情報ワード、および誤り訂正用ワードなどを含み、
全体で５８８チャネルビットから構成されている。

【０００３】このうち、フレーム同期信号は、２４チャ
ネルビットから構成され、他の情報と区別できるように
特定のパターンを有している。そして、上記フレーム同
期信号は、オーディオ情報を再生する際に、フレーム分
割のために使用されるとともに、フレーム内のデータを
所定の単位で分割するためのデータ分離用信号を生成す
るためにも使用される。

【０００４】このため、上記のＣＤを再生する再生装置
では、再生したディジタルデータ中からフレーム同期信
号を検出するための同期信号検出回路が設けられてい
る。また、上記再生装置では、例えばディスク上の傷に
よって生ずるドロップアウト等のためにフレーム同期信
号が欠落した場合に、欠落したフレーム同期信号を補間
する同期信号保護回路が設けられており、この回路は上
記の同期信号検出回路と組み合わせて使用されている。

【０００５】図５は、従来からの同期信号の検出保護回
路の構成の一例を示す。

【０００６】この同期信号の検出保護回路は、同期信号
検出回路１、アンド回路２、オア回路３、チャネルビッ
トカウンタ４、ウインドウ生成回路５、内挿数カウンタ
６、およびオア回路７から構成されている。そして、同
期信号検出回路１には、ＥＦＭ信号が信号変換回路８で
変換されたＮＲＺ信号が入力されるようになっている。
また、そのＥＦＭ信号からＰＬＬ回路９がクロック信号
ＰＬＣＫを生成し、このクロック信号ＰＬＣＫにより各
回路が動作するようになっている。

【０００７】次に、このような構成からなる従来からの
同期信号の検出保護回路の動作について、図６のタイム
チャートを参照して説明する。

【０００８】いま、図６に示す時刻ｔ１において、同期
信号検出回路１が図６（Ｂ）に示すように同期信号ＳＹ
ＮＣを検出すると、このときオア回路７からのウインド
ウ信号は図６（Ｃ）に示すように「Ｈ」レベルである。
このため、その同期信号ＳＹＮＣは、アンド回路２によ
り正規の同期信号ＤＴＳＹＮＣとして抽出されたのち、
オア回路３により同期信号ＤＴＩＰＳＹＮＣとして取り
出されてチャネルビットカウンタ４に供給される。

【０００９】チャネルビットカウンタ４は、オア回路３
からの同期信号ＤＴＩＰＳＹＮＣに基づいて計数動作を
行い、その計数値（カウント値）をウインドウ生成回路
５に出力するとともに、その計数値が所定値に達した時
点で図６（Ｅ）に示すような内挿用の同期信号ＩＰＳＹ
ＮＣをオア回路３に出力する。ウインドウ生成回路５
は、チャネルビットカウンタ４からの計数値に基づいて
図６（Ｇ）に示すようなウインドウ信号ＷＩＮ０を生成
し、これを内挿数カウンタ６およびオア回路７にそれぞ
れ出力する。

【００１０】時刻ｔ２において、同期信号検出回路１が
同期信号ＳＹＮＣを検出しなかった場合には、アンド回
路２からは正規の同期信号ＤＴＳＹＮＣは出力されな
い。しかし、チャネルビットカウンタ４からは、図６
（Ｅ）に示すように内挿用の同期信号ＩＰＳＹＮＣが出
力され、これがオア回路３に入力されるので、オア回路
３からはその同期信号ＩＰＳＹＮＣが内挿されて補間さ
れた同期信号ＤＴＩＰＳＹＮＣが出力される（図６
（Ｆ）参照）。また、このときには、アンド回路２から
正規の同期信号ＤＴＳＹＮＣが得られなかったので、そ
の旨が内挿数カウンタ６で計数され、その計数値が図６
（Ｈ）に示すように「１」となる。

【００１１】時刻ｔ３において、同期信号検出回路１が
同期信号ＳＹＮＣを再び検出できなかった場合には、オ
ア回路３からはチャネルビットカウンタ４からの同期信
号ＩＰＳＹＮＣが内挿されて補間された同期信号ＤＴＩ
ＰＳＹＮＣが出力される。また、このときには、内挿数
カウンタ６の計数値が図６（Ｈ）に示すように「２」と
なり、この計数値が「２」の期間は、内挿カウンタ６か
ら出力されるウインドウ信号ＷＩＮ１が図６（Ｉ）で示
すように「Ｈ」レベルになるとともに、オア回路７から
出力されるウインドウ信号も図６（Ｃ）に示すように
「Ｈ」レベルとなる。連続未検出回数は、この例では２
回としたが、任意の回数が可能である。

【００１２】さらに、時刻ｔ４において、同期信号検出
回路１が図６（Ｂ）に示すように同期信号ＳＹＮＣを検
出すると、このときオア回路７から出力されるウインド
ウ信号は「Ｈ」レベルであるので、その同期信号ＳＹＮ
Ｃは、アンド回路２により正規の同期信号ＤＴＳＹＮＣ
として抽出される。また、このときには、その同期信号
ＤＴＳＹＮＣにより内挿数カウンタ６が初期化されると
ともに、内挿数カウンタ６からオア回路７に出力される
ウインドウ信号ＷＩＮ１は図６（Ｉ）で示すように
「Ｈ」レベルから「Ｌ」レベルに変化すると同時に、オ
ア回路７から出力されるウインドウ信号も図６（Ｃ）に
示すように「Ｈ」レベルから「Ｌ」レベルに変化する。

【００１３】このように、図５の従来回路では、時刻ｔ
２とｔ３で同期信号検出回路１が同期信号ＳＹＮＣを検
出できなかったのち、時刻ｔ４において同期信号検出回
路１が同期信号ＳＹＮＣを最初に検出できたときには、
その最初に検出された同期信号ＳＹＮＣを正規のものと
して取り扱うようにしている。このため、最初に検出さ
れた同期信号ＳＹＮＣが誤りであった場合には、信頼性
に欠けて実用性に不向きであるという不都合がある。

【００１４】そこで、このような不都合を解消する同期
信号の検出保護回路として、図７に示すものが知られて
いる。

【００１５】この図７に示す従来回路が図５に示す従来
回路と異なる点は、図５に示す回路のチャネルビットカ
ウンタ４とウインドウ生成回路５を、メインチャネルビ
ットカウンタ４Ａとメインウインドウ生成回路５Ａと
し、かつ、サブチャネルビットカウンタ１０、サブウイ
ンドウ生成回路１１、および論理回路１２を追加したも
のである。そして、論理回路１２は、２つのアンド回路
１２１、１２２と、オア回路１２３とから構成したもの
である。

【００１６】このような構成からなる同期信号の検出保
護回路の動作について、図８のタイムチャートを参照し
て説明する。

【００１７】いま、図８に示す時刻ｔ１において、同期
信号検出回路１が同期信号ＳＹＮＣを検出すると、この
ときオア回路７からのメインウインドウ信号が図８
（Ｃ）に示すように「Ｈ」レベルであり、これが論理回
路１２を通ってアンド回路２に入力される。このため、
その同期信号ＳＹＮＣは、アンド回路２により正規の同
期信号ＤＴＳＹＮＣとして抽出されたのち、オア回路３
により同期信号ＤＴＩＰＳＹＮＣとして取り出されてメ
インチャネルビットカウンタ４Ａに出力される。

【００１８】時刻ｔ２において、同期信号検出回路１が
同期信号ＳＹＮＣを検出しなかった場合には、アンド回
路２からは正規の同期信号ＤＴＳＹＮＣは出力されな
い。しかし、メインチャネルビットカウンタ４Ａから
は、内挿用の同期信号ＩＰＳＹＮＣが出力され、これが
オア回路３に入力されるので、オア回路３からはその同
期信号ＩＰＳＹＮＣが内挿されて補間された同期信号Ｄ
ＴＩＰＳＹＮＣが出力される。また、このときには、ア
ンド回路２から正規の同期信号ＤＴＳＹＮＣが得られな
かったので、その旨が内挿数カウンタ６で計数され、そ
の計数値が図８（Ｈ）に示すように「１」となる。

【００１９】時刻ｔ３において、同期信号検出回路１が
同期信号ＳＹＮＣを再び検出できなかった場合には、オ
ア回路３の出力からはメインチャネルビットカウンタ４
Ａからの同期信号ＩＰＳＹＮＣが内挿されて補間された
同期信号ＤＴＩＰＳＹＮＣが出力される。また、このと
きには、内挿数カウンタ６の計数値が「２」となり、こ
の計数値が「２」の期間は、内挿カウンタ６から出力さ
れるウインドウ信号ＷＩＮ１が図８（Ｉ）で示すように
「Ｈ」レベルになるとともに、オア回路７のメインウイ
ンドウ信号も図８（Ｃ）に示すように「Ｈ」レベルとな
る。これも前記従来回路と同様に連続未検出回数を２回
と仮定した場合の例である。

【００２０】時刻ｔ４において、同期信号検出回路１が
同期信号ＳＹＮＣを検出すると、このときに内挿数カウ
ンタ６からのウインドウ信号ＷＩＮ１が図８（Ｉ）に示
すように「Ｈ」レベルであるので、サブチャネルビット
カウンタ４Ａは計数を開始し、その計数値をサブウイン
ドウ生成回路１１に出力する。サブウインドウ生成回路
１１は、その計数値が所定値になる前後の期間に図８
（Ｊ）で示すようなサブウインドウ信号を出力し、この
サブウインドウ信号をアンド回路１２２に出力する。ま
た、時刻ｔ４では、アンド回路２のゲート信号は「Ｌ」
レベルの状態にあるので、同期信号検出回路１で検出さ
れた同期信号ＳＹＮＣは、正規の同期信号ＤＴＳＹＮＣ
としてアンド回路２から抽出されない。

【００２１】時刻ｔ５において、同期信号検出回路１が
同期信号ＳＹＮＣを再び検出すると、上記の時刻ｔ４の
場合と同様に、サブチャネルビットカウンタ４Ａは計数
を開始するとともに、同期信号検出回路１で検出された
同期信号ＳＹＮＣは、正規の同期信号ＤＴＳＹＮＣとし
てアンド回路２から抽出されない。

【００２２】時刻ｔ６において、同期信号検出回路１が
図８（Ｂ）に示すように同期信号ＳＹＮＣをさらに検出
すると、このときには、サブウインドウ生成回路１１か
ら出力されるサブウインドウ信号が「Ｈ」レベルであ
り、これによりアンド回路２のゲート信号は「Ｈ」レベ
ルとなる。このため、同期信号検出回路１で検出された
同期信号ＳＹＮＣは、アンド回路２により正規の同期信
号ＤＴＳＹＮＣとして抽出される。

【００２３】さらに、時刻ｔ６では、その同期信号ＤＴ
ＳＹＮＣにより内挿数カウンタ６は初期化されるととも
に、内挿数カウンタ６からオア回路７に出力されるウイ
ンドウ信号ＷＩＮ１は図８（Ｉ）で示すように「Ｈ」レ
ベルから「Ｌ」レベルに変化すると同時に、オア回路７
から出力されるメインウインドウ信号も図８（Ｃ）に示
すように「Ｈ」レベルから「Ｌ」レベルに変化する。

【００２４】

【発明が解決しようとする課題】このように、図７の従
来回路では、同期信号検出回路１が所定の回数連続（前
記の例では２回連続）して同期信号ＳＹＮＣを検出でき
なかったのち、時刻ｔ４と時刻ｔ５で同期信号検出回路
１が同期信号ＳＹＮＣを２回検出できてもその同期信号
を正規のものとは扱わずに、時刻ｔ５から所定期間の経
過後の時刻ｔ６に同期信号が検出できた場合に初めて、
その同期信号を正規のものとして扱うようにした。この
ため、同期信号ＳＹＮＣを検出の際に、信頼性を確保で
きるという利点があるが、再同期化までに無駄な時間が
かかるという不都合がある。

【００２５】さらに、図７の従来回路では、図５の従来
回路にサブチャネルビットカウンタ１０、サブウインド
ウ生成回路１１、および論理回路１２が追加されている
ので、その回路規模が大きくなる上にその構成が複雑に
なるという不都合がある。

【００２６】そこで、本発明の目的は、上述の点に鑑
み、再同期の信頼性を確保しつつその再同期化までの時
間を短縮できる上に、回路規模を小型化ができるように
した同期信号の検出保護方法およびその検出保護回路を
提供することにある。

【００２７】

【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１および請求項２に
記載の各発明は、以下のように構成した。

【００２８】すなわち、請求項１に記載の発明は、フレ
ーム毎に同期信号を含むディジタルデータから前記同期
信号を検出したのち、この検出された同期信号をその周
期性に基づいて抽出し、他方、前記同期信号が検出され
ずに欠落する場合には同期信号を補間するようにした同
期信号の検出保護方法において、前記同期信号が所定の
回数連続して検出されなかった場合には、その後に検出
された同期信号を正規の同期信号と推定して抽出するよ
うにし、その後、前記同期信号が所定期間の経過後に再
び検出された場合には、その同期信号を抽出するととも
に、先に検出された同期信号を正規の同期信号と確定す
るようにしたものである。

【００２９】また、請求項２に記載の発明は、フレーム
毎に同期信号を含むディジタルデータから前記同期信号
を検出する同期信号検出手段と、この検出された同期信
号をその周期性に基づいて抽出する同期信号抽出手段
と、前記同期信号検出手段で前記同期信号が検出されず
に欠落する場合に、同期信号を補間する同期信号補間手
段と、前記同期信号検出手段が前記同期信号を検出でき
ない場合には、その検出できない回数を求める計数手段
とを備えた同期信号の検出保護回路において、前記計数
手段の計数値が第１所定値になったときに、前記同期信
号抽出手段が前記同期信号を抽出可能状態とし、この状
態で同期信号が検出された場合には、その同期信号を正
規の同期信号と推定して前記同期信号抽出手段が抽出し
たのち前記計数手段の計数値を第２所定値にセットし、
前記計数手段の計数値が第１所定値に達することなく同
期信号が検出された場合には、その同期信号を抽出する
とともに、先に検出された同期信号を正規の同期信号と
確定し、前記計数手段の計数値を初期化するように制御
する制御手段を備えたものである。

【００３０】さらに、請求項３に記載の発明は、請求項
２に記載の同期信号の検出保護回路において、前記計数
手段がセットされる前記第２所定値は、セットの直前の
計数値から１を減算した値である。

【００３１】このように本発明では、同期信号が所定の
回数連続して検出されなかった場合には、その後に検出
された同期信号を正規の同期信号と推定して抽出するよ
うにし、その後、同期信号が所定期間の経過後に再び検
出された場合には、その同期信号を抽出するとともに、
先に検出された同期信号を正規の同期信号と確定するよ
うにした。このため、再同期の信頼性を確保しつつその
再同期化までの時間を短縮できる上に、回路規模を小型
化できる。

【００３２】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しつつ説明する。

【００３３】図１は、本発明である同期回路の検出保護
回路の実施形態の構成を示すブロック図である。

【００３４】この実施形態にかかる同期回路の検出保護
回路は、図１に示すように、同期信号検出回路１、アン
ド回路２、オア回路３、チャネルビットカウンタ４、ウ
インドウ生成回路５、内挿数カウント処理回路２１、お
よびオア回路７を少なくとも備えている。

【００３５】同期信号検出回路１は、例えばＣＤから再
生されてフレーム毎に同期信号を含むディジタルデータ
中から、その同期信号を検出してアンド回路２に出力す
るように構成されている。アンド回路２は、オア回路７
からのウインドウ信号が「Ｈ」レベルにあるときに、同
期信号検出回路１で検出された同期信号ＳＹＮＣから正
規の同期信号ＤＴＳＹＮＣを抽出するように構成されて
いる。

【００３６】オア回路３は、アンド回路２からの同期信
号ＤＴＳＹＮＣと、チャネルビットカウンタ４からの内
挿用の同期信号ＩＰＳＹＮＣとにより論理和演算を行
い、同期信号ＤＴＩＰＳＹＮＣを出力するように構成さ
れている。

【００３７】チャネルビットカウンタ４は、オア回路３
からの同期信号ＤＴＩＰＳＹＮＣに基づいて計数動作を
行い、その計数値（カウント値）をウインドウ生成回路
５に出力するとともに、その計数値が所定値に達した時
点で上記の内挿用の同期信号ＩＰＳＹＮＣをオア回路３
に出力するように構成されている。

【００３８】ウインドウ生成回路５は、チャネルビット
カウンタ４からの計数値に基づいてウインドウ信号ＷＩ
Ｎ０を生成し、これを内挿数カウント処理回路２１およ
びオア回路７にそれぞれ出力するように構成されてい
る。

【００３９】内挿数カウント処理回路２１は、図２に示
すように、内挿数カウンタ２１１、信号生成回路２１
２、およびカウンタ制御回路２１３から構成されてい
る。

【００４０】内挿数カウンタ２１１は、図３（Ｇ）に示
すように、ウインドウ生成回路５からのウインドウ信号
ＷＩＮ０が「Ｈ」レベルの期間に、同期信号検出回路１
で同期信号ＳＹＮＣが検出されずに、アンド回路２から
同期信号ＤＴＳＹＮＣが抽出されない場合に、その回数
を計数するように構成されている（図３（Ｈ）を参
照）。

【００４１】信号生成回路２１２は、内挿数カウンタ２
１１からの計数値が所定値（この例では「２」）の期間
に、図３（Ｉ）に示すように「Ｈ」レベルとなるような
ウインドウ信号ＷＩＮ１を生成出力するように構成され
ている。また、カウンタ制御回路２１３は、アンド回路
２からの同期信号ＤＴＳＹＮＣと、信号生成回路２１２
からのウインドウ信号ＷＩＮ１とに基づき、後述のよう
に所要のタイミングでカウンタ２１１の計数値を「１」
だけ減算させる減算信号と、カウンタ２１１を初期化さ
せる初期化信号とを生成するように構成されている。

【００４２】ここで、同期信号検出手段は図１の同期信
号検出回路１が対応し、同期信号抽出手段は同図のアン
ド回路２やウインドウ生成回路５等が、同期信号補間手
段は同図のチャネルビットカウンタ４等が、計数手段は
図２の内挿数カウンタ２１１が、制御手段は図１の内挿
数カウント処理回路２１等がそれぞれ対応する。

【００４３】次に、このような構成からなる実施形態に
かかる同期回路の検出保護回路の動作について、図３お
よび図４のタイムチャートを参照して説明する。ここ
で、図４のＡ〜Ｃは、図３のＡ〜Ｃの各部分における動
作の詳細を示している。

【００４４】いま、図３に示す時刻ｔ１において、同期
信号検出回路１が図３（Ｂ）に示すように同期信号ＳＹ
ＮＣを検出すると、このときオア回路７からのウインド
ウ信号は図３（Ｃ）に示すように「Ｈ」レベルである。
このため、その同期信号ＳＹＮＣは、アンド回路２によ
り正規の同期信号ＤＴＳＹＮＣとして抽出されたのち、
オア回路３により同期信号ＤＴＩＰＳＹＮＣとして取り
出されてチャネルビットカウンタ４に供給される。

【００４５】チャネルビットカウンタ４は、オア回路３
からの同期信号ＤＴＩＰＳＹＮＣに基づいて計数動作を
行い、その計数値（カウント値）をウインドウ生成回路
５に出力するとともに、その計数値が所定値に達した時
点で図３（Ｅ）に示すような内挿用の同期信号ＩＰＳＹ
ＮＣをオア回路３に出力する。ウインドウ生成回路５
は、チャネルビットカウンタ４からの計数値に基づいて
図３（Ｇ）に示すようなウインドウ信号ＷＩＮ０を生成
し、これを内挿数カウント処理回路２１の内挿数カウン
タ２１１、およびオア回路７にそれぞれ出力する。

【００４６】時刻ｔ２において、同期信号検出回路１が
同期信号ＳＹＮＣを検出しなかった場合には、アンド回
路２からは正規の同期信号ＤＴＳＹＮＣは出力されな
い。しかし、チャネルビットカウンタ４からは、図３
（Ｅ）に示すように内挿用の同期信号ＩＰＳＹＮＣが出
力され、これがオア回路３に入力されるので、オア回路
３からはその同期信号ＩＰＳＹＮＣが内挿されて補間さ
れた同期信号ＤＴＩＰＳＹＮＣが出力される（図３
（Ｆ）参照）。また、このときには、アンド回路２から
正規の同期信号ＤＴＳＹＮＣが得られなかったので、そ
の旨が内挿数カウンタ２１１で計数され、その計数値が
図３（Ｈ）に示すように「１」となる。

【００４７】時刻ｔ３において、同期信号検出回路１が
同期信号ＳＹＮＣを再び検出できなかった場合には、オ
ア回路３からはチャネルビットカウンタ４からの同期信
号ＩＰＳＹＮＣが内挿されて補間された同期信号ＤＴＩ
ＰＳＹＮＣが出力される。また、このときには、内挿数
カウンタ２１の計数値が図３（Ｈ）に示すように「２」
となる。この計数値が「２」の期間は、信号生成回路２
１２で生成されるウインドウ信号ＷＩＮ１が図３（Ｉ）
で示すように「Ｈ」レベルになるとともに、オア回路７
から出力されるウインドウ信号も図３（Ｃ）に示すよう
に「Ｈ」レベルとなる。連続未検出回数は、この例では
２回としたが、任意の回数が可能である。

【００４８】ここで、時刻ｔ３の前後における各部のよ
り具体的な波形は、図４のＡに示すようになる。これか
らわかるように、チャネルビットカウンタ４は、クロッ
クＰＬＣＫ（図５のＰＬＬ回路９から生成される信号）
の立ち上がりで計数動作を行い、その計数値が「５８
７」になると、同期信号ＩＰＳＹＮＣを出力し、オア回
路３からの同期信号ＤＴＩＰＳＹＮＣの立ち下がりで初
期化される。また、ウインドウ生成回路５から出力され
るウインドウ信号ＷＩＮ０は、チャネルビットカウンタ
４からの計数値の「５８７」の前後で「Ｈ」レベルとな
る。この例では、±４ＰＬＣＫとしてある。

【００４９】時刻ｔ４において、同期信号検出回路１が
同期信号ＳＹＮＣを検出すると、このときオア回路７か
ら出力されるウインドウ信号は「Ｈ」レベルであるの
で、その同期信号ＳＹＮＣは、アンド回路２により正規
の同期信号ＤＴＳＹＮＣとして抽出される。また、この
ときには、カウンタ制御回路２１３が、アンド回路２か
らの同期信号ＤＴＳＹＮＣの立ち下がりと、信号生成回
路２１２からのウインドウ信号ＷＩＮ１の立ち下がりと
に基づき減算信号を生成し、この減算信号を内挿数カウ
ンタ２１１に送出する（図４のＢの部分を参照）。これ
により、内挿数カウンタ２１１の計数値が図３（Ｈ）お
よび図４のＢの部分に示すように「１」となる。

【００５０】また、時刻ｔ４では、信号生成回路２１２
から出力されるウインドウ信号ＷＩＮ１は図３（Ｉ）で
示すように「Ｈ」レベルから「Ｌ」レベルに変化し、こ
れに伴い、オア回路７から出力されるウインドウ信号も
図３（Ｃ）に示すように「Ｈ」レベルから「Ｌ」レベル
に変化する。

【００５１】時刻ｔ５において、同期信号検出回路１が
同期信号ＳＹＮＣを検出できなかった場合には、各部の
動作は時刻ｔ３の場合と同様な動作となる。

【００５２】時刻ｔ６において、同期信号検出回路１が
同期信号ＳＹＮＣを検出した場合には、その同期信号Ｓ
ＹＮＣは、アンド回路２により正規の同期信号ＤＴＳＹ
ＮＣとして抽出される。また、このときには、カウンタ
制御回路２１３が減算信号を生成し、この減算信号を内
挿数カウンタ２１１に送出するので、内挿数カウンタ２
１１の計数値は「１」となる。また、時刻ｔ６では、信
号生成回路２１２から出力されるウインドウ信号ＷＩＮ
１は「Ｈ」レベルから「Ｌ」レベルに変化し、これに伴
いオア回路７から出力されるウインドウ信号も「Ｈ」レ
ベルから「Ｌ」レベルに変化する。

【００５３】次に、時刻ｔ７において、同期信号検出回
路１が同期信号ＳＹＮＣを検出した場合には、その同期
信号ＳＹＮＣは、アンド回路２により正規の同期信号Ｄ
ＴＳＹＮＣとして抽出される。また、このときには、図
３のＣに示すように、カウンタ制御回路２１３がアンド
回路２からの同期信号ＤＴＳＹＮＣと、信号生成回路２
１２からのウインドウ信号ＷＩＮ１とに基づき初期化信
号を生成し、この初期化信号を内挿数カウンタ２１１に
送出する。これにより、内挿数カウンタ２１１の計数値
が図３（Ｈ）および図４（Ｈ）に示すように「０」とな
って初期化される。

【００５４】なお、図４（Ｆ）に示す信号波形ＳＩＧ
は、アンド回路２からの同期信号ＤＴＳＹＮＣとウイン
ドウ生成回路５からのウインドウ信号ＷＩＮ０に基づい
て生成され、同期信号ＤＴＳＹＮＣがウインドウ信号Ｗ
ＩＮ０の「Ｈ」レベルの期間に検出された旨を示す信号
である。

【００５５】以上説明したように、この実施形態にかか
る同期信号の検出保護回路では、時刻ｔ２、ｔ３におい
て同期信号検出回路１が連続して同期信号ＳＹＮＣを検
出できなかったのち、時刻ｔ６において同期信号ＳＹＮ
Ｃが検出された場合には、その同期信号を正規のものと
していったん推定し、その後、時刻ｔ６から所定期間の
経過後の時刻ｔ７において同期信号ＳＹＮＣが再び検出
された場合には、時刻ｔ６における同期信号を正規のも
のとして確定するようにした。

【００５６】一方、時刻ｔ４においても同期信号ＳＹＮ
Ｃが検出されるが、時刻ｔ４から所定期間の経過後の時
刻ｔ５において同期信号ＳＹＮＣが検出できなかったた
め、時刻ｔ４における同期信号は正規のものと確定する
には至らない。

【００５７】このため、この実施形態にかかる同期信号
の検出保護回路では、再同期の信頼性を確保しつつ、そ
の再同期がかかるまでの時間を図７の従来回路に比べて
１同期信号分だけ早め、もって再同期化の時間を短縮で
きる。

【００５８】また、この実施形態にかかる同期信号の検
出保護回路では、図５の従来回路の内挿数カウンタ６の
みを内挿数カウント処理回路２１に代え、他の部分の構
成は図５の従来回路と同一としたので、図７の従来回路
に比べて回路規模を小さくすることができる。

【００５９】なお、この実施形態では、同期信号が含ま
れるディジタルデータをＣＤから再生されたものとした
が、本発明は、そのディジタルデータが同期信号を所定
の周期毎に含むものであれば、ＤＶＤなどの各種の記録
媒体から再生されたディジタルデータについても適用可
能である。

【００６０】

【発明の効果】以上説明したように、本発明によれば、
所定の回数連続して同期信号が検出されなかった場合に
は、その後に検出された同期信号を正規の同期信号と推
定して抽出するようにし、その後、同期信号が所定期間
の経過後に再び検出された場合には、その同期信号を抽
出するとともに、先に検出された同期信号を正規の同期
信号と確定するようにしたので、再同期の信頼性を確保
しつつその再同期化までの時間を短縮できる上に、回路
規模を小型化できる。

【図面の簡単な説明】

【図１】本発明の実施形態の構成を示すブロック図であ
る。

【図２】図１に示す内挿数カウント処理回路の詳細な構
成を示すブロック図である。

【図３】本発明の実施形態の動作を説明するタイムチャ
ートである。

【図４】図３の要部を拡大したタイムチャートである。

【図５】従来回路の構成を示すブロック図である。

【図６】図５の回路の動作を説明するタイムチャートで
ある。

【図７】従来回路の他の構成を示すブロック図である。

【図８】図７の回路の動作を説明するタイムチャートで
ある。

【符号の説明】

１同期信号検出回路２アンド回路３、７オア回路４チャネルビットカウンタ５ウインドウ生成回路２１内挿数カウント処理回路２１１内挿数カウンタ２１２信号生成回路２１３カウンタ制御回路

Claims

【特許請求の範囲】

【請求項１】フレーム毎に同期信号を含むディジタル
データから前記同期信号を検出したのち、この検出され
た同期信号をその周期性に基づいて抽出し、他方、前記
同期信号が検出されずに欠落する場合には同期信号を補
間するようにした同期信号の検出保護方法において、前記同期信号が所定の回数連続して検出されなかった場
合には、その後に検出された同期信号を正規の同期信号
と推定して抽出するようにし、その後、前記同期信号が所定期間の経過後に再び検出さ
れた場合には、その同期信号を抽出するとともに、先に
検出された同期信号を正規の同期信号と確定するように
したことを特徴とする同期信号の検出保護方法。
【請求項２】フレーム毎に同期信号を含むディジタル
データから前記同期信号を検出する同期信号検出手段
と、この検出された同期信号をその周期性に基づいて抽
出する同期信号抽出手段と、前記同期信号検出手段で前
記同期信号が検出されずに欠落する場合に、同期信号を
補間する同期信号補間手段と、前記同期信号検出手段が
前記同期信号を検出できない場合には、その検出できな
い回数を求める計数手段とを備えた同期信号の検出保護
回路において、前記計数手段の計数値が第１所定値になったときに、前
記同期信号抽出手段が前記同期信号を抽出可能状態と
し、この状態で同期信号が検出された場合には、その同
期信号を正規の同期信号と推定して前記同期信号抽出手
段が抽出したのち前記計数手段の計数値を第２所定値に
セットし、前記計数手段の計数値が第１所定値に達することなく同
期信号が検出された場合には、その同期信号を抽出する
とともに、先に検出された同期信号を正規の同期信号と
確定し、前記計数手段の計数値を初期化するように制御
する制御手段を備えたことを特徴とする同期信号の検出
保護回路。
【請求項３】前記計数手段がセットされる前記第２所
定値は、セットの直前の計数値から１を減算した値であ
ることを特徴とする請求項２に記載の同期信号の検出保
護回路。