JPH04326219A - ポインタ処理回路 - Google Patents

ポインタ処理回路

Info

Publication number
JPH04326219A
JPH04326219A JP3122464A JP12246491A JPH04326219A JP H04326219 A JPH04326219 A JP H04326219A JP 3122464 A JP3122464 A JP 3122464A JP 12246491 A JP12246491 A JP 12246491A JP H04326219 A JPH04326219 A JP H04326219A
Authority
JP
Japan
Prior art keywords
pointer
stuff
data
value
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3122464A
Other languages
English (en)
Other versions
JP3156273B2 (ja
Inventor
Hiroaki Kaneko
金子 博昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12246491A priority Critical patent/JP3156273B2/ja
Priority to US07/874,048 priority patent/US5303242A/en
Priority to CA002066971A priority patent/CA2066971C/en
Publication of JPH04326219A publication Critical patent/JPH04326219A/ja
Application granted granted Critical
Publication of JP3156273B2 publication Critical patent/JP3156273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明はポインタ処理回路に関し、特にス
タッフ同期により多重化された多重化データから分離さ
れた各データ信号について、ポインタ処理を行ってスタ
ッフ制御をなす場合のポインタ処理回路に関するもので
ある。
【0002】
【従来技術】従来のかかるポインタ処理回路は図4に示
す構成となっている。図では簡単化のために多重化され
たデータ数を#1〜#3までの3つとして示しており、
各データ信号#1〜#3についてのポインタ処理回路は
全て同一構成となっている。
【0003】データ信号#1についてのみ以下説明する
。スタッフ同期方式により多重化されたデータから分離
されたデータ信号#1はポインタ検出回路2aに入力さ
れる。このポインタ検出回路2aは、図5のタイムチャ
ートの(A)に示す如く、データ信号#1内の固定され
た位置(タイムスロット)Pに挿入されているポインタ
情報を、(B)に示すポインタ検出タイミング信号によ
り検出し、デコードしてポインタ値とする。
【0004】このポインタ値は(C)に示す様に、対応
1フレームの間保持されているものである。(A)のポ
インタ情報は、スタッフ同期のためにデータ信号中にお
いて位相が固定していないデータの位相情報であり、こ
のポインタ情報を、ポインタ検出回路2aにより検出デ
コードすることにより、ポインタ値すなわちそのフレー
ム中のデータ先頭位置として得るものである。
【0005】このポインタ値はスタッフ判定回路6aへ
入力される。スタッフ判定回路6aは当該フレームのデ
ータのスタッフ状態を判定するものである。その判定方
法としては、正スタッフ状態を判定する正スタッフ判定
部と負スタッフ状態を判定する負スタッフ判定部とを設
け、両判定部に現フレームのポインタ値と前フレームま
での正常ポインタ値(参照用ポインタ値)とを入力して
これ等2つの値を比較し、正スタッフ時には正スタッフ
判定部からの出力を“H”とし、負スタッフ時には負ス
タッフ判定部からの出力を“H”とするようになってい
る。
【0006】一方、クロック作成回路9が全てのデータ
信号#1〜#3のポインタ処理回路に対して共通に設け
られている。このクロック作成回路9は動作クロック信
号CLK を入力とし、正負両スタッフ時でない場合に
用いられるクロックBと、正スタッフ時に用いられクロ
ックBに対して波数が多いクロックAと、負スタッフ時
に用いられクロックBに対して波数が少ないクロックC
とを夫々生成する。
【0007】セレクタ7aはスタッフ判定回路6aから
の判定出力に応じてクロック作成回路9からのクロック
A〜Cの1つを選択して位相カウンタ8aのクロック入
力とするものである。
【0008】比較回路4aはこの位相カウンタ8aのカ
ウント値とポインタ検出回路2aからのポインタ値とを
比較して、両者が一致したときにそのフレームのデータ
先頭位置を示す信号を発生する。
【0009】図6は比較回路4aによるデータ先頭位置
検出動作のタイミングを示す図である。(A)に示す様
に、データ信号中のポインタPを有するフレームが負ス
タッフ状態であったとする。このとき、ポインタPの直
後のタイムスロットには、負スタッフであることを示す
負スタッフ用ビットNがある。その次のタイムスロット
から、各タイムスロット固有のポインタオフセット値が
あるものとみなせる。
【0010】このとき、セレクタ7aは負スタッフ用ク
ロックCを選択しており、よって位相カウンタ8aはク
ロック波数が1だけ少ないクロックをカウントすること
になる。そのために、位相カウンタ8aのカウント内容
は図6(A)の、負スタッフ用ビットNの次のタイムス
ロットに示されるポインタオフセット値となる。
【0011】このポインタオフセット値と(B)に示す
ポインタ値Kとが比較されて、一致したときに(C)に
示すデータ先頭位置信号が発生されるのである。
【0012】このデータ先頭位置信号の発生タイミング
により、次のタイミング回路5aはデータ処理に必要な
各種タイミング信号を発生する。例えば、図6(D)に
示す如く、データ先頭位置から3ビット毎に1ビット幅
の“L”を有するタイミング信号を生成して、次段の図
示せぬデータ処理回路へ出力する。
【0013】この様な従来のポインタ処理回路では、多
重信号から分離されたデータ信号の各々に対してデータ
先頭位置を検出するための位相カウンタ4a〜4cを、
各データ信号毎に設けており、この位相カウンタへの入
力クロック信号の波数をスタッフ状態に応じて増減させ
ることにより、スタッフ処理を行っている。
【0014】位相カウンタをデータ信号毎に夫々対応し
て設けているので、回路規模の増大となると共にコスト
アップをも招く要因となる。
【0015】
【発明の目的】そこで、本発明はこの様な従来技術の欠
点を解決すべくなされたものであって、その目的とする
ところは、回路規模の縮小を可能としてローコスト化を
図ったポインタ処理回路を提供することにある。
【0016】
【発明の構成】本発明によるポインタ処理回路は、スタ
ッフ同期により多重化された多重化信号から分離された
各データ信号に夫々対応して設けられ、対応データのデ
ータ先頭位置を示しかつスタッフ状態情報を含むポイン
タを読取るポインタ検出手段と、前記データ信号に夫々
対応して設けられ、対応ポインタ値出手段により読取ら
れたポインタから前記スタッフ状態情報を検出して正ス
タッフ時には前記ポインタの値を1増加させ、負スタッ
フ時には前記ポインタの値を1減少させるスタッフ処理
手段と、前記データ信号に対して共通に設けられ、前記
データ信号の1タイムスロットの周波数に等しい周波数
を有するクロック信号に同期して、データ部の各タイム
スロット各々に固有のポインタオフセット値のカウント
を行う位相カウント手段と、前記データ信号に夫々対応
して設けられ、前記位相カウント手段のカウント値と対
応スタッフの処理手段によるスタッフ処理後のポインタ
の値とを比較して前記データ先頭位置を検出する比較手
段とを含むことを特徴とする。
【0017】
【実施例】以下に本発明の実施例を図面を参照しつつ詳
細に説明する。
【0018】図1は本発明の実施例のブロック図であり
、図4と同等部分は同一符号により示している。尚、本
実施例でも、データ信号を#1〜#3の3個としている
が、これに限定されない。
【0019】各データ信号に対するポインタ処理回路(
破線で囲む部分)は全て同一構成であるので、データ信
号#1に対する回路についてのみ以下説明する。
【0020】多重データから分離された信号#1はポイ
ンタ検出回路2aに入力され、各フレーム毎のポインタ
が抽出されて得られる。この抽出されて検出されたポイ
ンタはスタッフ処理回路3aへ入力され、スタッフ状態
に応じてこのポインタの値が±1の増減処理を受ける。
【0021】図2はこのスタッフ処理回路3aの具体的
回路例を示す図である。正スタッフ判定回路30及び負
スタッフ判定回路31は、現フレームの検出ポインタ値
Bとラッチ部36に格納された前フレームのポインタ値
Iとを夫々比較する。
【0022】正スタッフ判定回路30により正スタッフ
が検出されると、正スタッフ指示信号Cが“H”となり
、負スタッフ判定回路31により負スタッフが検出され
ると、負スタッフ指示信号Dが“H”となり、正負スタ
ッフでないときには、両指示信号C,Dは共に“L”と
なる。
【0023】スタッフ制御回路32は正、負スタッフ判
定回路30,31の各出力C,Dの監視を行い、正、負
スタッフの一方が検出されていれば、制御信号Jを“H
”とし、また正負スタッフでないときには、制御信号J
を“L”とする。
【0024】アンドゲート33及び34は正及び負スタ
ッフ指示信号C及びDを各一入力とし、他入力として制
御信号Jが供給される。これ等両アンドゲート33及び
34の出力E及びFは加減算回路35へ入力され、前フ
レームのポインタ値Iに対する±1の加減算を制御する
【0025】すなわち、加減算回路35は前フレームの
ポインタ値Iに対して、アンドゲート33の出力Eが“
H”のときすなわち正スタッフ状態のとき、「+1」し
た値を出力Gに生成し、アンドゲート34の出力Fが“
H”のときすなわち負スタッフ状態のとき、「−1」を
した値を出力Gに生成する。また、アンドゲート33,
34の各出力E,Fが共に“L”のときすなわち正負両
スタッフ状態でないとき、前フレームのポインタ値Iを
そのまま出力Gに生成する。この出力Gが現フレームの
ポインタ値となる。
【0026】ラッチ部36はこの出力Gをタイミング信
号Hによりラッチして次のフレームに対する参照ポイン
タ値Iとして導出するものである。
【0027】図3は図2に示すスタッフ処理回路の動作
を示すタイムチャートであり、図3(A)〜(I)は図
2の各部信号A〜Iと夫々対応しているものとする。
【0028】いまここで、各フレームのポインタ情報に
ついて詳述すると、ポインタ情報は例えば2バイトの1
6ビット構成とされ、対応するフレーム内のデータの先
頭位置を示す情報とスタッフ状態を示すスタッフ状態情
報とを含んでいる。簡単化のためにこのポインタ情報を
10ビットとして、図7に第Mフレーム〜第M−4フレ
ームまでのポインタ情報の例を示す。
【0029】第Mフレームのポインタ情報であるポイン
タがmであり、図7の最上列に示すビット構成であった
とする。このとき、次の第M+1フレームは前フレーム
に対して正スタッフ状態であれば、そのフレームのポイ
ンタは図7の2段目に示す様に、第Mフレームのポイン
タに対して奇数ビットが夫々反転したものとなっている
【0030】一方、前フレームに対して負スタッフ状態
であれば、そのフレームのポインタは前フレームのポイ
ンタに対して偶数ビットが夫々反転したものとなってお
り、図7の3段目と4段目の関係となっている。
【0031】この様な関係のポインタ情報が入力された
場合について、図2のスタッフ処理回路の動作を図4の
タイムチャートを参照しつつ説明する。第Mフレームが
正負両スタッフ状態でないとき、そのポインタ値をmと
すると、このポインタ値mがラッチ部36に次のフレー
ム間ラッチされる。
【0032】このラッチ出力Iであるmが次の第M+1
フレームの正負スタッフ状態に応じて加減算回路35に
より、±1されることになるが、本例では図7に示す如
く第M+1フレームは正スタッフ状態であることから、
正スタッフ判定回路30はこれを検出して出力Cを“H
”とする。このときの正スタッフの判定は、図7に示す
様に第Mフレームと第M+1フレームとの奇数ビット同
士の反転を検出することにより行われるのである。
【0033】従って、アンドゲート33から“H”の出
力Eが生成され、加減算回路35はラッチ部36の出力
Iのmに+1を行い、現フレームのポインタ値Gとして
m+1を出力する。これが次段の比較回路4a(図1)
の1入力となると共に、ラッチ部36にラッチされる。 このラッチされたm+1なるポインタ値の具体例が図3
の3段目に示されており、この値が第M+2フレームの
参照ポインタ値となる。
【0034】次の第M+2フレームは図3に示す如く正
負両スタッフ状態ではないので、加減算回路35の出力
Gはラッチ部36の出力Iであるm+1なるポインタ値
をそのまま導出して次段の比較回路4aの1入力とする
と共に、ラッチ部36へ入力する。
【0035】次の第M+3フレームは図3に示す如く負
スタッフ状態となっているので、負スタッフ判定回路3
1はこれを検出して出力Dを“H”とする。このときの
負スタッフの判定は、図7に示す様に第M+2フレーム
と第M+3フレームとの偶数ビット同士の反転を検出す
ることにより行われる。
【0036】従って、アンドゲート34から“H”の出
力Fが生成され、加減算回路35はラッチ部36の出力
Iのm+1に−1を行い、現フレームのポインタ値Gと
してmを出力する。
【0037】再び図1に戻ると、スタッフ処理回路3a
の出力である加減算処理されたポインタ値(図3(G)
及び図2G)と位相カウンタ1とが比較回路4aにて比
較される。
【0038】この位相カウンタ1は全てのデータ信号に
対して共通に設けられており、データ部のタイムスロッ
ト各々に固有のポインタオフセット値のカウントをクロ
ックCLK により行う。
【0039】比較回路4aにおいて一致が検出されたと
きに、そのフレームのデータ先頭位置が検出され、タイ
ミング回路5aへ入力される。タイミング回路5aは図
4の従来例と同様に、データ信号を処理するうえで必要
なタイミング信号を生成する。
【0040】
【発明の効果】以上述べた如く、本発明によれば、多重
信号から分離された各データ信号に対するスタッフ処理
を、各データ信号毎のポインタの値をスタッフ状態に応
じて増減させることで行っているので、各データ信号に
共通した単一の位相カウンタにより全データ信号に対す
るポインタオフセット値のカウントを行うことができ、
よって回路規模の縮小が可能となるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施例の回路ブロック図である。
【図2】本発明の実施例におけるスタッフ処理回路の具
体例を示す回路図である。
【図3】図2のスタッフ処理回路の動作を示す各部タイ
ミングチャートである。
【図4】従来のスタッフ処理回路のブロック図である。
【図5】従来のスタッフ処理回路の動作を説明する図で
ある。
【図6】従来のスタッフ処理回路の動作を説明する図で
ある。
【図7】本発明の実施例の動作を説明するためのポイン
タの内容例を示す図である。
【符号の説明】
1  位相カウンタ 2a〜2c  ポインタ検出回路 3a〜3c  スタッフ処理回路 4a〜4c  比較回路 5a〜5c  タイミング信号発生回路30  正スタ
ッフ判定回路 31  負スタッフ判定回路 32  スタッフ制御回路 35  加減算回路 36  ラッチ部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  スタッフ同期により多重化された多重
    化信号から分離された各データ信号に夫々対応して設け
    られ、対応データのデータ先頭位置を示しかつスタッフ
    状態情報を含むポインタを読取るポインタ検出手段と、
    前記データ信号に夫々対応して設けられ、対応ポインタ
    値出手段により読取られたポインタから前記スタッフ状
    態情報を検出して正スタッフ時には前記ポインタの値を
    1増加させ、負スタッフ時には前記ポインタの値を1減
    少させるスタッフ処理手段と、前記データ信号に対して
    共通に設けられ、前記データ信号の1タイムスロットの
    周波数に等しい周波数を有するクロック信号に同期して
    、データ部の各タイムスロット各々に固有のポインタオ
    フセット値のカウントを行う位相カウント手段と、前記
    データ信号に夫々対応して設けられ、前記位相カウント
    手段のカウント値と対応スタッフの処理手段によるスタ
    ッフ処理後のポインタの値とを比較して前記データ先頭
    位置を検出する比較手段とを含むことを特徴とするポイ
    ンタ処理回路。
JP12246491A 1991-04-25 1991-04-25 ポインタ処理回路 Expired - Fee Related JP3156273B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP12246491A JP3156273B2 (ja) 1991-04-25 1991-04-25 ポインタ処理回路
US07/874,048 US5303242A (en) 1991-04-25 1992-04-24 Destuffing control by modifying detected pointer with differential value
CA002066971A CA2066971C (en) 1991-04-25 1992-04-24 Destuffing control by modifying detected pointer with differential value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12246491A JP3156273B2 (ja) 1991-04-25 1991-04-25 ポインタ処理回路

Publications (2)

Publication Number Publication Date
JPH04326219A true JPH04326219A (ja) 1992-11-16
JP3156273B2 JP3156273B2 (ja) 2001-04-16

Family

ID=14836506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12246491A Expired - Fee Related JP3156273B2 (ja) 1991-04-25 1991-04-25 ポインタ処理回路

Country Status (3)

Country Link
US (1) US5303242A (ja)
JP (1) JP3156273B2 (ja)
CA (1) CA2066971C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644567A (en) * 1994-08-03 1997-07-01 Fujitsu Limited Line switching method and line switching apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3078183B2 (ja) * 1994-09-26 2000-08-21 沖電気工業株式会社 データ受信装置
US5898897A (en) * 1996-10-18 1999-04-27 Samsung Electronics Company, Ltd. Bit stream signal feature detection in a signal processing system
JP7471265B2 (ja) 2021-09-22 2024-04-19 フクシマガリレイ株式会社 ショーケース

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658152A (en) * 1985-12-04 1987-04-14 Bell Communications Research, Inc. Adaptive rate multiplexer-demultiplexer
CA1262173A (en) * 1986-05-29 1989-10-03 James Angus Mceachern Synchronization of asynchronous data signals
US4935921A (en) * 1986-09-30 1990-06-19 Nec Corporation Cross-connection network using time switch
JPH0712166B2 (ja) * 1988-12-05 1995-02-08 富士通株式会社 同期多重伝送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5644567A (en) * 1994-08-03 1997-07-01 Fujitsu Limited Line switching method and line switching apparatus

Also Published As

Publication number Publication date
JP3156273B2 (ja) 2001-04-16
US5303242A (en) 1994-04-12
CA2066971C (en) 1997-02-25
CA2066971A1 (en) 1992-10-26

Similar Documents

Publication Publication Date Title
US5612979A (en) Synchronous circuit
US5550878A (en) Phase comparator
JPH04326219A (ja) ポインタ処理回路
US4628519A (en) Digital phase-locked loop circuit
JPH0619912B2 (ja) デジタル磁気記録再生装置
JPS61222072A (ja) デイジタル磁気記録再生装置
JPH08249822A (ja) シンク検出方法及びシンク検出回路
JPH0590970A (ja) Cmiエンコーダ回路
JP2002319928A (ja) 中心位相判定回路とその中心位相判定方法
JPH0514301A (ja) ポインタ処理回路
KR0172459B1 (ko) 클럭재생방법 및 장치
JP2000260131A (ja) 同期信号の検出保護方法およびその検出保護回路
JP2546137B2 (ja) パリティエラーモニタ回路
JP2792120B2 (ja) ディジタル位相制御回路
JPH08237232A (ja) データ乗換回路
JP2819955B2 (ja) 装置内誤り監視回路
JP3742092B2 (ja) 中心位相判定回路とその中心位相判定方法
JPH04298133A (ja) フレーム同期回路
JPH0220941A (ja) データ識別回路
KR940004510B1 (ko) Vcr의 동기신호 검출장치
JP3048424B2 (ja) 零連続抑圧符号復号回路
KR960008391B1 (ko) 프레임동기재생회로
JPH02281476A (ja) カード読取装置
JPH10164044A (ja) 信号検出回路
JPH1116296A (ja) 同期パターン抽出方法及び同期パターン抽出装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees