JPH0514301A - ポインタ処理回路 - Google Patents
ポインタ処理回路Info
- Publication number
- JPH0514301A JPH0514301A JP3185274A JP18527491A JPH0514301A JP H0514301 A JPH0514301 A JP H0514301A JP 3185274 A JP3185274 A JP 3185274A JP 18527491 A JP18527491 A JP 18527491A JP H0514301 A JPH0514301 A JP H0514301A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- offset value
- stuff
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 従来はチャネルごとに位相カウンタを設けて
いるため、回路規模が大きくなっていたのを各チャネル
に共通の位相カウンタとして回路規模を小さくする。 【構成】 位相カウンタ１に続いて位相制御回路２を設
けて非スタッフ時のポインタオフセット値に対して正ス
タッフ、負スタッフ用のポインタオフセット値を作成
し、チャネル信号ごとのスタッフ状態により３つのポイ
ンタオフセット値のいずれかを選択することで比較ポイ
ンタ値と比較してポインタ処理を行う。
いるため、回路規模が大きくなっていたのを各チャネル
に共通の位相カウンタとして回路規模を小さくする。 【構成】 位相カウンタ１に続いて位相制御回路２を設
けて非スタッフ時のポインタオフセット値に対して正ス
タッフ、負スタッフ用のポインタオフセット値を作成
し、チャネル信号ごとのスタッフ状態により３つのポイ
ンタオフセット値のいずれかを選択することで比較ポイ
ンタ値と比較してポインタ処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は、ポインタ処理回路に関
する。本発明は例えばＳＴＭ（ SynchoronusTransfer M
ode）の伝送ネットワークで使用されるもので、多重分
離された各チャネル信号のデータ先頭位置を検出するた
めのポインタ処理に関する。
する。本発明は例えばＳＴＭ（ SynchoronusTransfer M
ode）の伝送ネットワークで使用されるもので、多重分
離された各チャネル信号のデータ先頭位置を検出するた
めのポインタ処理に関する。
【０００２】
【従来の技術】従来の多重信号中の各チャネル信号に対
するポインタ処理回路の構成を図３に示す。各チャネル
毎にそのデータ中のポインタ値を検出するポインタ値検
出回路３、前のフレームの値と比較し、ある規則による
処理等を行ってスタッフ実行が行われているか否かの判
定を行うスタッフ処理回路４、スタッフの状況によりク
ロックを選択する選択回路５、この選択回路５で選択さ
れたクロックのカウントを行いポインタオフセット値を
出力する位相カウンタ１、この位相カウンタ１の出力す
るチャネルごとのクロックのカウント結果によるポイン
タオフセット値とポインタ値とを比較する比較回路６、
クロック信号１０１とタイミング信号１２１とから正ス
タッフ用クロック、負スタッフ用クロックおよび非スタ
ッフ用クロックを作成するクロック作成カウンタ８を設
け、このクロック作成カウンタ８の出力する３つのクロ
ックを選択回路５で選択する構成となっている。
するポインタ処理回路の構成を図３に示す。各チャネル
毎にそのデータ中のポインタ値を検出するポインタ値検
出回路３、前のフレームの値と比較し、ある規則による
処理等を行ってスタッフ実行が行われているか否かの判
定を行うスタッフ処理回路４、スタッフの状況によりク
ロックを選択する選択回路５、この選択回路５で選択さ
れたクロックのカウントを行いポインタオフセット値を
出力する位相カウンタ１、この位相カウンタ１の出力す
るチャネルごとのクロックのカウント結果によるポイン
タオフセット値とポインタ値とを比較する比較回路６、
クロック信号１０１とタイミング信号１２１とから正ス
タッフ用クロック、負スタッフ用クロックおよび非スタ
ッフ用クロックを作成するクロック作成カウンタ８を設
け、このクロック作成カウンタ８の出力する３つのクロ
ックを選択回路５で選択する構成となっている。
【０００３】その動作をチャネル１でのポインタ処理動
作で説明する。チャネル１信号１０６に対してポインタ
値検出回路３1 でポインタ値を検出し、スタッフ処理回
路４1 でスタッフ状態を検出して、選択回路５1 にスタ
ッフ状態に基づいて選択すべきクロックを指示するスタ
ッフ指示信号１１０を与える。またスタッフ処理により
比較回路６1 で比較すべき比較ポインタ値１１１を与え
る。選択回路５1 はスタッフ指示信号１１０に基づき位
相カウンタ１1 に与えるクロックを正スタッフ用クロッ
ク１１８、負スタッフ用クロック１１７、非スタッフ用
クロック１１６のいずれかを選択して位相カウンタ１1
に与える。位相カウンタ１1 は選択されたクロックをカ
ウントして、このカウント値すなわち、スタッフ用ポイ
ンタオフセット値を比較回路６1 に出力し、比較回路６
1 でスタッフ処理回路４1 から出力される比較ポインタ
値１１１と比較して二つの値が一致したときにこのチャ
ネル１信号のデータ先頭位置信号１１３を出力する。
作で説明する。チャネル１信号１０６に対してポインタ
値検出回路３1 でポインタ値を検出し、スタッフ処理回
路４1 でスタッフ状態を検出して、選択回路５1 にスタ
ッフ状態に基づいて選択すべきクロックを指示するスタ
ッフ指示信号１１０を与える。またスタッフ処理により
比較回路６1 で比較すべき比較ポインタ値１１１を与え
る。選択回路５1 はスタッフ指示信号１１０に基づき位
相カウンタ１1 に与えるクロックを正スタッフ用クロッ
ク１１８、負スタッフ用クロック１１７、非スタッフ用
クロック１１６のいずれかを選択して位相カウンタ１1
に与える。位相カウンタ１1 は選択されたクロックをカ
ウントして、このカウント値すなわち、スタッフ用ポイ
ンタオフセット値を比較回路６1 に出力し、比較回路６
1 でスタッフ処理回路４1 から出力される比較ポインタ
値１１１と比較して二つの値が一致したときにこのチャ
ネル１信号のデータ先頭位置信号１１３を出力する。
【０００４】図４はこの図３に示す回路の動作を示すタ
イムチャートであり、非スタッフ時のクロック１１６を
選択して位相カウンタ１1 でカウントアップしたポイン
タオフセット値１２０を出力し、これと比較ポインタ値
とを比較してデータ先頭位置を示すチャネル１データ先
頭信号１１３を出力している。
イムチャートであり、非スタッフ時のクロック１１６を
選択して位相カウンタ１1 でカウントアップしたポイン
タオフセット値１２０を出力し、これと比較ポインタ値
とを比較してデータ先頭位置を示すチャネル１データ先
頭信号１１３を出力している。
【０００５】
【発明が解決しようとする課題】このように従来のポイ
ンタ処理回路は、各チャネル信号のスタッフ状態により
位相カウンタでチャネルごとにクロックをカウントする
構成であるため、位相カウンタのクロックを正スタッフ
用クロック、負スタッフ用クロックおよび非スタッフ用
クロックのいずれかを選択する構成となっており、位相
カウンタをチャネルごとに備えていた。このため、従来
はチャネル信号ごとに個別の位相カウンタを必要として
おり、回路規模が大きくなるという問題点があった。
ンタ処理回路は、各チャネル信号のスタッフ状態により
位相カウンタでチャネルごとにクロックをカウントする
構成であるため、位相カウンタのクロックを正スタッフ
用クロック、負スタッフ用クロックおよび非スタッフ用
クロックのいずれかを選択する構成となっており、位相
カウンタをチャネルごとに備えていた。このため、従来
はチャネル信号ごとに個別の位相カウンタを必要として
おり、回路規模が大きくなるという問題点があった。
【０００６】本発明は、位相カウンタを各チャネルごと
に設けず、チャネル共通に設けて回路規模を小さくした
ポインタ処理回路を提供することを目的とする。
に設けず、チャネル共通に設けて回路規模を小さくした
ポインタ処理回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、クロック信号
とタイミング信号とを入力し各チャネル信号に共通のポ
インタオフセット値をカウントして出力する位相カウン
タと、前記ポインタオフセット値に対応した正および負
スタッフ用ポインタオフセット値を生成する位相制御回
路と、多重信号から分離されたチャネル信号からポイン
タ値を検出するポインタ値検出回路と、前記ポインタ値
からスタッフ判定を行いスタッフ指示信号および比較ポ
インタ値を出力するスタッフ処理回路と、前記スタッフ
指示信号により前記ポインタオフセット値および前記正
ならびに負スタッフ用オフセット値のいずれかを選択し
て比較ポインタオフセット値とする選択回路と、前記比
較ポインタオフセット値と前記比較ポインタ値を比較し
データ先頭位置を検出しデータ先頭位置信号を出力する
比較回路とを備えたことを特徴とする。
とタイミング信号とを入力し各チャネル信号に共通のポ
インタオフセット値をカウントして出力する位相カウン
タと、前記ポインタオフセット値に対応した正および負
スタッフ用ポインタオフセット値を生成する位相制御回
路と、多重信号から分離されたチャネル信号からポイン
タ値を検出するポインタ値検出回路と、前記ポインタ値
からスタッフ判定を行いスタッフ指示信号および比較ポ
インタ値を出力するスタッフ処理回路と、前記スタッフ
指示信号により前記ポインタオフセット値および前記正
ならびに負スタッフ用オフセット値のいずれかを選択し
て比較ポインタオフセット値とする選択回路と、前記比
較ポインタオフセット値と前記比較ポインタ値を比較し
データ先頭位置を検出しデータ先頭位置信号を出力する
比較回路とを備えたことを特徴とする。
【０００８】なお、位相制御回路は正スタッフ用ポイン
タオフセット値を＋１、負スタッフ用ポインタオフセッ
ト値を−１として出力することができる。
タオフセット値を＋１、負スタッフ用ポインタオフセッ
ト値を−１として出力することができる。
【０００９】また、比較回路はデータ先頭位置信号とし
てデータ先頭位置にハイレベルを出力することができ
る。
てデータ先頭位置にハイレベルを出力することができ
る。
【００１０】
【作用】クロック信号とタイミング信号とを入力して位
相カウンタでポインタオフセット値のカウントを行う。
このポインタオフセット値は非スタッフ用ポインタオフ
セット値として用いる。また位相制御回路は、位相カウ
ンタが出力するポインタオフセット値を入力して、負ス
タッフ用ポインタオフセット値および正スタッフ用ポイ
ンタオフセット値を各チャネル共通に出力する。
相カウンタでポインタオフセット値のカウントを行う。
このポインタオフセット値は非スタッフ用ポインタオフ
セット値として用いる。また位相制御回路は、位相カウ
ンタが出力するポインタオフセット値を入力して、負ス
タッフ用ポインタオフセット値および正スタッフ用ポイ
ンタオフセット値を各チャネル共通に出力する。
【００１１】各チャネルのポインタ処理回路では、ポイ
ンタ値検出回路でポインタ値を検出し、スタッフ処理回
路で検出したポインタ値に基づいて選択回路で正負のス
タッフポインタオフセット値または非スタッフのポイン
タオフセット値を選択し、比較回路でスタッフ処理回路
から入力されるポインタ値と比較し、両者が一致すると
各チャネル信号のデータ先頭位置信号を出力する。
ンタ値検出回路でポインタ値を検出し、スタッフ処理回
路で検出したポインタ値に基づいて選択回路で正負のス
タッフポインタオフセット値または非スタッフのポイン
タオフセット値を選択し、比較回路でスタッフ処理回路
から入力されるポインタ値と比較し、両者が一致すると
各チャネル信号のデータ先頭位置信号を出力する。
【００１２】
【実施例】以下本発明の実施例を図面を参照して説明す
る。
る。
【００１３】図１は本発明一実施例のポインタ処理回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【００１４】この本実施例は、クロック信号とタイミン
グ信号とを入力し各チャネル信号に共通のポインタオフ
セット値をカウントして出力する位相カウンタ１と、前
記ポインタオフセット値に対応した正および負スタッフ
用ポインタオフセット値を生成する位相制御回路２と、
多重信号から分離されたチャネル信号からポインタ値を
検出するポインタ値検出回路３1 〜３n と、前記ポイン
タ値からスタッフ判定を行いスタッフ指示信号および比
較ポインタ値を出力するスタッフ処理回路４1 〜４
n と、前記スタッフ指示信号により前記ポインタオフセ
ット値および前記正ならびに負スタッフ用オフセット値
のいずれかを選択して比較ポインタオフセット値とする
選択回路５1 〜５n と、前記比較ポインタオフセット値
と前記比較ポインタ値を比較しデータ先頭位置を検出し
データ先頭位置信号を出力する比較回路６1 〜６n とを
備えた構成である。
グ信号とを入力し各チャネル信号に共通のポインタオフ
セット値をカウントして出力する位相カウンタ１と、前
記ポインタオフセット値に対応した正および負スタッフ
用ポインタオフセット値を生成する位相制御回路２と、
多重信号から分離されたチャネル信号からポインタ値を
検出するポインタ値検出回路３1 〜３n と、前記ポイン
タ値からスタッフ判定を行いスタッフ指示信号および比
較ポインタ値を出力するスタッフ処理回路４1 〜４
n と、前記スタッフ指示信号により前記ポインタオフセ
ット値および前記正ならびに負スタッフ用オフセット値
のいずれかを選択して比較ポインタオフセット値とする
選択回路５1 〜５n と、前記比較ポインタオフセット値
と前記比較ポインタ値を比較しデータ先頭位置を検出し
データ先頭位置信号を出力する比較回路６1 〜６n とを
備えた構成である。
【００１５】ここで、本実施例は、位相カウンタ１およ
び位相制御回路２とを各チャネル信号のポインタ処理回
路７1 〜７n に共通に設け、非スタッフポインタオフセ
ット値、正スタッフ用ポインタオフセット値、負スタッ
フ用ポインタオフセット値を与えるように構成したとこ
ろに特徴がある。
び位相制御回路２とを各チャネル信号のポインタ処理回
路７1 〜７n に共通に設け、非スタッフポインタオフセ
ット値、正スタッフ用ポインタオフセット値、負スタッ
フ用ポインタオフセット値を与えるように構成したとこ
ろに特徴がある。
【００１６】次に本実施例の動作を図２を参照して説明
する。図２はチャネル１信号のポインタ処理のタイムチ
ャートを示している。
する。図２はチャネル１信号のポインタ処理のタイムチ
ャートを示している。
【００１７】位相カウンタ１はクロック信号１０１とポ
インタオフセット値をカウントするためのタイミング信
号１０２を入力し、ｎ多重された多重信号から分離した
チャネル＃信号（＃＝１〜ｎ）に対して固有なポインタ
オフセット値１０３をカウントして出力する。位相制御
回路２は、このポインタオフセット値１０３を入力し、
ポインタオフセット値１０３の値を「＋１」した負スタ
ッフポインタオフセット値１０４および「−１」した正
スタッフ用ポインタオフセット値１０５を作成して出力
する。多重信号から分離した各チャネル信号は各チャネ
ル信号に対するポインタ処理回路７1 〜７n に入力し、
チャネル信号ごとにポインタ処理が行われる。
インタオフセット値をカウントするためのタイミング信
号１０２を入力し、ｎ多重された多重信号から分離した
チャネル＃信号（＃＝１〜ｎ）に対して固有なポインタ
オフセット値１０３をカウントして出力する。位相制御
回路２は、このポインタオフセット値１０３を入力し、
ポインタオフセット値１０３の値を「＋１」した負スタ
ッフポインタオフセット値１０４および「−１」した正
スタッフ用ポインタオフセット値１０５を作成して出力
する。多重信号から分離した各チャネル信号は各チャネ
ル信号に対するポインタ処理回路７1 〜７n に入力し、
チャネル信号ごとにポインタ処理が行われる。
【００１８】ここでポインタ処理回路７1 におけるポイ
ンタ処理動作を説明する。
ンタ処理動作を説明する。
【００１９】ポインタ値検出回路３1 は、チャネル１信
号１０６のデータ先頭位置を示すポインタ値１０９を検
出する。スタッフ処理回路４1 は、検出したポインタ値
１０９から正スタッフあるいは負スタッフの実行状態を
判定して、正スタッフ時は、「＋」、負スタッフ時は
「−」、非スタッフ時は「０」をスタッフ指示信号１１
０として選択回路５1 に出力し、また比較回路６1 に比
較ポインタ値１１１は非スタッフ時には入力フレームの
ポインタ値、スタッフ時にはスタッフ実行前のポインタ
値を出力する。
号１０６のデータ先頭位置を示すポインタ値１０９を検
出する。スタッフ処理回路４1 は、検出したポインタ値
１０９から正スタッフあるいは負スタッフの実行状態を
判定して、正スタッフ時は、「＋」、負スタッフ時は
「−」、非スタッフ時は「０」をスタッフ指示信号１１
０として選択回路５1 に出力し、また比較回路６1 に比
較ポインタ値１１１は非スタッフ時には入力フレームの
ポインタ値、スタッフ時にはスタッフ実行前のポインタ
値を出力する。
【００２０】選択回路５1 は、ポインタオフセット値１
０３、負スタッフ用ポインタオフセット値１０４、正ス
タッフ用ポインタオフセット値１０５を入力し、スタッ
フ指示信号１１０＝「０」の時はポインタオフセット値
１０３を、スタッフ指示信号１１０＝「＋」のときは正
スタッフポインタオフセット値１０５を選択し、比較ポ
インタオフセット値１１２として比較回路６1 に出力す
る。比較回路６1 では比較ポインタ値１１１と比較ポイ
ンタオフセット値１１２の比較をし、二つの値が等しく
なったときにデータ先頭位置信号を“Ｈ”として出力す
る。
０３、負スタッフ用ポインタオフセット値１０４、正ス
タッフ用ポインタオフセット値１０５を入力し、スタッ
フ指示信号１１０＝「０」の時はポインタオフセット値
１０３を、スタッフ指示信号１１０＝「＋」のときは正
スタッフポインタオフセット値１０５を選択し、比較ポ
インタオフセット値１１２として比較回路６1 に出力す
る。比較回路６1 では比較ポインタ値１１１と比較ポイ
ンタオフセット値１１２の比較をし、二つの値が等しく
なったときにデータ先頭位置信号を“Ｈ”として出力す
る。
【００２１】同様にチャネル２信号〜チャネルｎ信号に
対してもポインタ処理回路７2 〜７n で上記チャネル１
信号と同様なポインタ処理を行い、各チャネル信号のデ
ータ先頭位置信号を出力する。
対してもポインタ処理回路７2 〜７n で上記チャネル１
信号と同様なポインタ処理を行い、各チャネル信号のデ
ータ先頭位置信号を出力する。
【００２２】なお、本実施例では、ポインタオフセット
値に対する正スタッフ用ポインタオフセット値を「＋
１」、負スタッフ用ポインタオフセット値を「−１」で
設定しているが、この正または負スタッフ用ポインタオ
フセット値はフレーム当たりのスタッフ許容回数に対応
して適宜に設定すればよい。また、データ先頭位置信号
としてデータ先頭位置に“Ｈ”を出力しているが、これ
は用途に応じて適宜に設定すればよい。
値に対する正スタッフ用ポインタオフセット値を「＋
１」、負スタッフ用ポインタオフセット値を「−１」で
設定しているが、この正または負スタッフ用ポインタオ
フセット値はフレーム当たりのスタッフ許容回数に対応
して適宜に設定すればよい。また、データ先頭位置信号
としてデータ先頭位置に“Ｈ”を出力しているが、これ
は用途に応じて適宜に設定すればよい。
【００２３】
【発明の効果】以上説明したように、本発明は、多重信
号から分離した各チャネルごとのデータ信号に対するポ
インタ処理を正スタッフ、負スタッフ、非スタッフ用の
ポインタオフセット値からスタッフ状態に応じたポイン
タオフセット値を選択することで行い、一つの位相カウ
ンタおよび位相制御回路により全チャネル信号に対する
ポインタオフセット値のカウントを行うことができるた
め、回路規模が小さくなる効果がある。
号から分離した各チャネルごとのデータ信号に対するポ
インタ処理を正スタッフ、負スタッフ、非スタッフ用の
ポインタオフセット値からスタッフ状態に応じたポイン
タオフセット値を選択することで行い、一つの位相カウ
ンタおよび位相制御回路により全チャネル信号に対する
ポインタオフセット値のカウントを行うことができるた
め、回路規模が小さくなる効果がある。
【図１】本発明一実施例の構成を示すブロック図。
【図２】実施例のタイムチャート。
【図３】従来例回路の構成を示すブロック図。
【図４】従来例回路のタイムチャート。
１ 位相カウンタ
２ 位相制御回路
３1 〜３n ポインタ値検出回路
４1 〜４n スタッフ処理回路
５1 〜５n 選択回路
６1 〜６n 比較回路
７1 〜７n ポインタ処理回路
８ クロック作成カウンタ
Claims (3)
- 【請求項１】 クロック信号とタイミング信号とを入力
し各チャネル信号に共通のポインタオフセット値をカウ
ントして出力する位相カウンタと、 前記ポインタオフセット値に対応した正および負スタッ
フ用ポインタオフセット値を生成する位相制御回路と、 多重信号から分離されたチャネル信号からポインタ値を
検出するポインタ値検出回路と、 前記ポインタ値からスタッフ判定を行いスタッフ指示信
号および比較ポインタ値を出力するスタッフ処理回路
と、 前記スタッフ指示信号により前記ポインタオフセット値
および前記正ならびに負スタッフ用オフセット値のいず
れかを選択して比較ポインタオフセット値とする選択回
路と、 前記比較ポインタオフセット値と前記比較ポインタ値を
比較しデータ先頭位置を検出しデータ先頭位置信号を出
力する比較回路とを備えたポインタ処理回路。 - 【請求項２】 位相制御回路は正スタッフ用ポインタオ
フセット値を＋１、負スタッフ用ポインタオフセット値
を−１として出力する請求項１記載のポインタ処理回
路。 - 【請求項３】 比較回路はデータ先頭位置信号としてデ
ータ先頭位置にハイレベルを出力する請求項１または２
記載のポインタ処理回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185274A JP2725486B2 (ja) | 1991-06-28 | 1991-06-28 | ポインタ処理回路 |
| CA002072695A CA2072695C (en) | 1991-06-28 | 1992-06-29 | Detecting location of time slot where data begins using pointer in justification or stuffing synchronous tdm |
| US07/905,618 US5349581A (en) | 1991-06-28 | 1992-06-29 | Detecting location of time slot where data begins using pointer in justification or stuffing synchronous TDM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3185274A JP2725486B2 (ja) | 1991-06-28 | 1991-06-28 | ポインタ処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0514301A true JPH0514301A (ja) | 1993-01-22 |
| JP2725486B2 JP2725486B2 (ja) | 1998-03-11 |
Family
ID=16167964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3185274A Expired - Lifetime JP2725486B2 (ja) | 1991-06-28 | 1991-06-28 | ポインタ処理回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5349581A (ja) |
| JP (1) | JP2725486B2 (ja) |
| CA (1) | CA2072695C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154358A (ja) * | 1993-11-26 | 1995-06-16 | Nec Corp | ポインタ処理回路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1041760A1 (en) * | 1999-03-29 | 2000-10-04 | Lucent Technologies Inc. | Detection and compensation of ingressing frame offset discontinuities for tandem connection trails |
| WO2001097435A2 (en) * | 2000-06-15 | 2001-12-20 | Tyco Telecommunications (Us) Inc. | System and method for mapping signals to a data structure having a fixed frame size |
| US20030227913A1 (en) * | 2002-06-05 | 2003-12-11 | Litchfield Communications, Inc. | Adaptive timing recovery of synchronous transport signals |
| CN112461442A (zh) * | 2020-11-19 | 2021-03-09 | 李慧 | 一种直观简易的压力表检定记录方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
| JPH0654901B2 (ja) * | 1989-02-08 | 1994-07-20 | 富士通株式会社 | フォーマット変換制御方式 |
| GB9012436D0 (en) * | 1990-06-04 | 1990-07-25 | Plessey Telecomm | Sdh rejustification |
-
1991
- 1991-06-28 JP JP3185274A patent/JP2725486B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-29 CA CA002072695A patent/CA2072695C/en not_active Expired - Fee Related
- 1992-06-29 US US07/905,618 patent/US5349581A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07154358A (ja) * | 1993-11-26 | 1995-06-16 | Nec Corp | ポインタ処理回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2072695A1 (en) | 1992-12-29 |
| JP2725486B2 (ja) | 1998-03-11 |
| US5349581A (en) | 1994-09-20 |
| CA2072695C (en) | 1997-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2725486B2 (ja) | ポインタ処理回路 | |
| JPH0748725B2 (ja) | フレーム同期回路 | |
| JPH0575562A (ja) | ポインタ処理装置 | |
| JP3156273B2 (ja) | ポインタ処理回路 | |
| JP2002026885A (ja) | 同期パターン位置検出回路 | |
| JP2616409B2 (ja) | ポインタ処理回路 | |
| JP2715953B2 (ja) | 同期回路 | |
| JPH11122206A (ja) | ポインタ処理回路 | |
| JP2827503B2 (ja) | 同期状態監視パルス作成回路 | |
| JP2000260131A (ja) | 同期信号の検出保護方法およびその検出保護回路 | |
| JP3038948B2 (ja) | フレーム同期回路 | |
| JP2728109B2 (ja) | データ指示信号発生回路 | |
| JPH0637857A (ja) | シリアルデータ受信回路 | |
| JP2535016B2 (ja) | 複数信号線上の特定ビット計数回路 | |
| JPH0567967A (ja) | クロツク発生装置 | |
| JPH0134491B2 (ja) | ||
| JPH07336320A (ja) | Ｔｄｍａ多重伝送におけるフレーム同期回路 | |
| JPH11150528A (ja) | パリティ演算回路 | |
| JPH0685804A (ja) | フレームパルス生成回路 | |
| JPH1188285A (ja) | 疑似誤り挿入回路 | |
| JPH08315506A (ja) | 復調回路 | |
| JPH04369940A (ja) | 同期回路 | |
| JPH04365236A (ja) | フレームアライナ | |
| JPS63151237A (ja) | フレ−ム同期保護回路 | |
| JPH04354220A (ja) | スタートビット検出回路 |