JPH0685804A - フレームパルス生成回路 - Google Patents
フレームパルス生成回路Info
- Publication number
- JPH0685804A JPH0685804A JP4260885A JP26088592A JPH0685804A JP H0685804 A JPH0685804 A JP H0685804A JP 4260885 A JP4260885 A JP 4260885A JP 26088592 A JP26088592 A JP 26088592A JP H0685804 A JPH0685804 A JP H0685804A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- frame pulse
- initial value
- pulse generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 従来は２つ使用されていたフレームパルス生
成カウンタを１つで兼用することにより、回路規模を小
さくする。 【構成】 選択回路２は外部入力クロック信号Ｓ２と内
部クロック信号Ｓ１とのいずれか一方を選択し、フレー
ムパルス生成カウンタ４は選択されたクロック信号をカ
ウントアップしフルカウント時にカウンタロードパルス
信号Ｓ１６を出力して第１のカウンタ初期値（Ｓ５〜Ｓ
９）をロードし出力フレームパルス信号Ｓ１５を生成す
る。ロードパルス生成回路３は選択回路２により外部入
力クロック信号Ｓ２が選択されたときに外部入力フレー
ムパルス信号Ｓ３を入力してカウンタロードパルス信号
Ｓ４を生成し、カウンタ初期設定部５はカウンタロード
パルス信号Ｓ４に応じてフレームパルス生成カウンタ４
を第２のカウンタ初期値（Ｓ５〜Ｓ９）に操作するカウ
ンタ初期値操作信号Ｓ６を生成する。
成カウンタを１つで兼用することにより、回路規模を小
さくする。 【構成】 選択回路２は外部入力クロック信号Ｓ２と内
部クロック信号Ｓ１とのいずれか一方を選択し、フレー
ムパルス生成カウンタ４は選択されたクロック信号をカ
ウントアップしフルカウント時にカウンタロードパルス
信号Ｓ１６を出力して第１のカウンタ初期値（Ｓ５〜Ｓ
９）をロードし出力フレームパルス信号Ｓ１５を生成す
る。ロードパルス生成回路３は選択回路２により外部入
力クロック信号Ｓ２が選択されたときに外部入力フレー
ムパルス信号Ｓ３を入力してカウンタロードパルス信号
Ｓ４を生成し、カウンタ初期設定部５はカウンタロード
パルス信号Ｓ４に応じてフレームパルス生成カウンタ４
を第２のカウンタ初期値（Ｓ５〜Ｓ９）に操作するカウ
ンタ初期値操作信号Ｓ６を生成する。
Description
【０００１】
【産業上の利用分野】本発明はフレームパルス生成回路
に関し、特にフレームの先頭位置を示すフレームパルス
信号を生成するフレームパルス生成回路に関する。
に関し、特にフレームの先頭位置を示すフレームパルス
信号を生成するフレームパルス生成回路に関する。
【０００２】
【従来の技術】従来、この種のフレームパルス生成回路
は、内部クロック発生源の出力信号である内部クロック
信号だけで出力フレームパルス信号を生成するフレーム
パルス生成カウンタと、外部入力クロック信号および外
部入力フレームパルス信号からカウンタロードパルス信
号を作り出力フレームパルス信号を生成し直すフレーム
パルス生成カウンタとの２つのカウンタを有していた。
は、内部クロック発生源の出力信号である内部クロック
信号だけで出力フレームパルス信号を生成するフレーム
パルス生成カウンタと、外部入力クロック信号および外
部入力フレームパルス信号からカウンタロードパルス信
号を作り出力フレームパルス信号を生成し直すフレーム
パルス生成カウンタとの２つのカウンタを有していた。
【０００３】
【発明が解決しようとする課題】この従来のフレームパ
ルス生成回路では、内部クロック信号用のフレームパル
ス生成カウンタと外部入力クロック信号および外部入力
フレームパルス信号用のフレームパルス生成カウンタと
の２つのカウンタを有していたので、回路規模が大きく
なるという問題点があった。
ルス生成回路では、内部クロック信号用のフレームパル
ス生成カウンタと外部入力クロック信号および外部入力
フレームパルス信号用のフレームパルス生成カウンタと
の２つのカウンタを有していたので、回路規模が大きく
なるという問題点があった。
【０００４】本発明の目的は、上述の点に鑑み、内部ク
ロック信号から出力フレームパルス信号を生成するフレ
ームパルス生成カウンタと外部入力クロック信号および
外部入力フレームパルス信号から新たに出力フレームパ
ルス信号を生成し直すフレームパルス生成カウンタとを
兼用することで、回路規模を小さくすることができるよ
うにしたフレームパルス生成回路を提供することにあ
る。
ロック信号から出力フレームパルス信号を生成するフレ
ームパルス生成カウンタと外部入力クロック信号および
外部入力フレームパルス信号から新たに出力フレームパ
ルス信号を生成し直すフレームパルス生成カウンタとを
兼用することで、回路規模を小さくすることができるよ
うにしたフレームパルス生成回路を提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明のフレームパルス
生成回路は、外部入力クロック信号と内部クロック信号
とのいずれか一方を選択する選択回路と、外部からカウ
ンタ初期値が設定可能であり前記選択回路により選択さ
れたクロック信号をカウントアップしフルカウント時に
カウンタロードパルス信号を出力して第１のカウンタ初
期値をロードし出力フレームパルス信号を生成するフレ
ームパルス生成カウンタと、前記選択回路により外部入
力クロック信号が選択されたときに外部入力フレームパ
ルス信号を入力して前記フレームパルス生成カウンタに
対するカウンタロードパルス信号を生成するロードパル
ス生成回路と、このロードパルス生成回路から出力され
るカウンタロードパルス信号に応じて前記フレームパル
ス生成カウンタのカウンタ初期値を第１のカウンタ初期
値よりも大きい第２のカウンタ初期値に操作するカウン
タ初期値操作信号を生成するカウンタ初期設定部とを備
える。
生成回路は、外部入力クロック信号と内部クロック信号
とのいずれか一方を選択する選択回路と、外部からカウ
ンタ初期値が設定可能であり前記選択回路により選択さ
れたクロック信号をカウントアップしフルカウント時に
カウンタロードパルス信号を出力して第１のカウンタ初
期値をロードし出力フレームパルス信号を生成するフレ
ームパルス生成カウンタと、前記選択回路により外部入
力クロック信号が選択されたときに外部入力フレームパ
ルス信号を入力して前記フレームパルス生成カウンタに
対するカウンタロードパルス信号を生成するロードパル
ス生成回路と、このロードパルス生成回路から出力され
るカウンタロードパルス信号に応じて前記フレームパル
ス生成カウンタのカウンタ初期値を第１のカウンタ初期
値よりも大きい第２のカウンタ初期値に操作するカウン
タ初期値操作信号を生成するカウンタ初期設定部とを備
える。
【０００６】
【作用】本発明のフレームパルス生成回路では、選択回
路が外部入力クロック信号と内部クロック信号とのいず
れか一方を選択し、フレームパルス生成カウンタが外部
からカウンタ初期値が設定可能であり選択回路により選
択されたクロック信号をカウントアップしフルカウント
時にカウンタロードパルス信号を出力して第１のカウン
タ初期値をロードし出力フレームパルス信号を生成し、
ロードパルス生成回路が選択回路により外部入力クロッ
ク信号が選択されたときに外部入力フレームパルス信号
を入力してフレームパルス生成カウンタに対するカウン
タロードパルス信号を生成し、カウンタ初期設定部がロ
ードパルス生成回路から出力されるカウンタロードパル
ス信号に応じてフレームパルス生成カウンタのカウンタ
初期値を第１のカウンタ初期値よりも大きい第２のカウ
ンタ初期値に操作するカウンタ初期値操作信号を生成す
る。
路が外部入力クロック信号と内部クロック信号とのいず
れか一方を選択し、フレームパルス生成カウンタが外部
からカウンタ初期値が設定可能であり選択回路により選
択されたクロック信号をカウントアップしフルカウント
時にカウンタロードパルス信号を出力して第１のカウン
タ初期値をロードし出力フレームパルス信号を生成し、
ロードパルス生成回路が選択回路により外部入力クロッ
ク信号が選択されたときに外部入力フレームパルス信号
を入力してフレームパルス生成カウンタに対するカウン
タロードパルス信号を生成し、カウンタ初期設定部がロ
ードパルス生成回路から出力されるカウンタロードパル
ス信号に応じてフレームパルス生成カウンタのカウンタ
初期値を第１のカウンタ初期値よりも大きい第２のカウ
ンタ初期値に操作するカウンタ初期値操作信号を生成す
る。
【０００７】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【０００８】図１は、本発明の一実施例に係るフレーム
パルス生成回路の構成を示す回路ブロック図である。本
実施例のフレームパルス生成回路は、内部クロック発生
源１と、選択回路２と、ロードパルス生成回路３と、フ
レームパルス生成カウンタ４と、カウンタ初期設定部５
と、インバータ６および７とから構成されている。
パルス生成回路の構成を示す回路ブロック図である。本
実施例のフレームパルス生成回路は、内部クロック発生
源１と、選択回路２と、ロードパルス生成回路３と、フ
レームパルス生成カウンタ４と、カウンタ初期設定部５
と、インバータ６および７とから構成されている。
【０００９】内部クロック発生源１は、内部クロック信
号Ｓ１を出力し、選択回路２の一方の入力端子に印加す
る。
号Ｓ１を出力し、選択回路２の一方の入力端子に印加す
る。
【００１０】選択回路２は、他方の入力端子に外部入力
クロック信号Ｓ２を印加され、制御端子に入力される選
択信号Ｓ１７に基づいて内部クロック信号Ｓ１または外
部入力クロック信号Ｓ２のいずれか一方を選択的にフレ
ームパルス生成カウンタ４に出力する。
クロック信号Ｓ２を印加され、制御端子に入力される選
択信号Ｓ１７に基づいて内部クロック信号Ｓ１または外
部入力クロック信号Ｓ２のいずれか一方を選択的にフレ
ームパルス生成カウンタ４に出力する。
【００１１】ロードパルス生成回路３は、外部入力クロ
ック信号Ｓ２を選択する選択信号Ｓ１７が制御端子に入
力されたときに、外部入力フレームパルス信号Ｓ３を入
力し外部入力クロック信号Ｓ２のインバータ６による反
転信号に同期して外部入力フレームパルス信号Ｓ３の立
上りから１クロックだけ遅れたカウンタロードパルス信
号Ｓ４を出力する。なお、内部クロック信号Ｓ１を選択
する選択信号Ｓ１７が制御端子に入力されたときには、
ロードパルス生成回路３は動作しない。
ック信号Ｓ２を選択する選択信号Ｓ１７が制御端子に入
力されたときに、外部入力フレームパルス信号Ｓ３を入
力し外部入力クロック信号Ｓ２のインバータ６による反
転信号に同期して外部入力フレームパルス信号Ｓ３の立
上りから１クロックだけ遅れたカウンタロードパルス信
号Ｓ４を出力する。なお、内部クロック信号Ｓ１を選択
する選択信号Ｓ１７が制御端子に入力されたときには、
ロードパルス生成回路３は動作しない。
【００１２】フレームパルス生成カウンタ４は、３２ビ
ットのカウンタであり、カウンタロードパルス信号Ｓ４
またはＳ１６の入力に基づいてカウンタ初期値信号Ｓ５
〜Ｓ９を入力することによりカウンタ初期値を設定可能
となっている。
ットのカウンタであり、カウンタロードパルス信号Ｓ４
またはＳ１６の入力に基づいてカウンタ初期値信号Ｓ５
〜Ｓ９を入力することによりカウンタ初期値を設定可能
となっている。
【００１３】カウンタ初期設定部５は、カウンタロード
パルス信号Ｓ４を入力すると、外部入力クロック信号Ｓ
２に同期してカウンタ初期値信号Ｓ５〜Ｓ９のうちの１
つである（具体的には下位２ビット目である）カウンタ
初期値操作信号Ｓ６を出力する。このカウンタ初期値操
作信号Ｓ６は、カウンタ初期値信号Ｓ５〜Ｓ６の値を第
１のカウンタ初期値８（０１０００）（括弧内は２進数
を示す。以下同様）から第２のカウンタ初期値１０（０
１０１０）に変更する。
パルス信号Ｓ４を入力すると、外部入力クロック信号Ｓ
２に同期してカウンタ初期値信号Ｓ５〜Ｓ９のうちの１
つである（具体的には下位２ビット目である）カウンタ
初期値操作信号Ｓ６を出力する。このカウンタ初期値操
作信号Ｓ６は、カウンタ初期値信号Ｓ５〜Ｓ６の値を第
１のカウンタ初期値８（０１０００）（括弧内は２進数
を示す。以下同様）から第２のカウンタ初期値１０（０
１０１０）に変更する。
【００１４】図２は、本実施例のフレームパルス生成回
路の動作の一例を示す信号波形図である。図２では、外
部入力フレームパルス信号Ｓ３は、図示しない前段の回
路系により正しい位相から半クロックだけ遅れて入力さ
れているものとする。
路の動作の一例を示す信号波形図である。図２では、外
部入力フレームパルス信号Ｓ３は、図示しない前段の回
路系により正しい位相から半クロックだけ遅れて入力さ
れているものとする。
【００１５】次に、このように構成された本実施例のフ
レームパルス生成回路の動作について説明する。
レームパルス生成回路の動作について説明する。
【００１６】（１） まず、選択信号Ｓ１７により選択
回路２で内部クロック信号Ｓ１が選択された場合につい
て説明する。
回路２で内部クロック信号Ｓ１が選択された場合につい
て説明する。
【００１７】選択信号Ｓ１７により内部クロック信号Ｓ
１が選択されたならば、選択回路２は、内部クロック信
号Ｓ１をフレームパルス生成カウンタ４に出力する。
１が選択されたならば、選択回路２は、内部クロック信
号Ｓ１をフレームパルス生成カウンタ４に出力する。
【００１８】フレームパルス生成カウンタ４は、内部ク
ロック信号Ｓ１を入力してカウントアップし、フルカウ
ントである３１（１１１１１）になると、カウンタロー
ドパルス信号Ｓ１６をフレームパルス生成カウンタ４自
身に出力する。
ロック信号Ｓ１を入力してカウントアップし、フルカウ
ントである３１（１１１１１）になると、カウンタロー
ドパルス信号Ｓ１６をフレームパルス生成カウンタ４自
身に出力する。
【００１９】これにより、フレームパルス生成カウンタ
４は、カウンタ初期値信号Ｓ５〜Ｓ９を入力して第１の
カウンタ初期値８（０１０００）に初期設定されるとと
もに、カウンタ出力信号Ｓ１０〜Ｓ１４の最上位ビット
信号Ｓ１４のインバータ７による反転信号を出力フレー
ムパルス信号Ｓ１５として出力する。
４は、カウンタ初期値信号Ｓ５〜Ｓ９を入力して第１の
カウンタ初期値８（０１０００）に初期設定されるとと
もに、カウンタ出力信号Ｓ１０〜Ｓ１４の最上位ビット
信号Ｓ１４のインバータ７による反転信号を出力フレー
ムパルス信号Ｓ１５として出力する。
【００２０】この後、フレームパルス生成カウンタ４
は、第１のカウンタ初期値８（０１０００）から内部ク
ロック信号Ｓ１を再びカウントアップし、８から３１の
２４ビットごとに立ち上がる出力フレームパルス信号Ｓ
１５を出力する動作を繰り返す。
は、第１のカウンタ初期値８（０１０００）から内部ク
ロック信号Ｓ１を再びカウントアップし、８から３１の
２４ビットごとに立ち上がる出力フレームパルス信号Ｓ
１５を出力する動作を繰り返す。
【００２１】（２） 次に、選択信号Ｓ１７により選択
回路２で外部入力クロック信号Ｓ２が選択された場合に
ついて説明する（図２参照）。
回路２で外部入力クロック信号Ｓ２が選択された場合に
ついて説明する（図２参照）。
【００２２】選択信号Ｓ１７により外部入力クロック信
号Ｓ２が選択されたならば、選択回路２は、外部入力ク
ロック信号Ｓ２をフレームパルス生成カウンタ４に出力
する。
号Ｓ２が選択されたならば、選択回路２は、外部入力ク
ロック信号Ｓ２をフレームパルス生成カウンタ４に出力
する。
【００２３】ロードパルス生成回路３は、外部入力クロ
ック信号Ｓ２を選択する選択信号Ｓ１７が制御端子に入
力されているので、外部入力クロック信号Ｓ２のインバ
ータ６による反転信号に同期して外部入力フレームパル
ス信号Ｓ３の立上りから１クロックだけ遅れたカウンタ
ロードパルス信号Ｓ４を生成して、フレームパルス生成
カウンタ４およびカウンタ初期設定部５に出力する。
ック信号Ｓ２を選択する選択信号Ｓ１７が制御端子に入
力されているので、外部入力クロック信号Ｓ２のインバ
ータ６による反転信号に同期して外部入力フレームパル
ス信号Ｓ３の立上りから１クロックだけ遅れたカウンタ
ロードパルス信号Ｓ４を生成して、フレームパルス生成
カウンタ４およびカウンタ初期設定部５に出力する。
【００２４】カウンタ初期設定部５は、ロードパルス生
成回路３から出力されるカウンタロードパルス信号Ｓ４
を入力し、外部入力クロック信号Ｓ２に同期してフレー
ムパルス生成カウンタ４のカウンタ初期値を第２のカウ
ンタ初期値１０（０１０１０）に変えるカウンタ初期値
操作信号Ｓ６を出力する。
成回路３から出力されるカウンタロードパルス信号Ｓ４
を入力し、外部入力クロック信号Ｓ２に同期してフレー
ムパルス生成カウンタ４のカウンタ初期値を第２のカウ
ンタ初期値１０（０１０１０）に変えるカウンタ初期値
操作信号Ｓ６を出力する。
【００２５】フレームパルス生成カウンタ４は、ロード
パルス生成回路３から出力されるカウンタロードパルス
信号Ｓ４に基づいてカウンタ初期値信号Ｓ５〜Ｓ９を入
力して第２のカウンタ初期値１０（０１０１０）に初期
設定される。これにより、フレームパルス生成カウンタ
４の値が８（０１０００）となるべき外部入力フレーム
パルス信号Ｓ３の立上りから２クロック目にフレームパ
ルス生成カウンタ４の値が１０（０１０１０）となり、
外部入力フレームパルス信号Ｓ３とフレームパルス生成
カウンタ４の値（すなわち、出力フレームパルス信号Ｓ
１５）との同期がとられる。なお、この直前にフレーム
パルス生成カウンタ４の値が１６（１００００）以上で
あった場合には、カウンタ出力信号Ｓ１０〜Ｓ１４の最
上位ビット信号Ｓ１４が反転することになるので、誤っ
た出力フレームパルス信号Ｓ１５が出力される可能性が
あるが、初回だけであり、この後すぐに解消される。
パルス生成回路３から出力されるカウンタロードパルス
信号Ｓ４に基づいてカウンタ初期値信号Ｓ５〜Ｓ９を入
力して第２のカウンタ初期値１０（０１０１０）に初期
設定される。これにより、フレームパルス生成カウンタ
４の値が８（０１０００）となるべき外部入力フレーム
パルス信号Ｓ３の立上りから２クロック目にフレームパ
ルス生成カウンタ４の値が１０（０１０１０）となり、
外部入力フレームパルス信号Ｓ３とフレームパルス生成
カウンタ４の値（すなわち、出力フレームパルス信号Ｓ
１５）との同期がとられる。なお、この直前にフレーム
パルス生成カウンタ４の値が１６（１００００）以上で
あった場合には、カウンタ出力信号Ｓ１０〜Ｓ１４の最
上位ビット信号Ｓ１４が反転することになるので、誤っ
た出力フレームパルス信号Ｓ１５が出力される可能性が
あるが、初回だけであり、この後すぐに解消される。
【００２６】フレームパルス生成カウンタ４は、第２の
カウンタ初期値１０（０１０１０）から外部入力クロッ
ク信号Ｓ２をカウントアップし、フルカウントである３
１（１１１１１）になると、カウンタロードパルス信号
Ｓ１６をフレームパルス生成カウンタ４自身に出力す
る。
カウンタ初期値１０（０１０１０）から外部入力クロッ
ク信号Ｓ２をカウントアップし、フルカウントである３
１（１１１１１）になると、カウンタロードパルス信号
Ｓ１６をフレームパルス生成カウンタ４自身に出力す
る。
【００２７】これにより、フレームパルス生成カウンタ
４は、カウンタ初期値信号Ｓ５〜Ｓ９を入力して第１の
カウンタ初期値８（０１０００）に初期設定されるとと
もに、カウンタ出力信号Ｓ１０〜Ｓ１４の最上位ビット
信号Ｓ１４のインバータ７による反転信号を出力フレー
ムパルス信号Ｓ１５として出力する。これが、最初の同
期のとれた正しい位相の出力フレームパルス信号Ｓ１５
となる。
４は、カウンタ初期値信号Ｓ５〜Ｓ９を入力して第１の
カウンタ初期値８（０１０００）に初期設定されるとと
もに、カウンタ出力信号Ｓ１０〜Ｓ１４の最上位ビット
信号Ｓ１４のインバータ７による反転信号を出力フレー
ムパルス信号Ｓ１５として出力する。これが、最初の同
期のとれた正しい位相の出力フレームパルス信号Ｓ１５
となる。
【００２８】この出力フレームパルス信号Ｓ１５の出力
の後、半クロック後に立ち上がる外部入力フレームパル
ス信号Ｓ３が入力されるので、ロードパルス生成回路３
は、外部入力クロック信号Ｓ２のインバータ６による反
転信号に同期して外部入力フレームパルス信号Ｓ３の立
上りから１クロックだけ遅れたカウンタロードパルス信
号Ｓ４を生成して、フレームパルス生成カウンタ４およ
びカウンタ初期設定部５に出力する。
の後、半クロック後に立ち上がる外部入力フレームパル
ス信号Ｓ３が入力されるので、ロードパルス生成回路３
は、外部入力クロック信号Ｓ２のインバータ６による反
転信号に同期して外部入力フレームパルス信号Ｓ３の立
上りから１クロックだけ遅れたカウンタロードパルス信
号Ｓ４を生成して、フレームパルス生成カウンタ４およ
びカウンタ初期設定部５に出力する。
【００２９】カウンタ初期設定部５は、ロードパルス生
成回路３から出力されるカウンタロードパルス信号Ｓ４
を入力し、外部入力クロック信号Ｓ２に同期してフレー
ムパルス生成カウンタ４のカウンタ初期値を第２のカウ
ンタ初期値１０（０１０１０）に変えるカウンタ初期値
操作信号Ｓ６を出力する。
成回路３から出力されるカウンタロードパルス信号Ｓ４
を入力し、外部入力クロック信号Ｓ２に同期してフレー
ムパルス生成カウンタ４のカウンタ初期値を第２のカウ
ンタ初期値１０（０１０１０）に変えるカウンタ初期値
操作信号Ｓ６を出力する。
【００３０】フレームパルス生成カウンタ４は、ロード
パルス生成回路３から出力されるカウンタロードパルス
信号Ｓ４に基づいてカウンタ初期値信号Ｓ５〜Ｓ９を入
力して第２のカウンタ初期値１０（０１０１０）に初期
設定される。
パルス生成回路３から出力されるカウンタロードパルス
信号Ｓ４に基づいてカウンタ初期値信号Ｓ５〜Ｓ９を入
力して第２のカウンタ初期値１０（０１０１０）に初期
設定される。
【００３１】この後、フレームパルス生成カウンタ４
は、第２のカウンタ初期値１０（０１０１０）から外部
入力クロック信号Ｓ２を再びカウントアップし、８〜３
１の２４ビットごとに立ち上がる出力フレームパルス信
号Ｓ１５を出力する動作を繰り返す。
は、第２のカウンタ初期値１０（０１０１０）から外部
入力クロック信号Ｓ２を再びカウントアップし、８〜３
１の２４ビットごとに立ち上がる出力フレームパルス信
号Ｓ１５を出力する動作を繰り返す。
【００３２】このようにすることで、半クロック遅れて
入力された外部入力フレームパルス信号Ｓ３を同期のと
れた正しい位相の出力フレームパルス信号Ｓ１５に生成
し直して出力することができる。
入力された外部入力フレームパルス信号Ｓ３を同期のと
れた正しい位相の出力フレームパルス信号Ｓ１５に生成
し直して出力することができる。
【００３３】
【発明の効果】以上説明したように本発明は、内部クロ
ック信号から出力フレームパルス信号を生成するフレー
ムパルス生成カウンタと外部入力クロック信号および外
部入力フレームパルス信号から新たに出力フレームパル
ス信号を生成し直すフレームパルス生成カウンタとを１
つのカウンタで兼用するようにしたことにより、回路規
模を小さくすることができるという効果を有する。
ック信号から出力フレームパルス信号を生成するフレー
ムパルス生成カウンタと外部入力クロック信号および外
部入力フレームパルス信号から新たに出力フレームパル
ス信号を生成し直すフレームパルス生成カウンタとを１
つのカウンタで兼用するようにしたことにより、回路規
模を小さくすることができるという効果を有する。
【図１】本発明の一実施例に係るフレームパルス生成回
路の構成を示す回路ブロック図である。
路の構成を示す回路ブロック図である。
【図２】本実施例のフレームパルス生成回路の動作を例
示する信号波形図である。
示する信号波形図である。
１ 内部クロック発生源 ２ 選択回路 ３ ロードパルス生成回路 ４ フレームパルス生成カウンタ ５ カウンタ初期設定部 Ｓ１ 内部クロック信号 Ｓ２ 外部入力クロック信号 Ｓ３ 外部入力フレームパルス信号 Ｓ４ カウンタロードパルス信号 Ｓ５ カウンタ初期値信号 Ｓ６ カウンタ初期値操作信号 Ｓ７〜Ｓ９ カウンタ初期値信号 Ｓ１０〜Ｓ１４ カウンタ出力信号 Ｓ１５ 出力フレームパルス信号 Ｓ１６ カウンタロードパルス信号 Ｓ１７ 選択信号
Claims (1)
- 【請求項１】 外部入力クロック信号と内部クロック信
号とのいずれか一方を選択する選択回路と、 外部からカウンタ初期値が設定可能であり前記選択回路
により選択されたクロック信号をカウントアップしフル
カウント時にカウンタロードパルス信号を出力して第１
のカウンタ初期値をロードし出力フレームパルス信号を
生成するフレームパルス生成カウンタと、 前記選択回路により外部入力クロック信号が選択された
ときに外部入力フレームパルス信号を入力して前記フレ
ームパルス生成カウンタに対するカウンタロードパルス
信号を生成するロードパルス生成回路と、 このロードパルス生成回路から出力されるカウンタロー
ドパルス信号に応じて前記フレームパルス生成カウンタ
のカウンタ初期値を第１のカウンタ初期値よりも大きい
第２のカウンタ初期値に操作するカウンタ初期値操作信
号を生成するカウンタ初期設定部とを備えることを特徴
とするフレームパルス生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260885A JP2757714B2 (ja) | 1992-09-03 | 1992-09-03 | フレームパルス生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4260885A JP2757714B2 (ja) | 1992-09-03 | 1992-09-03 | フレームパルス生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685804A true JPH0685804A (ja) | 1994-03-25 |
| JP2757714B2 JP2757714B2 (ja) | 1998-05-25 |
Family
ID=17354106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4260885A Expired - Lifetime JP2757714B2 (ja) | 1992-09-03 | 1992-09-03 | フレームパルス生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757714B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10507561A (ja) * | 1996-03-07 | 1998-07-21 | セー・ペー・８・トランザツク | 改良型集積回路と、該集積回路の使用方法 |
-
1992
- 1992-09-03 JP JP4260885A patent/JP2757714B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10507561A (ja) * | 1996-03-07 | 1998-07-21 | セー・ペー・８・トランザツク | 改良型集積回路と、該集積回路の使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757714B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459855A (en) | Frequency ratio detector for determining fixed frequency ratios in a computer system | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| GB2236924A (en) | Pulse width modulation circuit | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPH06232699A (ja) | パルス発生装置 | |
| JP3125651B2 (ja) | レート発生器 | |
| JPH04239819A (ja) | 同期式カウンタ | |
| JP3382329B2 (ja) | 奇数カウンタ回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| KR100657162B1 (ko) | 프로그래머블 펄스폭 변조 회로 | |
| JPH0514186A (ja) | パルス幅変調回路 | |
| JPS6213123A (ja) | デイジタル論理回路 | |
| JPH01115213A (ja) | ノイズ除去回路 | |
| JP2651300B2 (ja) | タイマ回路 | |
| JPH0529924A (ja) | ９分周回路 | |
| JPH05183427A (ja) | カウンタ回路 | |
| JPH0529925A (ja) | １１分周回路 | |
| JPH1084277A (ja) | クロック生成回路 | |
| JPH04160818A (ja) | 分周装置 | |
| JPH05122198A (ja) | ヒステリシス付き誤り率警報回路 | |
| JPH0555883A (ja) | タイマ回路 | |
| JPH06112812A (ja) | バイナリ・カウンタ | |
| JPH05244148A (ja) | パルスジェネレータ回路 | |
| JPH0786923A (ja) | 分周回路 |