JPH0786923A - 分周回路 - Google Patents
分周回路Info
- Publication number
- JPH0786923A JPH0786923A JP5248755A JP24875593A JPH0786923A JP H0786923 A JPH0786923 A JP H0786923A JP 5248755 A JP5248755 A JP 5248755A JP 24875593 A JP24875593 A JP 24875593A JP H0786923 A JPH0786923 A JP H0786923A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- frequency
- circuit
- flop
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 分周回路が出力する分周信号のジッタを低減
する。 【構成】 縦続接続した複数のフリップフロップ４０〜
４３は、入力クロックを順次分周して分周信号を出力す
る。選択回路４５は、分周信号を選択的に出力する。停
止リセット制御回路４６は、複数のフリップフロップ４
０〜４３の夫々の動作を停止させることができる。そし
て、停止リセット制御回路４６が複数のフリップフロッ
プ４０〜４３の内の選択したフリップフロップより後段
のフリップフロップの動作を停止させる。これによって
選択回路４５には、選択したフリップフロップの分周ク
ロックより低周波数の分周クロック、つまり、周波数が
整数倍でない信号が入力されないので、クロストークに
よるジッタを低減できる。
する。 【構成】 縦続接続した複数のフリップフロップ４０〜
４３は、入力クロックを順次分周して分周信号を出力す
る。選択回路４５は、分周信号を選択的に出力する。停
止リセット制御回路４６は、複数のフリップフロップ４
０〜４３の夫々の動作を停止させることができる。そし
て、停止リセット制御回路４６が複数のフリップフロッ
プ４０〜４３の内の選択したフリップフロップより後段
のフリップフロップの動作を停止させる。これによって
選択回路４５には、選択したフリップフロップの分周ク
ロックより低周波数の分周クロック、つまり、周波数が
整数倍でない信号が入力されないので、クロストークに
よるジッタを低減できる。
Description
【０００１】
【産業上の利用分野】本発明は信号の周波数を分周する
分周回路に関し、特に分周信号の周期変動（ジッタ）の
発生を低減した分周回路に関する。
分周回路に関し、特に分周信号の周期変動（ジッタ）の
発生を低減した分周回路に関する。
【０００２】
【従来の技術】デジタル回路を動作せるクロックは、ク
ロック発生器が出力する基準クロックを供給する回路に
応じて分周した信号が使用される。フリップフロップ
（ＦＦ）を複数段接続した分周回路では、２のべき乗分
の１（１／２＾ｎ、ｎは整数）の周波数のクロックを発
生させることができる。特に高い周波数のクロックを分
周する場合には、例えばリップル型２進計数回路が使用
される。これは、最初の段のフリップフロップだけが高
速動作をすれば良い点で有利だからである。
ロック発生器が出力する基準クロックを供給する回路に
応じて分周した信号が使用される。フリップフロップ
（ＦＦ）を複数段接続した分周回路では、２のべき乗分
の１（１／２＾ｎ、ｎは整数）の周波数のクロックを発
生させることができる。特に高い周波数のクロックを分
周する場合には、例えばリップル型２進計数回路が使用
される。これは、最初の段のフリップフロップだけが高
速動作をすれば良い点で有利だからである。
【０００３】図３は、４段のＴ型フリップフロップを用
いた従来の分周回路の一例を示している。クロック発生
器１０が出力する基準クロックは、Ｔ型フリップフロッ
プ２０、２１、２２及び２３で分周される。各フリップ
フロップは、クロック入力端にクロックが入力される度
に”１”と”０”を交互に出力して入力されるクロック
を２分の１に分周する。Ｔ型フリップフロップ２０、２
１、２２及び２３の出力はすべて選択回路２５に入力さ
れる。選択回路２５は、クロック周波数制御回路１２の
制御にしたがってこれらの入力の内から１つを選択して
出力する。リセット発生器１３は、リセット信号を出力
してこれらフリップフロップをリセットし、分周回路を
初期状態に設定することができる。ただし、初期状態に
する必要がなければ、クロックの分周に何等の問題も生
じないのでリセット回路は必要ない。
いた従来の分周回路の一例を示している。クロック発生
器１０が出力する基準クロックは、Ｔ型フリップフロッ
プ２０、２１、２２及び２３で分周される。各フリップ
フロップは、クロック入力端にクロックが入力される度
に”１”と”０”を交互に出力して入力されるクロック
を２分の１に分周する。Ｔ型フリップフロップ２０、２
１、２２及び２３の出力はすべて選択回路２５に入力さ
れる。選択回路２５は、クロック周波数制御回路１２の
制御にしたがってこれらの入力の内から１つを選択して
出力する。リセット発生器１３は、リセット信号を出力
してこれらフリップフロップをリセットし、分周回路を
初期状態に設定することができる。ただし、初期状態に
する必要がなければ、クロックの分周に何等の問題も生
じないのでリセット回路は必要ない。
【０００４】
【発明が解決しようとする課題】リップル型２進計数回
路を用いた分周回路では、縦続接続された複数のフリッ
プフロップの出力から所望の周波数の信号を選択するた
めに選択回路が使用される。しかし、この選択回路で選
択された信号に選択されていない信号が漏れる（クロス
トークする）ことがある。
路を用いた分周回路では、縦続接続された複数のフリッ
プフロップの出力から所望の周波数の信号を選択するた
めに選択回路が使用される。しかし、この選択回路で選
択された信号に選択されていない信号が漏れる（クロス
トークする）ことがある。
【０００５】一般に所定の周波数Ｆｘのクロックに対し
て異なる周波数Ｆｙの信号が加えられるとクロック信号
の周期の時間変動（ジッタ）が現れる。ただし、Ｆｘの
整数倍の周波数を信号が加わる場合には、信号波形が変
形するのみで周期には影響しない。
て異なる周波数Ｆｙの信号が加えられるとクロック信号
の周期の時間変動（ジッタ）が現れる。ただし、Ｆｘの
整数倍の周波数を信号が加わる場合には、信号波形が変
形するのみで周期には影響しない。
【０００６】上述のリップル型２進計数回路などを用い
た分周回路では、出力される複数の分周クロックの周波
数が夫々２のべき乗分の１である。このように出力する
各分周クロックの周波数が整数倍ではない分周回路で
は、クロストークのために出力されるクロック信号にジ
ッタが生じてしまうことがあった。例えば、上述の分周
回路では、選択した計数手段より後段の計数手段から出
力される信号は、選択した出力信号の２分の１以下の周
波数を有する（整数倍でない）ためジッタの原因とな
る。
た分周回路では、出力される複数の分周クロックの周波
数が夫々２のべき乗分の１である。このように出力する
各分周クロックの周波数が整数倍ではない分周回路で
は、クロストークのために出力されるクロック信号にジ
ッタが生じてしまうことがあった。例えば、上述の分周
回路では、選択した計数手段より後段の計数手段から出
力される信号は、選択した出力信号の２分の１以下の周
波数を有する（整数倍でない）ためジッタの原因とな
る。
【０００７】そこで本発明の目的は、分周信号のジッタ
を減少させる分周回路を提供することである。本発明の
他の目的は、分周信号のクロストークによるジッタの発
生を低減させる分周回路を提供することである。
を減少させる分周回路を提供することである。本発明の
他の目的は、分周信号のクロストークによるジッタの発
生を低減させる分周回路を提供することである。
【０００８】
【課題を解決するための手段】本発明の分周回路は、入
力信号を順次分周して分周信号を出力する縦続接続した
複数の計数手段４０〜４３と、分周信号を選択的に出力
する選択回路４５と、複数の計数手段４０〜４３の夫々
の動作を停止させることができる停止制御手段４６又は
５１〜５５とを具えている。そして、停止制御手段４６
又は５１〜５５が複数の計数手段４０〜４３の内の選択
した計数手段より後段の計数手段の動作を停止させるこ
とを特徴としている。例えば、選択回路４５が計数手段
４１を選択した場合には、計数手段４１より後段の計数
手段４２及び４３の動作を停止させる。これによって、
計数手段４１より低い周波数の信号が選択回路に入力さ
れないので、選択回路４５のクロストークの影響がなく
なり、ジッタを低減することができる。
力信号を順次分周して分周信号を出力する縦続接続した
複数の計数手段４０〜４３と、分周信号を選択的に出力
する選択回路４５と、複数の計数手段４０〜４３の夫々
の動作を停止させることができる停止制御手段４６又は
５１〜５５とを具えている。そして、停止制御手段４６
又は５１〜５５が複数の計数手段４０〜４３の内の選択
した計数手段より後段の計数手段の動作を停止させるこ
とを特徴としている。例えば、選択回路４５が計数手段
４１を選択した場合には、計数手段４１より後段の計数
手段４２及び４３の動作を停止させる。これによって、
計数手段４１より低い周波数の信号が選択回路に入力さ
れないので、選択回路４５のクロストークの影響がなく
なり、ジッタを低減することができる。
【０００９】
【実施例】図１は、本発明の分周回路の一好適実施例を
示している。図３の従来回路と比較して本発明の回路
は、フリップフロップ（ＦＦ）４０、４１、４２及び４
３を個別にリセットできるリセット制御回路（停止制御
手段）４６を新たに設けている。各フリップフロップ
（計数手段）のリセットは、クロック周波数制御回路３
２及びリセット発生回路３３からの信号に応じて制御さ
れる。以下の表１は、リセット制御回路４６の動作を示
している。
示している。図３の従来回路と比較して本発明の回路
は、フリップフロップ（ＦＦ）４０、４１、４２及び４
３を個別にリセットできるリセット制御回路（停止制御
手段）４６を新たに設けている。各フリップフロップ
（計数手段）のリセットは、クロック周波数制御回路３
２及びリセット発生回路３３からの信号に応じて制御さ
れる。以下の表１は、リセット制御回路４６の動作を示
している。
【００１０】
【表１】
【００１１】表１において、”１”はリセットが有効で
あることを示す。”０”はリセットが無効であることを
示す。”＊”はどちらの状態でも良いことを示す。具体
的には、表１のリセット発生器の欄の”１”は、リセッ
ト発生器３３がリセット信号を出力することを示し、”
０”はリセット信号を出力しないことを示している。選
択回路の欄は、選択回路４５がクロック周波数制御回路
３２の制御によって選択したクロックがどのフリップフ
ロップ（ＦＦ）の出力であるかを示している。表１の”
ＦＦ”の欄においては、”１”ならばそのフリップフロ
ップがリセットされることを意味し、”０”ならばその
フリップフロップがリセットされないままであることを
意味する。
あることを示す。”０”はリセットが無効であることを
示す。”＊”はどちらの状態でも良いことを示す。具体
的には、表１のリセット発生器の欄の”１”は、リセッ
ト発生器３３がリセット信号を出力することを示し、”
０”はリセット信号を出力しないことを示している。選
択回路の欄は、選択回路４５がクロック周波数制御回路
３２の制御によって選択したクロックがどのフリップフ
ロップ（ＦＦ）の出力であるかを示している。表１の”
ＦＦ”の欄においては、”１”ならばそのフリップフロ
ップがリセットされることを意味し、”０”ならばその
フリップフロップがリセットされないままであることを
意味する。
【００１２】表１に基づいてリセット制御回路４６の動
作をさらに説明する。リセット発生器３３がリセット信
号を出力するときは、すべてのフリップフロップがリセ
ットされる。これは、従来と同じである。選択回路４５
でフリップフロップ４０の出力が選択された場合（表１
の選択回路の欄が”ＦＦ４０”の行の場合）には、リセ
ット制御回路４６は、フリップフロップ４１をリセット
するとともにリセット状態を維持する。フリップフロッ
プ４２及び４３については、フリップフロップ４１から
の信号が停止しているので、リセットしなくとも夫々の
クロックの出力は停止する。同様に出力を選択した他の
フリップフロップについても、その直後のフリップフロ
ップをリセットして維持することにより、その出力する
クロックより低い周波数のクロックが選択回路に入力さ
れることがなく、ジッタの発生を防ぐことができる。
作をさらに説明する。リセット発生器３３がリセット信
号を出力するときは、すべてのフリップフロップがリセ
ットされる。これは、従来と同じである。選択回路４５
でフリップフロップ４０の出力が選択された場合（表１
の選択回路の欄が”ＦＦ４０”の行の場合）には、リセ
ット制御回路４６は、フリップフロップ４１をリセット
するとともにリセット状態を維持する。フリップフロッ
プ４２及び４３については、フリップフロップ４１から
の信号が停止しているので、リセットしなくとも夫々の
クロックの出力は停止する。同様に出力を選択した他の
フリップフロップについても、その直後のフリップフロ
ップをリセットして維持することにより、その出力する
クロックより低い周波数のクロックが選択回路に入力さ
れることがなく、ジッタの発生を防ぐことができる。
【００１３】図２は、本発明の他の実施例のブロック図
である。縦続接続されたフリップフロップの間には、ア
ンド・ゲート５１、５２及び５３が設けられる。クロッ
ク停止制御回路５５は、これらアンド・ゲートの一方の
入力端に個別にクロック停止信号を印加することができ
る。即ち、フリップフロップ４０が出力する分周クロッ
クを選択する場合には、クロック停止制御回路５５はア
ンド・ゲート５１の一方の入力端に論理レベル”０”の
信号を入力し、フリップフロップ４０の出力がフリップ
フロップ４１に入力されないようにする。これによって
フリップフロップ４１は計数を停止するので、その出力
は選択回路４５に入力されない。このときフリップフロ
ップ４２及び４３は、フリップフロップ４１からの出力
が来ないの同様に停止している。このように出力を選択
したフリップフロップ直後のフリップフロップとの間に
あるアンド・ゲートの出力を止め、後続のフリップフロ
ップの動作を停止させることにより、選択回路に入力さ
れる分周クロックを削減している。なお、リセット発生
回路３３は、フリップフロップを同時に初期化する必要
がある場合に使用する。なお、アンド・ゲートの代わり
にノア・ゲート等を使用することもできる。
である。縦続接続されたフリップフロップの間には、ア
ンド・ゲート５１、５２及び５３が設けられる。クロッ
ク停止制御回路５５は、これらアンド・ゲートの一方の
入力端に個別にクロック停止信号を印加することができ
る。即ち、フリップフロップ４０が出力する分周クロッ
クを選択する場合には、クロック停止制御回路５５はア
ンド・ゲート５１の一方の入力端に論理レベル”０”の
信号を入力し、フリップフロップ４０の出力がフリップ
フロップ４１に入力されないようにする。これによって
フリップフロップ４１は計数を停止するので、その出力
は選択回路４５に入力されない。このときフリップフロ
ップ４２及び４３は、フリップフロップ４１からの出力
が来ないの同様に停止している。このように出力を選択
したフリップフロップ直後のフリップフロップとの間に
あるアンド・ゲートの出力を止め、後続のフリップフロ
ップの動作を停止させることにより、選択回路に入力さ
れる分周クロックを削減している。なお、リセット発生
回路３３は、フリップフロップを同時に初期化する必要
がある場合に使用する。なお、アンド・ゲートの代わり
にノア・ゲート等を使用することもできる。
【００１４】以上の説明においては、フリップフロップ
によって基準クロックを計数して分周していたが、フリ
ップフロップでなくとも他のカウンタなどの計数手段で
も良い。また、各フリップフロップを複数のフリップフ
ロップからのなる計数手段としても良い。また上述の計
数回路では、フリップフロップを非同期式のもので説明
した。これは、非同期式の方が動作が高速だからであ
る。しかし同期式の場合にも同様に、出力を選択したフ
リップフロップの後段のフリップフロップの動作をクロ
ックの供給を停止するなどにより停止させれば、同様に
本発明を実現できる。また、実施例では入力信号にクロ
ックを使用したが、クロックでなくても一定の周波数の
入力信号であれば良い。
によって基準クロックを計数して分周していたが、フリ
ップフロップでなくとも他のカウンタなどの計数手段で
も良い。また、各フリップフロップを複数のフリップフ
ロップからのなる計数手段としても良い。また上述の計
数回路では、フリップフロップを非同期式のもので説明
した。これは、非同期式の方が動作が高速だからであ
る。しかし同期式の場合にも同様に、出力を選択したフ
リップフロップの後段のフリップフロップの動作をクロ
ックの供給を停止するなどにより停止させれば、同様に
本発明を実現できる。また、実施例では入力信号にクロ
ックを使用したが、クロックでなくても一定の周波数の
入力信号であれば良い。
【００１５】
【発明の効果】本発明によれば、出力を選択した計数手
段より後段の計数手段の動作を停止させる。そのため、
選択回路には選択した計数手段が出力する信号の周波数
より低い周波数の信号、つまり整数倍でない周波数の信
号は入力されない。よって本発明の分周回路は、選択回
路でのクロストークによって発生する分周信号のジッタ
の発生を低減させることができる。
段より後段の計数手段の動作を停止させる。そのため、
選択回路には選択した計数手段が出力する信号の周波数
より低い周波数の信号、つまり整数倍でない周波数の信
号は入力されない。よって本発明の分周回路は、選択回
路でのクロストークによって発生する分周信号のジッタ
の発生を低減させることができる。
【図１】本発明の分周回路の一実施例のブロック図であ
る。
る。
【図２】本発明の分周回路の他の実施例のブロック図で
ある。
ある。
【図３】従来の分周回路の一例のブロック図である。
３０ クロック発生手段 ３２ クロック周波数制御回路 ４０〜４３ 計数手段 ４５ 選択回路 ４６ 停止制御手段 ５１〜５５ 停止制御手段
Claims (1)
- 【請求項１】 入力信号を順次分周して分周信号を出力
する縦続接続した複数の計数手段と、 上記分周信号を選択的に出力する選択回路と、 上記複数の計数手段の夫々の動作を停止させることがで
きる停止制御手段とを具え、 該停止制御手段が上記複数の計数手段の内の選択した計
数手段より後段の計数手段の動作を停止させることを特
徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248755A JPH0786923A (ja) | 1993-09-09 | 1993-09-09 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5248755A JPH0786923A (ja) | 1993-09-09 | 1993-09-09 | 分周回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786923A true JPH0786923A (ja) | 1995-03-31 |
Family
ID=17182900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5248755A Pending JPH0786923A (ja) | 1993-09-09 | 1993-09-09 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786923A (ja) |
-
1993
- 1993-09-09 JP JP5248755A patent/JPH0786923A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004517542A (ja) | デジタル周波数乗算器 | |
| JP2002055732A (ja) | デスキュー回路を有するクロック生成器 | |
| JPH09107284A (ja) | 高速同期カウンタ回路 | |
| US6108393A (en) | Enhanced prescaler phase interface | |
| US5854755A (en) | Clock frequency multiplication device | |
| US5742550A (en) | Semiconductor integrated circuit device | |
| JPH0786923A (ja) | 分周回路 | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JPH06244739A (ja) | マルチプレクサ回路 | |
| JP3372858B2 (ja) | カウンタ | |
| JPH05100766A (ja) | クロツクジエネレータ | |
| JP3485449B2 (ja) | クロック分周切替回路 | |
| JP2621205B2 (ja) | 分周回路 | |
| JPS61285523A (ja) | クロツク切換回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JPH0783257B2 (ja) | 可変分周装置 | |
| JP2821363B2 (ja) | 半導体集積回路 | |
| JPH04142116A (ja) | 可変分周器 | |
| KR100239446B1 (ko) | 자동로딩 기능을 갖는 주파수 합성기의 테스트 회로 | |
| JP2689539B2 (ja) | 分周器 | |
| JPH0683066B2 (ja) | カウンタ回路 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JP3666078B2 (ja) | 分周回路 | |
| JPH1168552A (ja) | ２ｎ分周回路 |