JPH1168552A

JPH1168552A - ２ｎ分周回路

Info

Publication number: JPH1168552A
Application number: JP22350097A
Authority: JP
Inventors: Toru Takeshita; 徹竹下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-08-20
Filing date: 1997-08-20
Publication date: 1999-03-09

Abstract

(57)【要約】【課題】２ｎ分周回路において、非分周モード状態の
フリップフロップ回路を分周モード状態に自動的に引き
込めるようにする。【解決手段】クロック信号ＣＬＫに基づいて「１」ま
たは「０」の状態を各々が保持するようにカスケード接
続されたｎ個のフリップフロップ回路Ｆ１〜Ｆｎと、最
後段のフリップフロップ回路Ｆｎの出力を反転して最前
段のフリップフロップ回路Ｆ１に入力するインバータ１
１とを備え、クロック信号ＣＬＫに基づいてそのクロッ
ク信号周期の２ｎ倍の周期の分周信号を出力する２ｎ分
周回路１００において、フリップフロップ回路Ｆｎの出
力が「０」でその１つ前段のフリップフロップ回路Ｆn-
1の出力が「１」のとき、他のフリップフロップ回路Ｆ
１〜Ｆn-2の個々の出力に係わらず、フリップフロップ
回路Ｆ１〜Ｆｎの各々の出力を全て「１」に揃える分周
モード引込み回路１２が設けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速クロック信号
から低速クロック信号を生成する信号生成回路等に適用
して好適な２ｎ分周回路に関する。更に詳しくは、カス
ケード接続された複数個のフリップフロップ回路のう
ち、その最終段の出力とその１つ前のフリップフロップ
回路の出力とを使用して、全てのフリップフロップ回路
の出力を「１」に揃えることにより、非分周モード状態
にある分周回路を入力クロック信号の整数倍の分周信号
が得られる分周モード状態に自動的に引き込めるように
したものである。

【０００２】

【従来の技術】近年、光通信システム等において、送受
信動作の基本となる超高速信号（１．０６ＧＨｚ程度）
を外部からの参照信号に対して同期抽出する必要があ
る。送信側においては、超高速クロック信号から低速ク
ロック信号を生成する信号生成回路からの信号と、外部
からの低速参照クロック信号とを比較して超高速クロッ
ク信号を抽出することが多い。この信号生成回路には入
力クロック信号を整数倍の周期の信号に分周する分周回
路が適している。

【０００３】しかし、送信側においては、外部からの情
報は参照クロック信号のみであり、分周回路をリセット
するためのクリア信号は外部から分周回路へは入力され
ない。このため、分周回路に非期待動作状態が生じる
と、正常動作状態に引き込むことが不可能となる。

【０００４】また、一般的にも、分周回路ではクリア付
きフリップフロップ回路やクリア信号処理回路を付加し
た分周回路によりクロック信号生成回路を構成すると、
回路規模が大きくなったり、電源投入毎に外部からリセ
ットをしなければならないという問題がある。

【０００５】そこで、外部からのリセット手段を持たな
い分周回路によってクロック信号生成回路を構成する方
法が考えられる。この種の分周回路では複数個のフリッ
プフロップ回路がカスケード接続され、最終段のフリッ
プフロップ回路の出力を反転して最前段のフリップフロ
ップ回路の入力とし、リング発振させる構成が良く知ら
れている。

【０００６】この構成によれば、各々のフリップフロッ
プ回路を同一のクロック信号で動作させることができ
て、しかも、各段のフリップフロップ回路の出力が直接
次段のフリップフロップ回路の入力となるため、回路構
成が比較的容易であり、信号通過によるゲート遅延時間
等が短いといった利点がある。

【０００７】一般に、ある入力クロック信号に基づいて
Ｎ分周信号を生成する分周回路を構成する場合、Ｎ個の
状態を保持する必要性からｎ個のフリップフロップ回路
が用いられる。Ｎとｎとの間には２ⁿ≧Ｎの関係があ
る。

【０００８】図６は従来方式の１０分周回路（ｎ＝５）
の構成例を示す図である。図６に示すように、１０分周
回路１では５個のフリップフロップ回路Ｆ１〜Ｆ５がカ
スケード接続される。各々のフリップフロップ回路Ｆ１
〜Ｆ５にはクロック信号ＣＬＫが入力され、このクロッ
ク信号ＣＬＫの立ち上がりによって各々のフリップフロ
ップ回路Ｆ１〜Ｆ５の出力が確定される。最終段のフリ
ップフロップ回路Ｆ５の出力には１０分周信号Ｓ10が生
ずると共に、この１０分周信号Ｓ10がインバータ２によ
って反転され、そのインバータ出力が最前段のフリップ
フロップ回路Ｆ１に入力される。

【０００９】次に、１０分周回路１の分周モード時の動
作を説明する。図７はクロック信号ＣＬＫの１回の立ち
上がりを１サイクルとしてフリップフロップ回路Ｆ１〜
Ｆ５の出力をサイクル順に示した出力波形図である。

【００１０】各々のフリップフロップ回路Ｆ１〜Ｆ５は
図７（Ａ）に示すクロック信号ＣＬＫに基づいて論理値
「０」又は「１」を保持する。従って、図７（Ｂ）に示
すサイクル１のフリップフロップ回路Ｆ１の出力はサイ
クル２で反転されてリップフロップ回路Ｆ２の入力とな
る。図７（Ｃ）に示すサイクル２のフリップフロップ回
路Ｆ２の出力はサイクル３で反転されてリップフロップ
回路Ｆ３の入力となる。図７（Ｄ）に示すサイクル３の
フリップフロップ回路Ｆ３の出力は図７（Ｅ）に示すサ
イクル４で反転されてフリップフロップ回路Ｆ４の入力
となる。

【００１１】従って、フリップフロップ回路Ｆ５のある
時点の入力には、図７（Ｂ）〜７（Ｅ）に示したサイク
ル１〜５のクロック信号ＣＬＫの立ち上がりによってフ
リップフロップ回路Ｆ４，Ｆ３，Ｆ２，Ｆ１の出力が順
にシフトされてくる。そして、サイクル４のフリップフ
ロップ回路Ｆ４の出力は、サイクル５のクロック信号の
立ち上がり後に反転して図７（Ｆ）に示すフリップフロ
ップ回路Ｆ５の入力となり、Ｆ５のサイクル６の出力と
一致する。

【００１２】この１０分周回路１ではこのサイクル１〜
５の動作がサイクル６〜１０でもう一度繰り返されるか
ら、サイクル１０のクロック信号の立ち上がり後に、フ
リップフロップ回路Ｆ５の入力は最初のフリップフロッ
プ回路Ｆ５の入力と一致することになる。この結果、フ
リップフロップ回路Ｆ５の出力にはクロック信号周期Ｔ
の１０倍（周期１０Ｔ）の分周信号（以下１０分周信号
という）Ｓ10が生じる。

【００１３】つまり、フリップフロップ回路Ｆ１〜Ｆ５
の各々の初期状態が順に「１１１１１」であるとき、フ
リップフロップ回路Ｆ５の出力はサイクル５のクロック
信号ＣＬＫの立ち上がり後に「１」から「０」になり、
さらに、サイクル１０のクロック信号ＣＬＫの立ち上が
り後に「０」から「１」になる。これが電源受給期間中
に永久的に繰り返されるので、フリップフロップ回路Ｆ
５の出力から、クロック信号ＣＬＫの１回の立ち上がり
毎に、「１１１１１０００００１１１１１０００００・
・・・・」という１０分周信号Ｓ10が継続して得られる
ことになる。

【００１４】このように入力クロック信号ＣＬＫの整数
倍の周期の分周信号が継続して得られる出力状態を以
後、分周モード状態と呼ぶことにする。

【００１５】

【発明が解決しようとする課題】ところで、従来方式の
２ｎ分周回路において、ｎ個のフリップフロップ回路Ｆ
１〜Ｆｎが「１」または「０」を保持する状態の全組み
合わせは２ⁿ個だけ存在する。一方、２ｎ分周回路では
２ｎ個の状態のみを必要とする。従って、２ｎの分周信
号に無関係な状態が２ⁿ−２ｎ個も存在することにな
る。

【００１６】この２ⁿ−２ｎ個の状態のうちの複数個の
状態の組み合わせにおいて、２ｎ分周回路１が分周モー
ド状態から外れた周期動作をする場合がある。この動作
状態を以下、非分周モード状態と呼ぶことにする。この
非分周モード状態は分周モード状態動作へのノイズや電
源投入時のフリップフロップ回路の初期状態によって生
じる。非分周モード状態では、ｎ個のフリップフロップ
回路Ｆ１〜Ｆｎが期待の状態で「１」または「０」を保
持しなくなるので、分周モード状態のように入力クロッ
ク信号周期の整数倍の分周信号を得ることができない。

【００１７】従って、図６に示した１０分周回路におい
ても、フリップフロップ回路Ｆ１〜Ｆ５が一旦、非分周
モード状態に陥るとリセット手段が無いため、二度と分
周モード状態（１０分周信号の出力状態）に戻すことが
できない。

【００１８】このままの１０分周回路をクロック信号生
成回路に適用した場合には、フリップフロップ回路Ｆ１
〜Ｆ５の出力は、例えば図８（Ｂ）〜８（Ｆ）に示す非
分周モード状態時の出力波形のようになる。そして、フ
リップフロップ回路Ｆ５の出力は図８（Ｆ）に示すよう
にクロック信号周期Ｔの１０倍の周期信号（以下非分周
信号という）となるが、周期１０Ｔ中にハイレベルのパ
ルスが３つに分散したようになって、図７（Ｆ）に示し
たデューティ比（ハイレベルとローレベルの比）５０％
の分周信号とはならない。

【００１９】この非分周信号を光通信システム等の参照
クロック信号に対する比較信号として使用しても、同期
信号等を抽出できないので、従来方式の１０分周回路を
そのままクロック信号生成回路等に使用することができ
ないという問題がある。

【００２０】なお、リセット機能付きの分周回路をクロ
ック信号生成回路に使用した場合には、フリップフロッ
プ回路が一旦、非分周モード状態に陥ると、次にリセッ
ト信号が入力されるまで、フリップフロップ回路が非分
周モード状態のまま動作してしまう。

【００２１】そこで、この発明はこのような従来の課題
を解決したものであって、非分周モード状態のフリップ
フロップ回路を分周モード状態に自動的に引き込めるよ
うにした２ｎ分周回路を提供することを目的とする。

【００２２】

【課題を解決するための手段】上述した課題は、クロッ
ク信号に基づいて論理値１または０の状態を各々が保持
するようにカスケード接続されたｎ個のフリップフロッ
プ回路と、第ｎ番目のフリップフロップ回路の出力を反
転して第１番目のフリップフロップ回路に入力するイン
バータとを備え、クロック信号に基づいてそのクロック
信号周期の２ｎ倍の周期の分周信号を出力する分周回路
において、第ｎ番目のフリップフロップ回路の出力が論
理値０で第ｎ−１番目のフリップフロップ回路の出力が
論理値１になったとき、第１番目から第ｎ−２番目のフ
リップフロップ回路の個々の出力に係わらず、その第１
番目から第ｎ番目のフリップフロップ回路の各々の出力
を全て論理値１に揃える分周モード引込み回路が設けら
れたことを特徴とする２ｎ分周回路によって解決され
る。

【００２３】本発明の２ｎ分周回路によれば、第ｎ番目
のフリップフロップ回路の出力が論理値０で第ｎ−１番
目のフリップフロップ回路の出力が論理値１になったと
き、第１番目から第ｎ−２番目のフリップフロップ回路
の個々の出力に係わらず、第ｎ−１番目のフリップフロ
ップ回路の出力論理値１と第ｎ番目のフリップフロップ
回路の出力論理値０に基づき、第１番目から第ｎ番目の
フリップフロップ回路の各々の出力が分周モード引込み
回路によって、全て論理値１に揃えられるので、非分周
モード状態の分周回路を分周モード状態に自動的に引き
込むことができる。以後はｎ個のフリップフロップ回路
Ｆ１〜Ｆｎが一定の状態で論理値１または０を保持する
ようになる。

【００２４】従って、電源を断して再投入した場合で
も、従来方式のように非分周モード状態に陥ることな
く、しかも、外部からのリセット動作に依存することな
く、入力クロック信号周期の整数倍の分周信号を電源受
給期間中継続して得ることができる。

【００２５】

【発明の実施の形態】続いて、この発明に係る２ｎ分周
回路の一実施の形態について、図面を参照しながら説明
をする。

【００２６】図１は本実施の形態としての２ｎ分周回路
１００の構成例を示す図である。本実施の形態ではｎ個
のフリップフロップ回路がカスケード接続され、そのフ
リップフロップ回路の最終段の出力が「０」で、その１
つ前段のフリップフロップ回路の出力が「１」になった
とき、他のフリップフロップ回路の出力に係わらず、前
段のフリップフロップ回路の出力「１」と最終段のフリ
ップフロップ回路の出力「０」を使用して、ｎ個のフリ
ップフロップ回路の出力を全て「１」に揃えることによ
り、非分周モード状態の２ｎ分周回路を入力クロック信
号の整数倍の周期の分周信号が得られる分周モード状態
に自動的に引き込めるようにしたものである。

【００２７】図１において、２ｎ周期発振のためのｎ個
のＤ型のフリップフロップ回路Ｆ１〜Ｆｎがカスケード
接続され、クロック信号ＣＬＫに基づいて論理値「１」
または「０」の状態が各々によって保持される。

【００２８】第ｎ番目のフリップフロップ回路Ｆｎの出
力Ｑと第１番目のフリップフロップ回路Ｆ１の入力Ｄと
の間にはインバータ１１が接続され、フリップフロップ
回路Ｆｎの出力Ｑが反転されてフリップフロップ回路Ｆ
１の入力Ｄになされる。

【００２９】各々のフリップフロップ回路Ｆ１〜Ｆｎの
入出力間には分周モード引込み回路１２が接続される。
分周モード引込み回路１２は第１の論理回路としての二
入力ＡＮＤ回路２０と第２の論理回路としてのｎ−２個
の二入力ＯＲ回路Ｏ1〜Ｏn-2を有している。

【００３０】フリップフロップ回路Ｆｎの出力Ｑとフリ
ップフロップ回路Ｆn-1の出力Ｑには二入力ＡＮＤ回路
２０が接続され、フリップフロップ回路Ｆｎの出力（反
転値）とフリップフロップ回路Ｆn-1の出力Ｑとの論理
積に基づいて分周モード引込み信号Ｓが生成される。例
えば、二入力ＡＮＤ回路２０はフリップフロップ回路Ｆ
ｎの出力Ｑが０でフリップフロップ回路Ｆn-1の出力Ｑ
が１になったとき、分周モード引込み信号Ｓ＝「１」を
出力する。

【００３１】また、フリップフロップ回路Ｆ１の出力Ｑ
と第２番目のフリップフロップ回路Ｆ２の入力Ｄとの間
には二入力ＯＲ回路Ｏ1が接続され、フリップフロップ
回路Ｆ１の出力Ｑと二入力ＡＮＤ回路２０の出力Ｓとの
論理和に基づいて次段のフリップフロップ回路Ｆ２の入
力Ｄに「１」または「０」が出力される。二入力ＯＲ回
路Ｏ1の性質から、分周モード引込み信号Ｓが「１」の
ときは、フリップフロップ回路Ｆ１の出力Ｑが「１」ま
たは「０」に係わらず、フリップフロップ回路Ｆ２の入
力Ｄに「１」が出力される。

【００３２】同様に、フリップフロップ回路Ｆ２の出力
Ｑと第３番目のフリップフロップ回路Ｆ３の入力Ｄとの
間には二入力ＯＲ回路Ｏ2が接続され、フリップフロッ
プ回路Ｆ２の出力Ｑと二入力ＡＮＤ回路２０の出力Ｓと
の論理和に基づいて次段のフリップフロップ回路Ｆ３の
入力Ｄに「１」または「０」が出力される。分周モード
引込み信号Ｓが「１」のときは、フリップフロップ回路
Ｆ２の入力Ｄと同様にフリップフロップ回路Ｆ３の入力
Ｄに二入力ＯＲ回路Ｏ2から「１」が出力される。

【００３３】以下同様に第ｎ−２番目のフリップフロッ
プ回路Ｆn-2の出力Ｑと第ｎ−１番目のフリップフロッ
プ回路Ｆn-1の入力Ｄとの間に二入力ＯＲ回路Ｏn-2が接
続され、フリップフロップ回路Ｆn-2の出力Ｑと二入力
ＡＮＤ回路２０の出力Ｓとの論理和に基づいて次段のフ
リップフロップ回路Ｆn-1の入力Ｄに「１」または
「０」が出力される。分周モード引込み信号Ｓが「１」
のときは、フリップフロップ回路Ｆ１〜Ｆn-2と同様に
次段のフリップフロップ回路Ｆn-1の入力Ｄに二入力Ｏ
Ｒ回路Ｏn-2から「１」を出力するようになされてい
る。

【００３４】図２は２ｎ分周回路１００の分周モード引
込み時のフリップフロップ回路Ｆ１〜Ｆｎの出力状態を
示す表図である。図２に示すように、２ｎ分周回路１０
０では電源オンによって非分周モード状態に陥ったと
き、クロック信号ＣＬＫのあるサイクルａで、ｎ個のフ
リップフロップ回路Ｆ１〜Ｆｎにおいて、必ず「ｘｘｘ
ｘ〜ｘ１０」という並びの出力状態が存在する。この出
力状態「ｘｘｘｘ〜ｘ１０」に着目し、このサイクルａ
の次のサイクルａ＋１で、出力状態「１１１１・・・１
１１」の分周モード状態に引き込めるように、フリップ
フロップ回路Ｆ１〜Ｆｎに分周モード引込み回路１２を
設けたものである。

【００３５】つまり、フリップフロップ回路Ｆｎの出力
Ｑが「０」でフリップフロップ回路Ｆn-1の出力Ｑが
「１」になったとき、フリップフロップ回路Ｆn-1の出
力Ｑ＝「１」とフリップフロップ回路Ｆｎの出力Ｑ＝
「０」に基づき二入力ＡＮＤ回路２０から分周モード引
込み信号Ｓ＝「１」が二入力ＯＲ回路Ｏ1〜Ｏn-2に出力
される。このときフリップフロップ回路Ｆ１〜Ｆn-2の
個々の出力Ｑが「１」または「０」を出力していても、
これらの出力に係わらず、二入力ＯＲ回路Ｏ1〜Ｏn-2か
ら「１」が各々の次段のフリップフロップ回路に入力さ
れ、ｎ個のフリップフロップ回路Ｆ１〜Ｆｎの各々の出
力Ｑが全て「１」に揃えられる。従って、非分周モード
状態の２ｎ分周回路１００を分周モード状態に自動的に
引き込むことができる。

【００３６】この結果、ｎ個のフリップフロップ回路Ｆ
１〜Ｆｎは、それ以後、図２のサイクルａ＋２，ａ＋３
・・・ａ＋２n-2，ａ＋２n-1，ａ＋２n，ａ＋２n+1に示
した出力状態で「１」または「０」を保持するようにな
る。そして、この２ｎ分周回路１００では一旦、分周モ
ード状態に引き込まれると、分周モード引込み信号Ｓが
「０」となっても、二入力ＯＲ回路の性質により、前段
のフリップフロップ回路の出力Ｑの「１」または「０」
は、そのまま次段のフリップフロップ回路の入力Ｄとな
るので、図２に示すサイクルａ＋２，ａ＋３・・・ａ＋
２n-2，ａ＋２n-1，ａ＋２n，ａ＋２n+1・・・の分周モ
ード状態には何等の影響を及ぼさない。

【００３７】従って、以後、電源を断して再投入した場
合でも、従来方式のように永久的に非分周モード状態に
陥ることなく、しかも、外部からのリセット動作に依存
することなく、再現性良く入力クロック信号ＣＬＫの２
ｎ倍の周期の分周信号を電源受給期間中継続して出力す
ることができる。

【００３８】図３はｎ＝５とした場合の分周モード引込
み回路付き１０分周回路２００の構成を示す図である。
１０分周回路２００は図３に示すように、５個のＤ型の
フリップフロップ回路Ｆ１〜Ｆ５と、１個のインバータ
１１と、３個の二入力ＯＲ回路Ｏ1〜Ｏ3及び１個の二入
力ＡＮＤ回路２０を有した分周モード引込み回路１２と
を備えてなる。フリップフロップ回路Ｆ１〜Ｆ５及び分
周モード引込み回路１２の接続については上述している
ので、その説明を省略する。

【００３９】次に、１０分周回路２００の動作（非分周
モード状態からの引き込み）について説明をする。この
１０分周回路２００では、非分周モード状態から、自動
的に分周モード状態に引き込む動作を担う分周モード引
込み回路１２が接続される。

【００４０】従って、電源オンにより図４（Ａ）に示す
クロック信号ＣＬＫが立ち上がると、本例ではサイクル
１でフリップフロップ回路Ｆ１〜Ｆ５の初期状態として
論理値「００１００」が保持されると、サイクル２では
図４（Ｂ）に示すフリップフロップ回路Ｆ１の出力Ｑは
「０」から「１」に反転する。図４（Ｃ）に示すフリッ
プフロップ回路Ｆ２の出力Ｑは「０」のままで、図４
（Ｄ）に示すフリップフロップ回路Ｆ３の出力Ｑは
「１」から「０」に反転する。図４（Ｅ）に示すフリッ
プフロップ回路Ｆ４の出力Ｑは「０」から「１」に反転
し、図４（Ｆ）に示すフリップフロップ回路Ｆ５の出力
Ｑは「０」のままとなるような非分周モード状態に陥
る。

【００４１】そして、サイクル２でフリップフロップ回
路Ｆ４の出力Ｑが「１」で、フリップフロップ回路Ｆ５
の出力Ｑが「０」となったことから、フリップフロップ
回路Ｆ４の出力Ｑ＝「１」と、フリップフロップ回路Ｆ
５の出力反転値「１」を入力した二入力ＡＮＤ回路２０
の出力（分周モード引込み信号Ｓ）は「１」になる。

【００４２】従って、二入力ＡＮＤ回路２０から分周モ
ード引込み信号Ｓ＝「１」が二入力ＯＲ回路Ｏ1〜Ｏ3に
出力されると、フリップフロップ回路Ｆ１の出力Ｑが
「１」を出力していても、フリップフロップ回路Ｆ２の
出力Ｑが「０」を出力していても、フリップフロップ回
路Ｆ３の出力Ｑが「０」を出力していても、これらの出
力状態「１００・・」に係わらず、二入力ＯＲ回路Ｏ1
からフリップフロップ回路Ｆ２の入力Ｄへ「１」が出力
され、二入力ＯＲ回路Ｏ2からフリップフロップ回路Ｆ
３の入力Ｄへ「１」が出力され、二入力ＯＲ回路Ｏ3か
らフリップフロップ回路Ｆ４の入力Ｄへ「１」が出力さ
れる。

【００４３】この結果、非分周モード状態の１０分周回
路２００を分周モード状態に自動的に引き込むことがで
きるので、サイクル３における５個のフリップフロップ
回路Ｆ１〜Ｆ５の出力状態を全て「１１１１１」に揃え
ることができる。

【００４４】なお、サイクル３以降は、図７の分周モー
ド時の動作になり、サイクル３〜８の動作がサイクル９
〜１３でもう一度繰り返されるから、サイクル１３のク
ロック信号の立ち上がり後に、フリップフロップ回路Ｆ
５の入力Ｄは最初のフリップフロップ回路Ｆ５の入力Ｄ
と一致することになる。この結果、フリップフロップ回
路Ｆ５の出力Ｑにはクロック信号周期Ｔの１０倍の１０
分周信号Ｓ10が生じる。

【００４５】図５は本発明方式の１０分周回路２００と
従来方式の１０分周回路１とを比較する出力状態表図で
ある。

【００４６】図５において、従来方式ではクロック信号
ＣＬＫの２サイクル時に、フリップフロップ回路Ｆ４の
出力が「１」で、フリップフロップ回路Ｆ５の出力が
「０」となっても、サイクル３でフリップフロップ回路
Ｆ１〜Ｆ５の出力状態を全て「１１１１１」に揃えるこ
とができないため、何らかのリセット手段を講じない限
り、非分周モード状態から抜け出すことができない。

【００４７】これに対して、本発明方式では分周モード
引込み回路１２が設けられているので、電源投入により
非分周モード状態に陥っても、サイクル３でフリップフ
ロップ回路Ｆ１〜Ｆ５の出力状態が全て「１１１１１」
に揃えられるので、分周モード状態に移行することがで
きる。

【００４８】従って、分周モード引込み回路１２を備え
た１０分周回路２００では、非分周モード状態が防止で
きると共に、フリップフロップ回路Ｆ１〜Ｆ５が「１１
１１１」という出力状態に引き込まれた後は、電源受給
期間中、永久的に１０分周信号Ｓ10を出力することがで
きる。

【００４９】なお、本実施の形態では二入力ＡＮＤ回路
２０及びｎ−２個の二入力ＯＲ回路Ｏ1〜Ｏn-2を用いて
分周モード引込み回路１２を構成する場合について説明
したが、通常のデータシフト動作に支障がなく、フリッ
プフロップ回路Ｆｎの出力とフリップフロップ回路Ｆn-
1の出力に基づいて、ｎ個のフリップフロップ回路Ｆ１
〜Ｆｎの出力を全て「１」に揃えられるのであれば、分
周モード引込み回路１２をＮＡＮＤ回路やＮＯＲ回路を
用いて構成してもよい。本実施の形態ではリング発振を
する２ｎ分周回路１００の場合について説明したが、こ
れに限らず、他の分周回路に本発明方式の分周モード引
込み回路１２を付加することによっても、非分周モード
状態に陥ることが防止できる。

【００５０】本実施の形態の２ｎ分周回路１００では、
電源投入時のフリップフロップ回路Ｆ１〜Ｆｎの初期状
態に係わらず、また、何らかの雑音等によって非分周モ
ード状態に引き込まれても、その内的要因（フリップフ
ロップ回路Ｆn-1の出力Ｑ＝「１」，Ｆｎの出力Ｑ＝
「０」）と分周モード引込み回路１２とにより正常な分
周モード状態に自動的に引き込むことができる。

【００５１】従って、外部からのリセット手段を一切必
要としないため、クリア付きフリップフロップ回路やク
リア信号処理回路を用いない分周回路が構成できる。リ
セット処理に係る制御負担も無くなる。

【００５２】また、分周モード引込み回路１２は比較的
容易な二入力論理積回路や二入力論理和回路等から構成
されるので、２ｎ分周回路の回路規模があまり大きくな
らなし、ゲート通過遅延を比較的に小さくすることがで
きる。従って、高速動作に適した２ｎ分周回路が構成で
きる。

【００５３】特に、光通信用のＰＬＬ付きトランシーバ
の送受信回路では、１．２５ＧＨｚ程度の超高速なクロ
ック信号から低速クロック信号を生成する信号生成回路
が要求されるが、この信号生成回路を本発明方式による
２ｎ分周回路１００によって構成することができる。そ
の送信側においては信号生成回路をリセットするクリア
信号が存在しないため、本発明方式による分周回路を用
いることは非常に有効である。

【００５４】

【発明の効果】以上説明したように本発明の２ｎ分周回
路によれば、複数個のフリップフロップ回路がカスケー
ド接続され、そのフリップフロップ回路の最終段の出力
が論理値０で、その１つ前段のフリップフロップ回路の
出力が論理値１になったとき、他のフリップフロップ回
路の出力に係わらず、前段のフリップフロップ回路の出
力論理値１と最終段のフリップフロップ回路の出力論理
値０を使用して、全てのフリップフロップ回路の出力を
論理値１に揃えるようになされたものである。

【００５５】この構成により、非分周モード状態の２ｎ
分周回路を入力クロック信号の整数倍の分周信号が得ら
れる分周モード状態に自動的に引き込むことができる。
従って、外部からのリセット手段を一切必要としないた
め、クリア付きフリップフロップ回路やクリア信号処理
回路を用いない分周回路が構成できるし、リセット処理
に係る制御負担も皆無になる。

【００５６】本発明の２ｎ分周回路は高速クロック信号
から低速クロック信号を生成する信号生成回路等に適用
して極めて好適である。

【図面の簡単な説明】

【図１】本実施の形態としての２ｎ分周回路１００の構
成例を示す図である。

【図２】分周モード引込み時のフリップフロップ回路Ｆ
１〜Ｆｎの出力状態表図である。

【図３】実施例としての１０分周回路（ｎ＝５）の構成
例を示す図である。

【図４】１０分周回路２００の分周モード引込み時の出
力波形図である。

【図５】本発明方式の１０分周回路２００と従来方式と
の比較図である。

【図６】従来方式の１０分周回路（ｎ＝５）の構成例を
示す図である。

【図７】従来方式の分周モード時のフリップフロップ回
路Ｆ１〜Ｆ５の出力波形図である。

【図８】従来方式の非分周モード時のフリップフロップ
回路Ｆ１〜Ｆ５の出力波形図である。

【符号の説明】

１００・・・２ｎ分周回路、１，２００・・・１０分周
回路、２，１１・・・インバータ、１２・・・分周モー
ド引込み回路、２０・・・二入力ＡＮＤ回路、Ｆ１〜Ｆ
ｎ・・・フリップフロップ回路、Ｏ1〜Ｏn-2・・・二入
力ＯＲ回路

Claims

【特許請求の範囲】

【請求項１】クロック信号に基づいて論理値１または
０の状態を各々が保持するようにカスケード接続された
ｎ（ｎ＝１、２、３・・・）個のフリップフロップ回路
と、第ｎ番目のフリップフロップ回路の出力を反転して
第１番目のフリップフロップ回路に入力するインバータ
とを備え、前記クロック信号に基づいて該クロック信号
周期の２ｎ倍の周期の分周信号を出力する２ｎ分周回路
において、前記第ｎ番目のフリップフロップ回路の出力が論理値０
で第ｎ−１番目のフリップフロップ回路の出力が論理値
１なったとき、前記第１番目から第ｎ−２番目のフリッ
プフロップ回路の個々の出力に係わらず前記第１番目か
ら第ｎ番目のフリップフロップ回路の各々の出力を全て
論理値１に揃える分周モード引込み回路が設けられたこ
とを特徴とする２ｎ分周回路。
【請求項２】前記分周モード引込み回路は、前記第ｎ番目のフリップフロップ回路の出力と前記第ｎ
−１番目のフリップフロップ回路の出力とに基づいて分
周モード引込み信号を生成する第１の論理回路と、前記第１番目から第ｎ−１番目のフリップフロップ回路
の各々の入出力間に接続されたｎ−２個の第２の論理回
路とを有し、前記第２の論理回路の各々は前記第ｎ番目のフリップフ
ロップ回路の出力が論理値０で第ｎ−１番目のフリップ
フロップ回路の出力が論理値１になったとき、前記分周モード引込み信号に基づいて次段のフリップフ
ロップ回路へ論理値１を出力するようになされたことを
特徴とする請求項１記載の２ｎ分周回路。
【請求項３】前記第１の論理回路は二入力論理積回路
からなり、前記第２の論理回路は二入力論理和回路から
なることを特徴とする請求項２記載の２ｎ分周回路。