JP3666078B2 - 分周回路 - Google Patents
分周回路 Download PDFInfo
- Publication number
- JP3666078B2 JP3666078B2 JP26603495A JP26603495A JP3666078B2 JP 3666078 B2 JP3666078 B2 JP 3666078B2 JP 26603495 A JP26603495 A JP 26603495A JP 26603495 A JP26603495 A JP 26603495A JP 3666078 B2 JP3666078 B2 JP 3666078B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- flip
- counter
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Stepping Motors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パルスモータの速度制御などのため、基準クロック信号の周波数を任意の周波数に分周する分周回路に関するものである。
【０００２】
【従来の技術】
従来より、一定周期の基準クロック信号を分周する分周回路として、ｎ段（ｎは自然数）のフリップフロップからなるものが知られている。このような分周回路では初段のフリップフロップに加えた基準クロック信号（パルス入力）はフリップフロップを通過する度に基準クロック信号の２分の１の周波数に分周されるので、ｎ段のフリップフロップを通過すれば２n 分の１に分周された出力信号が得られる。つまり、分周回路の分周数（分周比の逆数）は図９に示すように、フリップフロップ（ＦＦ）の段数（ｎ）の増加に伴って２n で変化する。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記分周回路では、基準クロック信号の２n の分周数（つまり、基準クロック信号の２n 分の１の周波数）しか得られず、図９に示すように、フリップフロップ（ＦＦ）の段数（ｎ）が増えると共に分周数の変化が大きくなる。
【０００４】
このため、上記分周回路の出力信号を駆動パルスとしてパルスモータを駆動する場合、パルスモータの制御部からの加減速動作指示に対応して駆動パルスが基準クロック信号の２n 倍の出力周波数で変化するので、分周による周波数の変化が大きく、パルスモータが脱調（駆動パルスの周波数にモータの回転速度が追いつけない現象）し、加減速ができないという問題がある。
【０００５】
また、その他の分周回路として、任意の分周を実現するｎビットカウンタ（ｎは自然数）も知られているが、大きな分周数を得るにはｎビットカウンタは多ビット数を持たせなければならず、分周回路の回路規模が大きくなり、実用的ではないという問題がある。
本発明は上記事由に鑑みて為されたものであり、その目的は、容易にいろいろな分周数を得ることができ、パルスモータ等の速度制御に使用できる分周回路を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、基準クロック信号を任意の周波数に分周する分周器と、前記分周器に接続され前記分周器の複数の出力から所望の周波数に分周された信号を選択する選択部と、前記選択部に接続され前記選択部により選択された信号に従ってカウント値が増加するアップカウンタと、前記アップカウンタのカウントの複数の設定値を書き込まれたデータテーブルと、前記カウント値と前記データテーブルから読み込まれた設定値とが一致したときに前記アップカウンタをリセットする比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致したときに前記比較回路からの出力により出力信号の論理値を反転させ、前記比較回路は、前記アップカウンタをリセットする度に前記データテーブルから別の設定値を読み込むことを特徴とするので、前記選択部により選択する信号と前記設定値とを変化させることにより容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できる。
【００１０】
また、前記比較回路が、前記アップカウンタをリセットする度に前記データテーブルから別の設定値を読み込むので、前記アップカウンタがリセットする度に前記設定値に依存して分周数が変化し、容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できる。
請求項２の発明は、一定周期のクロック信号の立ち上がりに同期して動作する初段のフリップフロップおよび夫々の前段のフリップフロップの出力が入力される複数のフリップフロップから成る分周器と、前記各フリップフロップの夫々の出力および所望の前記フリップフロップの出力を選択するためのセレクタの出力が接続される複数の論理積回路と、前記複数の論理積回路の出力が入力される１つの論理和回路と、前記論理和回路の出力に接続されるカウンタと、前記カウンタのカウント値の複数の設定値が設定されたデータテーブルと、前記データテーブルからの設定値のデータを受信する設定部と、前記カウンタのカウント値と前記設定部の第１の設定値とを比較して前記カウント値と前記第１の設定値とが一致した時に前記カウンタをリセットし且つ前記データテーブルから前記設定部へ第２の設定値を書き込ませる比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致した時に前記比較回路からの出力により出力信号の論理値を反転させることを特徴とするので、前記セレクタの出力と前記設定部における設定値とを変化させることにより容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できる。
【００１１】
【発明の実施の形態】
（参考例１）
本参考例では、図１および図２および図７により説明する。
【００１２】
本参考例の分周回路は、図１に示すように、基準クロック信号Ｆｃを分周する分周器１と、所望（任意）の分周数の周波数を選択するための選択部２０と、選択部２０の出力に接続されるカウンタ部３とから成る。
本参考例では、分周器１は、一定周期の基準クロック信号Ｆｃの立ち上がりに同期して動作する初段のフリップフロップＦＦ1と、夫々の前段のフリップフロップのＱ出力が入力されるフリップフロップＦＦ2〜ＦＦ7とから成る。フリップフロップＦＦ2〜ＦＦ7は夫々前段のフリップフロップのＱ出力の立ち上がりで反転する。ここで、各フリップフロップＦＦ1〜ＦＦ7のＱ出力を夫々ｃ0〜ｃ6とする。
【００１３】
選択部２０は、フリップフロップＦＦ1 〜ＦＦ7 の出力ｃ0 〜ｃ6 のうち所望の出力を選択するためのセレクタ２、論理積回路ＡＮＤ1 〜ＡＮＤ7 から成る。セレクタ２の各出力端子は論理値「１」又は論理値「０」の信号を出力し、論理積回路ＡＮＤ1 〜ＡＮＤ7 によってセレクタ２の出力と各フリップフロップＦＦ1 〜ＦＦ7 夫々の出力ｃ0 〜ｃ6 の論理積をとり、更に論理和回路５によって所望の出力を選択して出力信号Ｆｂとして出力する。
【００１４】
カウンタ部３は選択部２０の出力信号Ｆｂを入力信号として入力信号のパルスをアップカウントするｎビットカウンタ１３と、予め設定された設定値とｎビットカウンタ１３のカウント値とを比較して前記設定値と前記カウント値とが一致した時にｎビットカウンタ１３をクリアする比較回路１４と、比較回路１４の出力に接続されるフリップフロップ１５とから成り、フリップフロップ１５の出力が出力信号Ｆout となる。
【００１５】
以下、上記分周回路の動作を詳しく説明する。
基準クロック信号Ｆｃは分周器１における各フリップフロップＦＦ1 〜ＦＦ7 で分周され（フリップフロップを１段通過するたびにその周波数は２分の１になる）、その分周数は、フリップフロップＦＦ1 の出力ｃ0 が２1 ＝２、フリップフロップＦＦ2 の出力ｃ1 が２2 ＝４、・・・、フリップフロップＦＦ7 の出力ｃ6 が２7 ＝１２８となる。つまり、出力ｃ0 は基準クロックＦｃの周波数の２分の１の周波数であり、また、出力ｃ1 は基準クロックＦｃの周波数の２2 分の１の周波数であり、・・・、出力ｃ6 は基準クロックＦｃの周波数の２7 分の１の周波数である。
【００１６】
選択部２０では、各フリップフロップＦＦ1 〜ＦＦ7 の夫々の出力ｃ0 〜ｃ6 は夫々のフリップフロップに対応した論理積回路ＡＮＤ1 〜ＡＮＤ7 に入力され、論理積回路ＡＮＤ1 〜ＡＮＤ7 に夫々接続されたセレクタ２の各出力と夫々論理積をとり、更に、論理和回路５によって論理積回路ＡＮＤ1 〜ＡＮＤ7 全ての出力の論理和をとることによって基本クロック信号Ｆｂを出力する。
【００１７】
論理和回路５の出力である基本クロック信号Ｆｂはカウンタ部３におけるｎビットカウンタ１３に入力され、ｎビットカウンタ１３はアップカウント動作をする。また、比較回路１４は、ｎビットカウンタ１３のカウント値と設定部５０で予め設定した設定値とを比較し、前記カウント値と前記設定値とが一致した時、ｎビットカウンタ１３にリセット信号Ｒｓを出力してｎビットカウンタ１３をリセットするとともに、フリップフロップ１５で出力信号Ｆout の論理値を反転（トグル動作）する。その後、ｎビットカウンタ１３は再度アップカウント動作をする。
【００１８】
ｎビットカウンタ１３が上記動作を繰り返すことで、連続したパルス信号を出力する。
例えば、図２（ａ）に示すような基準クロック信号ＦｃがフリップフロップＦＦ1 に入力されている時、セレクタ２によって論理積回路ＡＮＤ1 にのみ論理値「１」の信号を入力し（他の論理積回路ＡＮＤ2 〜ＡＮＤ7 には論理値「０」の信号を入力する）、フリップフロップＦＦ1 の出力ｃ0 を選択すると、基本クロック信号Ｆｂは、図２（ｂ）に示すように、基準クロック信号Ｆｃが２分周されたクロック信号が得られ、この基本クロック信号Ｆｂはｎビットカウンタ１３に入力される。ここで、設定部５０での設定値が例えば「３」であると、比較回路１４は、図２（ｃ）に示すようにｎビットカウンタ１３のカウント値が３になった時（ｔ2 ）にｎビットカウンタ１３をリセットすると共に、図２（ｄ）に示すようにフリップフロップ１５で出力信号Ｆout の論理値を反転する。このため、図２（ｄ）に示すように、出力信号Ｆout は基本クロック信号Ｆｂを６分周した信号となる。つまり、カウンタ部３は６分の１の分周器として動作する。結果として、出力信号Ｆout は基準クロック信号Ｆｃに対して１２分の１に分周された信号となる。
【００１９】
つまり、選択部２０のセレクタ２で選択する分周数（図７における前段の分周数）とカウンタ部３の分周数（設定値×２）とを掛け合わせることによって図７に示すような分周数を得ることができる。
したがって、図７と図９（従来例）とを比較すると明らかなように、本分周回路は従来の分周回路よりもいろいろな分周数を容易に得ることができる。このため、本分周回路の出力信号をパルスモータの駆動パルスとして用いることにより容易にパルスモータの加減速動作を行うことができる。
【００２０】
なお、本参考例の分周回路で得られる最大の分周数は、図７に示すように、フリップフロップＦＦ7の出力ｃ6（分周数１２８）を選択部２０（つまり、セレクタ２）で選択して出力ｃ6を基本クロックＦｂとし、且つ、カウンタ部３の分周数を１６（つまり、設定値を「８」）とした時に得られる２０４８である。
【００２１】
（参考例２）
本参考例では、図３および図４および図８により説明する。
本参考例の分周回路は、図３に示すように、基本構成は図１とほぼ同じであり、分周器１および選択部２０の構成および動作は参考例１と同じである。本分周回路の特徴とするところは、カウンタ部６の構成およびその動作にある。
【００２２】
本分周回路のカウンタ部６は、選択部２０の出力信号Ｆｂを入力信号として入力信号のパルスをアップカウントするｎビットカウンタ１３と、セレクタ１８により設定値レジスタ７０、８０の何れか一方から読み込んだ設定値とｎビットカウンタ１３のカウント値とを比較して、前記設定値と前記カウント値とが一致した時にｎビットカウンタ１３をリセットすると共に、セレクタ１８へセレクト信号を出力して前記設定値と別の設定値を有する設定値レジスタから設定値を選択する比較回路１７と、比較回路１７の出力に接続されるフリップフロップ１５とから成り、フリップフロップ１５の出力が出力信号Ｆout となる。
【００２３】
以下、上記分周回路の動作を説明する。ただし、図１と同じ動作の部分については簡単に説明する。
本分周回路は、基準クロック信号Ｆｃを分周器１により分周し、選択部２０のセレクタ２によって基本クロック信号Ｆｂが選択される。基本クロック信号Ｆｂはカウンタ部６におけるｎビットカウンタ１３に入力され、ｎビットカウンタ１３はアップカウント動作をする。
【００２４】
また、比較回路１７は、ｎビットカウンタ１３のカウント値と、セレクタ１８によって選択した例えば設定部７０の設定値Ａとを比較し、前記カウント値と設定値Ａとが一致した時、ｎビットカウンタ１３にリセット信号Ｒｓを出力してｎビットカウンタ１３をリセットするとともに、フリップフロップ１５で出力信号Ｆoutの論理値を反転する。また、比較回路１７はセレクタ１８へセレクト信号Ｓｓを出力し、設定値レジスタ８０の設定値Ｂを選択する。そして、ｎビットカウンタ１３は再度アップカウント動作をする。上記動作を繰り返すことで、連続したパルスを発生する。
【００２５】
例えば、図４（ａ）に示すような基準クロック信号ＦｃがフリップフロップＦＦ1 に入力されている時、セレクタ２によって論理積回路ＡＮＤ1 にのみ論理値「１」の信号を入力してフリップフロップＦＦ1 の出力ｃ0 を選択すると、基本クロック信号Ｆｂは、図４（ｂ）に示すように、基準クロック信号Ｆｃが２分周されたクロック信号が得られ、この基本クロック信号Ｆｂはｎビットカウンタ１３に入力される。ここで、設定値Ａ，Ｂそれぞれが例えば「３」、「２」であると、比較回路１７は、図４（ｃ）に示すようにｎビットカウンタ１３のカウント値が３になった時（ｔ2 ）にｎビットカウンタ１３をリセットすると共に、図４（ｄ）に示すようにフリップフロップ１５で出力信号Ｆout の論理値を反転する。また、ｔ2 の時点で比較回路１７は、セレクタ１８により設定値Ｂを選択するので、ｎビットカウンタ１３のカウント値が２になった時（ｔ3 ）にｎビットカウンタ１３はリセットされると共に、図４（ｄ）に示すようにフリップフロップ１５で出力信号Ｆout の論理値を反転する。このため、図４（ｄ）に示すように、出力信号Ｆout は基本クロック信号Ｆｂを５分周した信号となる。つまり、カウンタ部６は５分の１の分周器として動作する。結果として、出力信号Ｆout は基準クロック信号Ｆｃに対して１０分の１（分周数１０）に分周された信号となる。
【００２６】
つまり、選択部２０のセレクタ２で選択する分周数（図８における前段の分周数）とカウンタ部６の分周数とを掛け合わせることによって図８に示すような分周数を得ることができ、最大の分周数は２０４８である。このため、本分周回路の出力信号をパルスモータの駆動パルスとして用いることにより容易にパルスモータの加減速動作を行うことができる。
【００２７】
（実施形態）
本実施形態では、図５および図６により説明する。
本実施形態の分周回路は、図５に示すように、基本構成は図１とほぼ同じであり、分周器１および選択部２０の構成および動作は参考例１と同じである。本分周回路の特徴とするところは、カウンタ部１１に設定値テーブルを接続することにある。
【００２８】
本分周回路のカウンタ部１１は、選択部２０の出力信号Ｆｂを入力信号として入力信号のパルスをアップカウントするｎビットカウンタ１３と、テーブル（データテーブル）１２から書き込まれた設定値とｎビットカウンタ１３のカウント値とを比較して、前記設定値と前記カウント値とが一致した時にｎビットカウンタ１３をリセットすると共に、テーブル１２および設定部６０へ書き込み要求信号Ｓｒを出力してテーブル１２から設定部６０へ設定値を書き込ませる比較回路２１と、比較回路２１の出力に接続されるフリップフロップ１５とから成り、フリップフロップ１５の出力が出力信号Ｆoutとなる。
【００２９】
以下、上記分周回路の動作を説明する。ただし、図１と同じ動作の部分については簡単に説明する。
本分周回路は、基準クロック信号Ｆｃを分周器１により分周し、選択部２０のセレクタ２によって基本クロック信号Ｆｂが選択される。基本クロック信号Ｆｂはカウンタ部１１におけるｎビットカウンタ１３に入力され、ｎビットカウンタ１３はアップカウント動作をする。
【００３０】
また、比較回路２１は、ｎビットカウンタ１３のカウント値と、テーブル１２から設定部６０に書き込まれた設定値とを比較し、前記カウント値と設定値とが一致した時、ｎビットカウンタ１３をリセットするとともに、フリップフロップ１５で出力信号Ｆout の論理値を反転する。また、比較回路２１はテーブル１２および設定部６０へ書き込み要求信号Ｓｒを出力し、テーブル１２から設定部６０へ書き込みデータＳｄを出力させて、前記設定値とは別の設定値を書き込ませる。そして、ｎビットカウンタ１３は再度アップカウント動作をする。上記動作を繰り返すことで、連続したパルスを発生する。
【００３１】
例えば、図６（ａ）に示すような基準クロック信号ＦｃがフリップフロップＦＦ1に入力されている時、セレクタ２によって論理積回路ＡＮＤ1にのみ論理値「１」の信号を入力してフリップフロップＦＦ1の出力ｃ0を選択すると、基本クロック信号Ｆｂは、図６（ｂ）に示すように、基準クロック信号Ｆｃが２分周されたクロック信号が得られ、この基本クロック信号Ｆｂはｎビットカウンタ１３に入力される。例えば、テーブル１２から設定部へ書き込む設定値を「５」、「４」、「３」、「２」、「１」のようにしておけば、図６（ｃ）（ｄ）に示すように、ｎビットカウンタ１３のカウント値が設定値と一致する度（ｔ1〜ｔ5）に出力信号Ｆoutは反転し、その分周数も設定値に等しい。
【００３２】
したがって、このような分周回路の出力信号をパルスモータの駆動パルスとして用いれば容易にパルスモータの加減速動作（速度制御）を行うことができる。
【００３３】
【発明の効果】
請求項１の発明は、分周期に接続され前記分周器の複数の出力から所望の周波数に分周された信号を選択する選択部と、前記選択部に接続され前記選択部により選択された信号に従ってカウント値が増加するアップカウンタと、前記アップカウンタのカウントの複数の設定値を書き込まれたデータテーブルと、前記カウント値と前記データテーブルから読み込まれた設定値とが一致したときに前記アップカウンタをリセットする比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致したときに前記比較回路からの出力により出力信号の論理値を反転させるので、前記選択部により選択する信号と前記設定値とを変化させることにより容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できるという効果がある。
【００３７】
また、前記比較回路が、前記アップカウンタをリセットする度に前記データテーブルから別の設定値を読み込むので、前記アップカウンタがリセットする度に前記設定値に依存して分周数が変化し、容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できるという効果がある。
請求項２の発明は、各フリップフロップの夫々の出力および所望の前記フリップフロップの出力を選択するためのセレクタの出力が接続される複数の論理積回路と、前記複数の論理積回路の出力が入力される１つの論理和回路と、前記論理和回路の出力に接続されるカウンタと、前記カウンタのカウント値の複数の設定値が設定されたデータテーブルと、前記データテーブルからの設定値のデータを受信する設定部と、前記カウンタのカウント値と前記設定部の第１の設定値とを比較して前記カウント値と前記第１の設定値とが一致した時に前記カウンタをリセットし且つ前記データテーブルから前記設定部へ第２の設定値を書き込ませる比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致した時に前記比較回路からの出力により出力信号の論理値を反転させるので、前記セレクタの出力と前記設定部における設定値とを変化させることにより容易にいろいろな分周数を得ることができ、このため、パルスモータの速度制御に使用できるという効果がある。
【図面の簡単な説明】
【図１】 参考例１を示す回路構成図である。
【図２】 参考例１の動作説明図である。
【図３】 参考例２を示す回路構成図である。
【図４】 参考例２の動作説明図である。
【図５】 実施形態を示す回路構成図である。
【図６】 実施形態の動作説明図である。
【図７】 参考例１の分周回路で得られる分周数の説明図である。
【図８】 参考例２の分周回路で得られる分周数の説明図である。
【図９】 従来例のフリップフロップの段数と分周数との関係説明図である。
【符号の説明】
１ 分周器
２ セレクタ
３ カウンタ部
５ 論理和回路
１３ ｎビットカウンタ
１４ 比較回路
１５ フリップフロップ
２０ 選択部
５０ 設定部
ＡＮＤ1〜ＡＮＤ7 論理積回路
Ｆｂ 基本クロック信号
Ｆｃ 基準クロック信号
ＦＦ1〜ＦＦ7 フリップフロップ
Ｆout 出力信号
【発明の属する技術分野】
本発明は、パルスモータの速度制御などのため、基準クロック信号の周波数を任意の周波数に分周する分周回路に関するものである。
【０００２】
【従来の技術】
従来より、一定周期の基準クロック信号を分周する分周回路として、ｎ段（ｎは自然数）のフリップフロップからなるものが知られている。このような分周回路では初段のフリップフロップに加えた基準クロック信号（パルス入力）はフリップフロップを通過する度に基準クロック信号の２分の１の周波数に分周されるので、ｎ段のフリップフロップを通過すれば２n 分の１に分周された出力信号が得られる。つまり、分周回路の分周数（分周比の逆数）は図９に示すように、フリップフロップ（ＦＦ）の段数（ｎ）の増加に伴って２n で変化する。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記分周回路では、基準クロック信号の２n の分周数（つまり、基準クロック信号の２n 分の１の周波数）しか得られず、図９に示すように、フリップフロップ（ＦＦ）の段数（ｎ）が増えると共に分周数の変化が大きくなる。
【０００４】
このため、上記分周回路の出力信号を駆動パルスとしてパルスモータを駆動する場合、パルスモータの制御部からの加減速動作指示に対応して駆動パルスが基準クロック信号の２n 倍の出力周波数で変化するので、分周による周波数の変化が大きく、パルスモータが脱調（駆動パルスの周波数にモータの回転速度が追いつけない現象）し、加減速ができないという問題がある。
【０００５】
また、その他の分周回路として、任意の分周を実現するｎビットカウンタ（ｎは自然数）も知られているが、大きな分周数を得るにはｎビットカウンタは多ビット数を持たせなければならず、分周回路の回路規模が大きくなり、実用的ではないという問題がある。
本発明は上記事由に鑑みて為されたものであり、その目的は、容易にいろいろな分周数を得ることができ、パルスモータ等の速度制御に使用できる分周回路を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、基準クロック信号を任意の周波数に分周する分周器と、前記分周器に接続され前記分周器の複数の出力から所望の周波数に分周された信号を選択する選択部と、前記選択部に接続され前記選択部により選択された信号に従ってカウント値が増加するアップカウンタと、前記アップカウンタのカウントの複数の設定値を書き込まれたデータテーブルと、前記カウント値と前記データテーブルから読み込まれた設定値とが一致したときに前記アップカウンタをリセットする比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致したときに前記比較回路からの出力により出力信号の論理値を反転させ、前記比較回路は、前記アップカウンタをリセットする度に前記データテーブルから別の設定値を読み込むことを特徴とするので、前記選択部により選択する信号と前記設定値とを変化させることにより容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できる。
【００１０】
また、前記比較回路が、前記アップカウンタをリセットする度に前記データテーブルから別の設定値を読み込むので、前記アップカウンタがリセットする度に前記設定値に依存して分周数が変化し、容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できる。
請求項２の発明は、一定周期のクロック信号の立ち上がりに同期して動作する初段のフリップフロップおよび夫々の前段のフリップフロップの出力が入力される複数のフリップフロップから成る分周器と、前記各フリップフロップの夫々の出力および所望の前記フリップフロップの出力を選択するためのセレクタの出力が接続される複数の論理積回路と、前記複数の論理積回路の出力が入力される１つの論理和回路と、前記論理和回路の出力に接続されるカウンタと、前記カウンタのカウント値の複数の設定値が設定されたデータテーブルと、前記データテーブルからの設定値のデータを受信する設定部と、前記カウンタのカウント値と前記設定部の第１の設定値とを比較して前記カウント値と前記第１の設定値とが一致した時に前記カウンタをリセットし且つ前記データテーブルから前記設定部へ第２の設定値を書き込ませる比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致した時に前記比較回路からの出力により出力信号の論理値を反転させることを特徴とするので、前記セレクタの出力と前記設定部における設定値とを変化させることにより容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できる。
【００１１】
【発明の実施の形態】
（参考例１）
本参考例では、図１および図２および図７により説明する。
【００１２】
本参考例の分周回路は、図１に示すように、基準クロック信号Ｆｃを分周する分周器１と、所望（任意）の分周数の周波数を選択するための選択部２０と、選択部２０の出力に接続されるカウンタ部３とから成る。
本参考例では、分周器１は、一定周期の基準クロック信号Ｆｃの立ち上がりに同期して動作する初段のフリップフロップＦＦ1と、夫々の前段のフリップフロップのＱ出力が入力されるフリップフロップＦＦ2〜ＦＦ7とから成る。フリップフロップＦＦ2〜ＦＦ7は夫々前段のフリップフロップのＱ出力の立ち上がりで反転する。ここで、各フリップフロップＦＦ1〜ＦＦ7のＱ出力を夫々ｃ0〜ｃ6とする。
【００１３】
選択部２０は、フリップフロップＦＦ1 〜ＦＦ7 の出力ｃ0 〜ｃ6 のうち所望の出力を選択するためのセレクタ２、論理積回路ＡＮＤ1 〜ＡＮＤ7 から成る。セレクタ２の各出力端子は論理値「１」又は論理値「０」の信号を出力し、論理積回路ＡＮＤ1 〜ＡＮＤ7 によってセレクタ２の出力と各フリップフロップＦＦ1 〜ＦＦ7 夫々の出力ｃ0 〜ｃ6 の論理積をとり、更に論理和回路５によって所望の出力を選択して出力信号Ｆｂとして出力する。
【００１４】
カウンタ部３は選択部２０の出力信号Ｆｂを入力信号として入力信号のパルスをアップカウントするｎビットカウンタ１３と、予め設定された設定値とｎビットカウンタ１３のカウント値とを比較して前記設定値と前記カウント値とが一致した時にｎビットカウンタ１３をクリアする比較回路１４と、比較回路１４の出力に接続されるフリップフロップ１５とから成り、フリップフロップ１５の出力が出力信号Ｆout となる。
【００１５】
以下、上記分周回路の動作を詳しく説明する。
基準クロック信号Ｆｃは分周器１における各フリップフロップＦＦ1 〜ＦＦ7 で分周され（フリップフロップを１段通過するたびにその周波数は２分の１になる）、その分周数は、フリップフロップＦＦ1 の出力ｃ0 が２1 ＝２、フリップフロップＦＦ2 の出力ｃ1 が２2 ＝４、・・・、フリップフロップＦＦ7 の出力ｃ6 が２7 ＝１２８となる。つまり、出力ｃ0 は基準クロックＦｃの周波数の２分の１の周波数であり、また、出力ｃ1 は基準クロックＦｃの周波数の２2 分の１の周波数であり、・・・、出力ｃ6 は基準クロックＦｃの周波数の２7 分の１の周波数である。
【００１６】
選択部２０では、各フリップフロップＦＦ1 〜ＦＦ7 の夫々の出力ｃ0 〜ｃ6 は夫々のフリップフロップに対応した論理積回路ＡＮＤ1 〜ＡＮＤ7 に入力され、論理積回路ＡＮＤ1 〜ＡＮＤ7 に夫々接続されたセレクタ２の各出力と夫々論理積をとり、更に、論理和回路５によって論理積回路ＡＮＤ1 〜ＡＮＤ7 全ての出力の論理和をとることによって基本クロック信号Ｆｂを出力する。
【００１７】
論理和回路５の出力である基本クロック信号Ｆｂはカウンタ部３におけるｎビットカウンタ１３に入力され、ｎビットカウンタ１３はアップカウント動作をする。また、比較回路１４は、ｎビットカウンタ１３のカウント値と設定部５０で予め設定した設定値とを比較し、前記カウント値と前記設定値とが一致した時、ｎビットカウンタ１３にリセット信号Ｒｓを出力してｎビットカウンタ１３をリセットするとともに、フリップフロップ１５で出力信号Ｆout の論理値を反転（トグル動作）する。その後、ｎビットカウンタ１３は再度アップカウント動作をする。
【００１８】
ｎビットカウンタ１３が上記動作を繰り返すことで、連続したパルス信号を出力する。
例えば、図２（ａ）に示すような基準クロック信号ＦｃがフリップフロップＦＦ1 に入力されている時、セレクタ２によって論理積回路ＡＮＤ1 にのみ論理値「１」の信号を入力し（他の論理積回路ＡＮＤ2 〜ＡＮＤ7 には論理値「０」の信号を入力する）、フリップフロップＦＦ1 の出力ｃ0 を選択すると、基本クロック信号Ｆｂは、図２（ｂ）に示すように、基準クロック信号Ｆｃが２分周されたクロック信号が得られ、この基本クロック信号Ｆｂはｎビットカウンタ１３に入力される。ここで、設定部５０での設定値が例えば「３」であると、比較回路１４は、図２（ｃ）に示すようにｎビットカウンタ１３のカウント値が３になった時（ｔ2 ）にｎビットカウンタ１３をリセットすると共に、図２（ｄ）に示すようにフリップフロップ１５で出力信号Ｆout の論理値を反転する。このため、図２（ｄ）に示すように、出力信号Ｆout は基本クロック信号Ｆｂを６分周した信号となる。つまり、カウンタ部３は６分の１の分周器として動作する。結果として、出力信号Ｆout は基準クロック信号Ｆｃに対して１２分の１に分周された信号となる。
【００１９】
つまり、選択部２０のセレクタ２で選択する分周数（図７における前段の分周数）とカウンタ部３の分周数（設定値×２）とを掛け合わせることによって図７に示すような分周数を得ることができる。
したがって、図７と図９（従来例）とを比較すると明らかなように、本分周回路は従来の分周回路よりもいろいろな分周数を容易に得ることができる。このため、本分周回路の出力信号をパルスモータの駆動パルスとして用いることにより容易にパルスモータの加減速動作を行うことができる。
【００２０】
なお、本参考例の分周回路で得られる最大の分周数は、図７に示すように、フリップフロップＦＦ7の出力ｃ6（分周数１２８）を選択部２０（つまり、セレクタ２）で選択して出力ｃ6を基本クロックＦｂとし、且つ、カウンタ部３の分周数を１６（つまり、設定値を「８」）とした時に得られる２０４８である。
【００２１】
（参考例２）
本参考例では、図３および図４および図８により説明する。
本参考例の分周回路は、図３に示すように、基本構成は図１とほぼ同じであり、分周器１および選択部２０の構成および動作は参考例１と同じである。本分周回路の特徴とするところは、カウンタ部６の構成およびその動作にある。
【００２２】
本分周回路のカウンタ部６は、選択部２０の出力信号Ｆｂを入力信号として入力信号のパルスをアップカウントするｎビットカウンタ１３と、セレクタ１８により設定値レジスタ７０、８０の何れか一方から読み込んだ設定値とｎビットカウンタ１３のカウント値とを比較して、前記設定値と前記カウント値とが一致した時にｎビットカウンタ１３をリセットすると共に、セレクタ１８へセレクト信号を出力して前記設定値と別の設定値を有する設定値レジスタから設定値を選択する比較回路１７と、比較回路１７の出力に接続されるフリップフロップ１５とから成り、フリップフロップ１５の出力が出力信号Ｆout となる。
【００２３】
以下、上記分周回路の動作を説明する。ただし、図１と同じ動作の部分については簡単に説明する。
本分周回路は、基準クロック信号Ｆｃを分周器１により分周し、選択部２０のセレクタ２によって基本クロック信号Ｆｂが選択される。基本クロック信号Ｆｂはカウンタ部６におけるｎビットカウンタ１３に入力され、ｎビットカウンタ１３はアップカウント動作をする。
【００２４】
また、比較回路１７は、ｎビットカウンタ１３のカウント値と、セレクタ１８によって選択した例えば設定部７０の設定値Ａとを比較し、前記カウント値と設定値Ａとが一致した時、ｎビットカウンタ１３にリセット信号Ｒｓを出力してｎビットカウンタ１３をリセットするとともに、フリップフロップ１５で出力信号Ｆoutの論理値を反転する。また、比較回路１７はセレクタ１８へセレクト信号Ｓｓを出力し、設定値レジスタ８０の設定値Ｂを選択する。そして、ｎビットカウンタ１３は再度アップカウント動作をする。上記動作を繰り返すことで、連続したパルスを発生する。
【００２５】
例えば、図４（ａ）に示すような基準クロック信号ＦｃがフリップフロップＦＦ1 に入力されている時、セレクタ２によって論理積回路ＡＮＤ1 にのみ論理値「１」の信号を入力してフリップフロップＦＦ1 の出力ｃ0 を選択すると、基本クロック信号Ｆｂは、図４（ｂ）に示すように、基準クロック信号Ｆｃが２分周されたクロック信号が得られ、この基本クロック信号Ｆｂはｎビットカウンタ１３に入力される。ここで、設定値Ａ，Ｂそれぞれが例えば「３」、「２」であると、比較回路１７は、図４（ｃ）に示すようにｎビットカウンタ１３のカウント値が３になった時（ｔ2 ）にｎビットカウンタ１３をリセットすると共に、図４（ｄ）に示すようにフリップフロップ１５で出力信号Ｆout の論理値を反転する。また、ｔ2 の時点で比較回路１７は、セレクタ１８により設定値Ｂを選択するので、ｎビットカウンタ１３のカウント値が２になった時（ｔ3 ）にｎビットカウンタ１３はリセットされると共に、図４（ｄ）に示すようにフリップフロップ１５で出力信号Ｆout の論理値を反転する。このため、図４（ｄ）に示すように、出力信号Ｆout は基本クロック信号Ｆｂを５分周した信号となる。つまり、カウンタ部６は５分の１の分周器として動作する。結果として、出力信号Ｆout は基準クロック信号Ｆｃに対して１０分の１（分周数１０）に分周された信号となる。
【００２６】
つまり、選択部２０のセレクタ２で選択する分周数（図８における前段の分周数）とカウンタ部６の分周数とを掛け合わせることによって図８に示すような分周数を得ることができ、最大の分周数は２０４８である。このため、本分周回路の出力信号をパルスモータの駆動パルスとして用いることにより容易にパルスモータの加減速動作を行うことができる。
【００２７】
（実施形態）
本実施形態では、図５および図６により説明する。
本実施形態の分周回路は、図５に示すように、基本構成は図１とほぼ同じであり、分周器１および選択部２０の構成および動作は参考例１と同じである。本分周回路の特徴とするところは、カウンタ部１１に設定値テーブルを接続することにある。
【００２８】
本分周回路のカウンタ部１１は、選択部２０の出力信号Ｆｂを入力信号として入力信号のパルスをアップカウントするｎビットカウンタ１３と、テーブル（データテーブル）１２から書き込まれた設定値とｎビットカウンタ１３のカウント値とを比較して、前記設定値と前記カウント値とが一致した時にｎビットカウンタ１３をリセットすると共に、テーブル１２および設定部６０へ書き込み要求信号Ｓｒを出力してテーブル１２から設定部６０へ設定値を書き込ませる比較回路２１と、比較回路２１の出力に接続されるフリップフロップ１５とから成り、フリップフロップ１５の出力が出力信号Ｆoutとなる。
【００２９】
以下、上記分周回路の動作を説明する。ただし、図１と同じ動作の部分については簡単に説明する。
本分周回路は、基準クロック信号Ｆｃを分周器１により分周し、選択部２０のセレクタ２によって基本クロック信号Ｆｂが選択される。基本クロック信号Ｆｂはカウンタ部１１におけるｎビットカウンタ１３に入力され、ｎビットカウンタ１３はアップカウント動作をする。
【００３０】
また、比較回路２１は、ｎビットカウンタ１３のカウント値と、テーブル１２から設定部６０に書き込まれた設定値とを比較し、前記カウント値と設定値とが一致した時、ｎビットカウンタ１３をリセットするとともに、フリップフロップ１５で出力信号Ｆout の論理値を反転する。また、比較回路２１はテーブル１２および設定部６０へ書き込み要求信号Ｓｒを出力し、テーブル１２から設定部６０へ書き込みデータＳｄを出力させて、前記設定値とは別の設定値を書き込ませる。そして、ｎビットカウンタ１３は再度アップカウント動作をする。上記動作を繰り返すことで、連続したパルスを発生する。
【００３１】
例えば、図６（ａ）に示すような基準クロック信号ＦｃがフリップフロップＦＦ1に入力されている時、セレクタ２によって論理積回路ＡＮＤ1にのみ論理値「１」の信号を入力してフリップフロップＦＦ1の出力ｃ0を選択すると、基本クロック信号Ｆｂは、図６（ｂ）に示すように、基準クロック信号Ｆｃが２分周されたクロック信号が得られ、この基本クロック信号Ｆｂはｎビットカウンタ１３に入力される。例えば、テーブル１２から設定部へ書き込む設定値を「５」、「４」、「３」、「２」、「１」のようにしておけば、図６（ｃ）（ｄ）に示すように、ｎビットカウンタ１３のカウント値が設定値と一致する度（ｔ1〜ｔ5）に出力信号Ｆoutは反転し、その分周数も設定値に等しい。
【００３２】
したがって、このような分周回路の出力信号をパルスモータの駆動パルスとして用いれば容易にパルスモータの加減速動作（速度制御）を行うことができる。
【００３３】
【発明の効果】
請求項１の発明は、分周期に接続され前記分周器の複数の出力から所望の周波数に分周された信号を選択する選択部と、前記選択部に接続され前記選択部により選択された信号に従ってカウント値が増加するアップカウンタと、前記アップカウンタのカウントの複数の設定値を書き込まれたデータテーブルと、前記カウント値と前記データテーブルから読み込まれた設定値とが一致したときに前記アップカウンタをリセットする比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致したときに前記比較回路からの出力により出力信号の論理値を反転させるので、前記選択部により選択する信号と前記設定値とを変化させることにより容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できるという効果がある。
【００３７】
また、前記比較回路が、前記アップカウンタをリセットする度に前記データテーブルから別の設定値を読み込むので、前記アップカウンタがリセットする度に前記設定値に依存して分周数が変化し、容易にいろいろな分周数を得ることができ、このため、パルスモータ等の速度制御に使用できるという効果がある。
請求項２の発明は、各フリップフロップの夫々の出力および所望の前記フリップフロップの出力を選択するためのセレクタの出力が接続される複数の論理積回路と、前記複数の論理積回路の出力が入力される１つの論理和回路と、前記論理和回路の出力に接続されるカウンタと、前記カウンタのカウント値の複数の設定値が設定されたデータテーブルと、前記データテーブルからの設定値のデータを受信する設定部と、前記カウンタのカウント値と前記設定部の第１の設定値とを比較して前記カウント値と前記第１の設定値とが一致した時に前記カウンタをリセットし且つ前記データテーブルから前記設定部へ第２の設定値を書き込ませる比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致した時に前記比較回路からの出力により出力信号の論理値を反転させるので、前記セレクタの出力と前記設定部における設定値とを変化させることにより容易にいろいろな分周数を得ることができ、このため、パルスモータの速度制御に使用できるという効果がある。
【図面の簡単な説明】
【図１】 参考例１を示す回路構成図である。
【図２】 参考例１の動作説明図である。
【図３】 参考例２を示す回路構成図である。
【図４】 参考例２の動作説明図である。
【図５】 実施形態を示す回路構成図である。
【図６】 実施形態の動作説明図である。
【図７】 参考例１の分周回路で得られる分周数の説明図である。
【図８】 参考例２の分周回路で得られる分周数の説明図である。
【図９】 従来例のフリップフロップの段数と分周数との関係説明図である。
【符号の説明】
１ 分周器
２ セレクタ
３ カウンタ部
５ 論理和回路
１３ ｎビットカウンタ
１４ 比較回路
１５ フリップフロップ
２０ 選択部
５０ 設定部
ＡＮＤ1〜ＡＮＤ7 論理積回路
Ｆｂ 基本クロック信号
Ｆｃ 基準クロック信号
ＦＦ1〜ＦＦ7 フリップフロップ
Ｆout 出力信号
Claims (2)
- 基準クロック信号を任意の周波数に分周する分周器と、前記分周器に接続され前記分周器の複数の出力から所望の周波数に分周された信号を選択する選択部と、前記選択部に接続され前記選択部により選択された信号に従ってカウント値が増加するアップカウンタと、前記アップカウンタのカウントの複数の設定値を書き込まれたデータテーブルと、前記カウント値と前記データテーブルから読み込まれた設定値とが一致したときに前記アップカウンタをリセットする比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致したときに前記比較回路からの出力により出力信号の論理値を反転させ、前記比較回路は、前記アップカウンタをリセットする度に前記データテーブルから別の設定値を読み込むことを特徴とする分周回路。
- 一定周期のクロック信号の立ち上がりに同期して動作する初段のフリップフロップおよび夫々の前段のフリップフロップの出力が入力される複数のフリップフロップから成る分周器と、前記各フリップフロップの夫々の出力および所望の前記フリップフロップの出力を選択するための第１のセレクタの出力が接続される複数の論理積回路と、前記複数の論理積回路の出力が入力される１つの論理和回路と、前記論理和回路の出力に接続されるカウンタと、前記カウンタのカウント値の複数の設定値が設定されたデータテーブルと、前記データテーブルからの設定値のデータを受信する設定部と、前記カウンタのカウント値と前記設定部の第１の設定値とを比較して前記カウント値と前記第１の設定値とが一致した時に前記カウンタをリセットし且つ前記データテーブルから前記設定部へ第２の設定値を書き込ませる比較回路と、前記比較回路からの出力に接続されるフリップフロップとを備え、前記フリップフロップは前記カウント値と前記設定値とが一致した時に前記比較回路からの出力により出力信号の論理値を反転させることを特徴とする分周回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26603495A JP3666078B2 (ja) | 1995-10-13 | 1995-10-13 | 分周回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26603495A JP3666078B2 (ja) | 1995-10-13 | 1995-10-13 | 分周回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116424A JPH09116424A (ja) | 1997-05-02 |
| JP3666078B2 true JP3666078B2 (ja) | 2005-06-29 |
Family
ID=17425475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26603495A Expired - Fee Related JP3666078B2 (ja) | 1995-10-13 | 1995-10-13 | 分周回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3666078B2 (ja) |
-
1995
- 1995-10-13 JP JP26603495A patent/JP3666078B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116424A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5261081A (en) | Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal | |
| KR940007543B1 (ko) | 고속 프로그램가능 분주기 | |
| US5748949A (en) | Counter having programmable periods and method therefor | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| JPH06216762A (ja) | 非同期カウンタ | |
| US3992635A (en) | N scale counter | |
| US6404839B1 (en) | Selectable clock divider circuit with a 50% duty cycle clock | |
| JP3666078B2 (ja) | 分周回路 | |
| US6839783B2 (en) | Programmable state machine interface | |
| US4234849A (en) | Programmable frequency divider and method | |
| JPH10261952A (ja) | クロック分周器 | |
| JP2659186B2 (ja) | デイジタル可変分周回路 | |
| JPH08321775A (ja) | 分周器 | |
| JP2555978B2 (ja) | 分周回路 | |
| JP3338294B2 (ja) | カウンタ回路 | |
| JPH0783257B2 (ja) | 可変分周装置 | |
| JP2710853B2 (ja) | パルスジェネレータ | |
| RU2037958C1 (ru) | Делитель частоты | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP2689539B2 (ja) | 分周器 | |
| JPH0514186A (ja) | パルス幅変調回路 | |
| JPH09205349A (ja) | パルス幅選択信号出力装置 | |
| JPH09321613A (ja) | プログラマブルディバイダ回路 | |
| JP2744344B2 (ja) | デジタルフェーズロックドループ装置 | |
| KR100234048B1 (ko) | 분주회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| LAPS | Cancellation because of no payment of annual fees |