JP3485449B2 - クロック分周切替回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は階層化伝送方式など
のように、フレーム毎にデータの伝送レートが異なるよ
うなデータ伝送システムに用いるクロック分周切替回路
に関する。

【０００２】

【従来の技術】フレーム毎にデータの伝送レートが異な
るようなデータ伝送システム、例えば図６（ａ）に示す
ように伝送フレーム１と伝送フレーム２との場合におい
て、図６（ｂ）に示すように伝送データの伝送レートが
異なるようなデータ伝送システムを構築する場合、伝送
フレームの境界付近におけるデータの欠落を防ぐため
に、図６（ｃ）に示すように受信側伝送クロックもデー
タに同期してフレーム毎に瞬時に切替える必要がある。

【０００３】伝送レートが異なるデータから成る伝送フ
レームを受信した際に、その伝送レートに合わせて受信
クロックを切り替える従来のクロック分周切替回路は図
７に示すように構成されている。

【０００４】図７に示すように、上記のような動作を実
現するためにマスタークロック発振器２１から出力され
るマスタクロックＭＣＫを例えば１０分周する第１の分
周比の分周カウンタ２２および例えば１４分周する第２
の分周比の分周カウンタ２３に供給して、マスタクロッ
クＭＣＫを分周カウンタ２２および２３によってそれぞ
れ分周し、分周カウンタ２２により分周された伝送クロ
ックと分周カウンタ２３によって分周された伝送クロッ
クとを、切替制御回路２４およびマルチプレクサ２５に
供給し、フレーム切替信号を受けた切替制御制御回路２
４からの分周切替信号Ｓに基づいてマルチプレクサ２５
によって２つの伝送クロックの一方を選択して、伝送ク
ロックとして送出していた。

【０００５】この従来のクロック分周切替回路の切替タ
イミング図は図８に示すごとくであって、図８（ａ）、
（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）は、
マスタクロックＭＣＫ、伝送フレーム１と伝送フレーム
２との切替タイミング、フレーム切替信号、マルチプレ
クサ２５の分周切替信号Ｓ、分周カウンタ２２から出力
される伝送クロック、分周カウンタ２３から出力される
伝送クロック、マルチプレクサ２５から出力される伝送
クロックをそれぞれ示している。

【０００６】マスタークロック発振器２１の出力マスタ
クロックＭＣＫを分周カウンタ２２と分周カウンタ２３
に入力すると、伝送フレーム１の伝送クロックと伝送フ
レーム２の伝送クロックが個別に生成される。これらの
伝送クロックはマルチプレクサ２５に入力され、伝送フ
レームのデータ伝送速度に従って選択されるが、この選
択制御は伝送フレームの切替時にそれぞれの伝送フレー
ムのクロック数を誤らないように、図８に示すように特
定の位相（例えば分周カウンタ２２および２３から出力
される両伝送クロックが共に低電位の状態）で行う必要
がある。

【０００７】このため、切替制御回路２４では、入力さ
れる両伝送クロックの位相を基にフレーム切替信号をリ
タイミングしてマルチプレクサ２５の分周切替信号Ｓを
出力している。

【０００８】

【発明が解決しようとする課題】しかしながら、上記し
たような従来のクロック分周切替回路においては、分周
器が２つ必要であるため、分周比が大きくなると回路規
模が増大するという問題点があった。

【０００９】さらに、従来のクロック分周切替回路にお
いては、２種類の伝送クロックを個別に生成しているの
で、これらの位相が一致する点、すなわち切替のタイミ
ングは２種類のクロックの周波数比に依存するという問
題点があった。上記の例では、１０：１４＝５：７とな
るので一方の伝送クロックが７クロック、他方の伝送ク
ロックが５クロック毎にしか位相が一致しないので、切
替もこのタイミングでしか行えないという問題点があっ
た。さらにまた、切替制御回路の構成が複雑となるとい
う問題点もあった。

【００１０】本発明は回路規模が小さくてすみ、かつ切
替制御回路の構成が簡単ですむクロック分周切替回路を
提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明にかかるクロック
分周切替回路は、ＬおよびＭ（Ｌ＜Ｍ）をそれぞれ偶数
とし、マスタクロックをＬ分周した分周出力とＭ分周し
た分周出力とを切替えるクロック分周切替回路であっ
て、Ｌ分周出力およびＭ分周出力をそれぞれ出力するフ
リップフロップを含んで構成されたＭ進ジョンソンカウ
ンタと、Ｍ進ジョンソンカウンタ中のＭ分周出力を送出
するフリップフロップとＭ進ジョンソンカウンタ中の２
分周出力を送出するフリップフロップとの間に接続さ
れ、かつＬ分周出力とＭ分周出力とが入力されて分周切
替信号に基づき一方の入力分周出力を前記２分周出力を
送出するフリップフロップに入力として送出し分周出力
を切替えるマルチプレクサと、Ｍ進ジョンソンカウンタ
中の予め定めたフリップフロップからの出力をクロック
入力とし、切替指示信号を受けた直後におけるＬ分周出
力およびＭ分周出力が共に論理〃１〃のときに遷移する
分周切替信号をマルチプレクサに分周出力切替えのため
に送出するフリップフロップと、を備えたことを特徴と
する。

【００１２】本発明にかかるクロック分周切替回路は、
Ｍ進ジョンソンカウンタを構成するフリップフロップか
らのＬ分周出力およびＭ分周出力がマルチプレクサに供
給されて分周切替信号に基づき一方の入力分周出力がＭ
進ジョンソンカウンタ中の２分周出力を送出するフリッ
プフロップに入力として送出されて分周出力が切替られ
る。この分周切替は、切替指示信号を受けた分周切替信
号送出のためのフリップフロップによってＬ分周出力お
よびＭ分周出力が共に論理〃１〃のときに遷移する分周
切替信号がマルチプレクサに送出される。したがって、
本発明にかかるクロック分周切替回路によれば、Ｍ進ジ
ョンソンカウンタとマルチプレクサと分周切替信号を送
出するためのフリップフロップとで構成できて、回路規
模が簡単になる。

【００１３】

【発明の実施の形態】以下、本発明にかかるクロック分
周切替回路を実施の形態によって説明する。図１は本発
明の実施の一形態にかかるクロック分周切替回路の構成
を示すブロック図であり、図２は本発明の実施の一形態
にかかるクロック分周切替回路のタイミング図である。
本発明の実施の一形態にかかるクロック分周切替回路で
は、従来の場合と同様に、マスタクロックを１０分周と
１４分周し、これを切替える場合を例示している。

【００１４】本発明の実施の一形態にかかるクロック分
周切替回路３０は、マスタクロックを１０分周した分周
出力と１４分周した分周出力とを切替えるクロック分周
切替回路であって、Ｄフリップフロップ３１〜３８、マ
ルチプレクサ３９およびマスタクロック発振器３１０を
備えている。

【００１５】Ｄフリップフロップ３１、３２、３３、３
４、３５、３６および３７にはマスタクロック発振器３
１０から出力されるマスタクロックがクロック信号とし
て供給され、初期化信号がクリア信号として供給され、
かつＤフリップフロップ３１、３２、３３、３４、３
５、３６および３７は前段のＤフリップフロップのＱ出
力を次段のＤフリップフロップに供給する縦続接続され
て１４進ジョンソンカウンタが構成され、Ｄフリップフ
ロップ３７とＤフリップフロップ３１との間にマルチプ
レクサ３９が設けられ、Ｄフリップフロップ３５のＱ出
力ＡとＤフリップフロップ３７のＱ出力Ｂがマルチプレ
クサ３９に供給されて後記する分周切替信号Ｓに基づい
てＤフリップフロップ３５のＱ出力ＡとＤフリップフロ
ップ３７のＱ出力Ｂとの一方が選択されて、反転のうえ
Ｄフリップフロップ３１に入力するように構成されてい
る。

【００１６】ここで、各Ｄフリップフロップ３１、…、
３７は入力信号の周波数を２分周する２分周器であっ
て、Ｄフリップフロップ３５からは１０分周出力Ａが送
出され、Ｄフリップフロップ３７からは１４分周出力Ｂ
が送出され、Ｄフリップフロップ３１の分周出力を伝送
クロックとして送出される。

【００１７】一方、Ｄフリップフロップ３３のＱ出力Ｒ
の反転信号をＤフリップフロップ３８にクロック信号と
して供給し、かつ初期化信号をクリア信号として供給し
て、Ｄフリップフロップ３８に供給したフレーム切替信
号を受けて、Ｄフリップフロップ３８のＱ出力を分周切
替のための分周切替信号Ｓとしている。これは、マスタ
クロックを１０分周した出力Ａが論理〃１〃でかつマス
タクロックを１４分周した出力Ｂが論理〃１〃の期間中
に分周切替信号Ｓが遷移するようにフレーム切替信号の
切替タイミングを設定するためである。

【００１８】Ｄフリップフロップ３１〜３８のＱ出力
は、初期化信号により、動作開始時に全て論理〃０〃ま
たは全て論理〃１〃に初期化される。全て論理〃０〃に
初期化されたとすると分周切替信号Ｓは論理〃０〃とな
り、Ｄフリップフロップ３５からのＱ出力信号Ａがマル
チプレクサ３９により選択される。この時フレーム切替
信号は論理〃０〃であるとする。マルチプレクサ３９の
出力は反転して反転出力（ＱＩＮＶ）にしているので、
Ｄフリップフロップ３１からＤフリップフロップ３５の
Ｑ出力はそれぞれ５クロック長の論理〃０〃と５クロッ
ク長の論理〃１〃の繰り返しとなり、結果として伝送ク
ロック出力はＭＣＫの１０分周となる。これを図２
（ｃ）の範囲（イ）に示す。ここで、図２（ａ）はマス
タクロックの波形を示し、図２（ｂ）は出力される伝送
クロックの波形を示し、図２（ｄ）はフレーム切替信号
の波形を示している。

【００１９】次に、この状態からフレーム切替信号を切
替えて論理〃０〃から論理〃１〃とした場合を考える。
マルチプレクサ３９の分周切替信号Ｓは、Ｄフリップフ
ロップ３３のＱ出力である図２（ｅ）に示す分周出力Ｒ
の立ち下がりの直後に、図２（ｆ）に示すごとく論理〃
０〃から論理〃１〃へと遷移する。この時マルチプレク
サ３９の出力がＤフリップフロップ３５のＱ出力Ａ（図
２（ｇ）に示す）の反転信号からＤフリップフロップ３
７のＱ出力Ｂ（図２（ｈ）に示す）の反転信号へと切り
替わるが、このタイミングではＤフリップフロップ３５
のＱ出力ＡもＤフリップフロップ３７のＱ出力Ｂも共に
論理〃１〃である。

【００２０】したがって、マルチプレクサ３９の反転出
力（ＱＩＮＶ）は図２（ｉ）に示すように論理〃０〃の
まま変化しない。しかし、Ｄフリップフロップ３７のＱ
出力ＢはＤフリップフロップ３５のＱ出力Ａに対して２
クロック遅れているので、マルチプレクサ３９の反転出
力（ＱＩＮＶ）は２クロック長の期間余分に論理〃０〃
を出力する。その後はＤフリップフロップ３７のＱ出力
Ｂが選択され続けるので、マルチプレクサ３９の反転出
力（ＱＩＮＶ）は７クロック長の論理〃０〃と７クロッ
ク長の論理〃１〃の繰り返しとなり、結果として伝送ク
ロック出力はマスタクロックの１４分周となる。これを
図２（ｂ）の範囲（ロ）に示す。

【００２１】その後、またフレーム切替信号を切替えて
論理〃０〃にすると、分周切替信号Ｓは、Ｄフリップフ
ロップ３３のＱ出力Ｒの立ち下がりの直後に論理〃１〃
から論理〃０〃に遷移する。この時マルチプレクサ３９
の反転出力（ＱＩＮＶ）がＤフリップフロップ３７のＱ
出力Ｂの反転出力からＤフリップフロップ３５のＱ出力
Ａの反転出力へと切り替えられ、マルチプレクサ３９の
反転出力（ＱＩＮＶ）は前の状態に対して２クロック長
の期間論理〃０〃の区間が短くなる。その後はこの周期
が繰り返され、伝送クロック出力はマスタクロックの１
０分周となる（図２（ｃ）の範囲（ハ）参照）。

【００２２】このようにＤフリップフロップ３５のＱ出
力ＡとＤフリップフロップ３７のＱ出力Ｂとを分周切替
信号Ｓによって切替えることによって分周比（１０分周
と１４分周）を切替えることができる。

【００２３】この場合、分周切替信号Ｓの遷移時にＤフ
リップフロップ３５のＱ出力ＡおよびＤフリップフロッ
プ３７のＱ出力Ｂが論理〃１〃であり、かつその時にＤ
フリップフロップ３４とＤフリップフロップ３７との間
に存在するＤフリップフロップのＱ出力が全て論理〃１
〃である必要がある。このため、２つの分周比の間に必
要な条件は、Ｍ：大きい方の分周比、Ｌ：小さい方の分
周比としたとき、ＭおよびＬは偶数であって、 Ｍ／Ｌ≦２ となる。

【００２４】上記した本発明の実施の一形態にかかるク
ロック分周切替回路において、１０分周と１４分周の切
替えを行う場合を例示したが、同様な回路構成を用いれ
ば、他の分周比の伝送クロックの切替も可能である。例
えば、８分周と１６分周の切替えの場合には、Ｄフリッ
プフロップ３７にさらに１つのＤフリップフロップを縦
続接続し、Ｄフリップフロップ３４のＱ出力と追加した
ＤフリップフロップのＱ出力とをマルチプレクサ３９に
よって選択するようにすればよい。

【００２５】この場合にも、上記した、Ｍ／Ｌ≦２の条
件は必要である。

【００２６】次に、本発明の実施の一形態にかかるクロ
ック分周切替回路の第１変形例を説明する。図３は本発
明の実施の一形態にかかるクロック分周切替回路の第１
変形例の構成を示すブロック図である。

【００２７】本発明の実施の一形態にかかるクロック分
周切替回路の第１変形例はマスタクロックの１０分周、
１２分周、１４分周を切替える場合である。本第１変形
例のクロック分周切替回路４０は、マスタクロックを１
０分周した分周出力と１２分周した分周出力と１４分周
した分周出力とを切替えるクロック分周切替回路であっ
て、Ｄフリップフロップ３１〜３７にて１４進ジョンソ
ンカウンタを構成し、Ｄフリップフロップ３５のＱ出力
（１０分周出力）、Ｄフリップフロップ３６のＱ出力
（１２分周出力）、Ｄフリップフロップ３７のＱ出力
（１４分周出力）を３入力のマルチプレクサ４１に供給
し、２ビットの分周切替信号Ｓによってその一つを選択
し、Ｄフリップフロップ３１のＱ出力を伝送クロックと
する。

【００２８】３つの分周出力を切替える必要からフレー
ム切替信号も２ビットのフレーム切替信号が供給されて
くるため、フレーム切替信号の各１ビットを入力とする
Ｄフリップフロップ３８と同様に接続された、Ｄフリッ
プフロップ３８１、３８２の各Ｑ出力を分周切替信号Ｓ
としてマルチプレクサ４１に供給する。

【００２９】本第１変形例のクロック分周切替回路４０
では、フレーム切替信号及び分周切替信号Ｓは２ビット
の信号であるが、分周切替信号Ｓの切替えタイミングは
図２に準ずる。このクロック分周切替回路４０はＤフリ
ップフロップ３５のＱ出力、Ｄフリップフロップ３６の
Ｑ出力、Ｄフリップフロップ３７のＱ出力の何れかを選
択する事により、分周比の異なる３種の伝送クロック
（マスタークロックの１０分周、１２分周、１４分周）
を切り替えて出力することができる。

【００３０】次に、本発明の実施の一形態にかかるクロ
ック分周切替回路の第２変形例を説明する。図４は本発
明の実施の一形態にかかるクロック分周切替回路の第２
変形例の構成を示すブロック図である。図５は本発明の
実施の一形態にかかるクロック分周切替回路の第２変形
例のタイミング図である。本発明の実施の一形態にかか
るクロック分周切替回路の第２変形例では、マスタクロ
ックを４分周と１０分周し、これを切替える場合を例示
している。

【００３１】本第２変形例のクロック分周切替回路５０
は、Ｄフリップフロップ５１〜５５および６１、マルチ
プレクサ５９、マスタクロック発振器５１０、オアゲー
ト５６〜５８およびインバータ６２を備えている。

【００３２】Ｄフリップフロップ５１、５２、５３、５
４および５５にはマスタクロック発振器５１０から出力
されるマスタクロックがクロック信号として供給され、
初期化信号がクリア信号として供給され、Ｄフリップフ
ロップ５１、５２、５３、５４および５５は前段のＤフ
リップフロップのＱ出力を次段のＤフリップフロップに
供給する縦続接続されて１０進ジョンソンカウンタが構
成されている。

【００３３】また、Ｄフリップフロップ５２とＤフリッ
プフロップ５３との間にオアゲート５６が接続されてＤ
フリップフロップ５２のＱ出力はオアゲート５６を介し
てＤフリップフロップ５３に供給され、Ｄフリップフロ
ップ５３とＤフリップフロップ５４との間にオアゲート
５７が接続されてＤフリップフロップ５３のＱ出力はオ
アゲート５７を介してＤフリップフロップ５４に供給さ
れ、Ｄフリップフロップ５４とＤフリップフロップ５５
との間にオアゲート５８が接続されてＤフリップフロッ
プ５４のＱ出力はオアゲート５８を介してＤフリップフ
ロップ５５に供給されると共に、後記する分周切替信号
Ｓをインバータ６２によって反転した信号ＳＩＮＶをオ
アゲート５６、５７および５８に供給して分周切替信号
Ｓが論理〃０〃の期間中Ｄフリップフロップ５３、５４
および５５のＱ出力を論理〃１〃に保持させる。

【００３４】Ｄフリップフロップ５５とＤフリップフロ
ップ５１との間にマルチプレクサ５９が設けられ、Ｄフ
リップフロップ５２のＱ出力ＡとＤフリップフロップ５
５のＱ出力Ｂがマルチプレクサ５９に供給されて分周切
替信号Ｓに基づいてＤフリップフロップ５２のＱ出力Ａ
とＤフリップフロップ５５のＱ出力Ｂとの一方が選択さ
れて、反転のうえＤフリップフロップ５１に入力するよ
うに構成されている。

【００３５】ここで、各Ｄフリップフロップ５１、…、
５５は入力信号の周波数を２分周する２分周器であっ
て、Ｄフリップフロップ５２からは４分周出力Ａが送出
され、Ｄフリップフロップ５５からは１０分周出力が送
出され、Ｄフリップフロップ５１の分周出力を伝送クロ
ックとして送出させる。

【００３６】一方、Ｄフリップフロップ５１のＱ出力の
反転信号をＤフリップフロップ６１にクロック信号とし
て供給し、かつ初期化信号をクリア信号として供給し
て、Ｄフリップフロップ６１に供給した図５（ｄ）に示
すフレーム切替信号を受けて、Ｄフリップフロップ６１
のＱ出力を分周切替のための図５（ｅ）に示す分周切替
信号Ｓとしている。これは、マスタクロックを４分周し
た出力が論理〃１〃でかつマスタクロックを１０分周し
た出力が論理〃１〃の期間中に分周切替信号Ｓが遷移す
るようにフレーム切替信号の切替タイミングを設定する
ためである。分周切替信号Ｓをインバータ６２で反転さ
せた信号ＳＩＮＶはオアゲート５６、５７、５８に供給
してあることは前記のとおりである。

【００３７】Ｄフリップフロップ５１〜５５および６１
のＱ出力は、初期化信号により、動作開始時に全て論理
〃０〃または全て論理〃１〃に初期化される。全て論理
〃０〃に初期化されたとすると分周切替信号Ｓは論理〃
０〃となり、分周切替信号Ｓが論理〃０〃のとき、マル
チプレクサ５９ではＤフリップフロップ５２のＱ出力Ａ
（図２（ｆ）に示す）が選択され、伝送クロック出力は
４分周となる。これを図５（ｂ）の範囲（イ）および図
５（ｃ）に示す。なお、図２（ａ）はマスタクロックの
波形を示している。

【００３８】このとき、信号ＳＩＮＶは論理〃１〃とな
っているので、オアゲート５６、５７および５８の出力
は論理〃１〃に固定され、Ｄフリップフロップ５３〜５
５のＱ出力も全て論理〃１〃となる。その後、分周切替
信号Ｓが論理〃１〃になるとマルチプレクサ５９ではＤ
フリップフロップ５５のＱ出力Ｂ（図２（ｇ）に示す）
が選択される。このとき、フリップフロップ５２〜５５
のＱ出力は論理〃１〃になっているので、マルチプレク
サ５９の反転出力（ＱＩＮＶ）は５クロック長の論理〃
０〃と５クロック長の論理〃１〃の繰り返しとなり、伝
送クロック出力は１０分周となる。これを図５（ｂ）の
範囲（ロ）および図５（ｃ）に示す。なお、図５（ｈ）
はマルチプレクサ５９の反転出力（ＱＩＮＶ）の波形を
示している。

【００３９】本第２変形例のクロック分周切替回路５０
によれば、論理〃１〃の信号ＳＩＮＶによってオアゲー
ト５６、５７および５８の出力を論理〃１〃に固定して
いるため、Ｄフリップフロップ５３〜５５のＱ出力も全
て論理〃１〃とな前記した条件Ｍ／Ｌ≦２を満足しなく
ても、ＭとＬが偶数であれば、任意のビット数のフレー
ム構成に対応して伝送クロックの切り替えが可能とな
る。

【００４０】また、オアゲート５６、５７および５８に
代わって、論理〃１〃の信号ＳＩＮＶによってＤフリッ
プフロップ５３〜５５をセットするようにしてもよい。

【００４１】

【発明の効果】以上説明したように本発明にかかるクロ
ック分周切替回路によれば、それぞれ伝送レートが異な
るデータから成るフレームを受信した際に、その伝送レ
ートに合わせて受信クロックを切り替える回路が、従来
よりも少ない回路規模で実現できるほか、任意のビット
数のフレーム構成に対応して切り替えを行う事が可能と
なるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の一形態にかかるクロック分周切
替回路の構成を示すブロック図である。

【図２】本発明の実施の一形態にかかるクロック分周切
替回路における作用の説明に供するタイミング図であ
る。

【図３】本発明の実施の一形態にかかるクロック分周切
替回路の第１変形例の構成を示すブロック図である。

【図４】本発明の実施の一形態にかかるクロック分周切
替回路の第２変形例の構成を示すブロック図である。

【図５】本発明の実施の一形態にかかるクロック分周切
替回路における作用の説明に供するタイミング図であ
る。

【図６】伝送フレーム切替のフレーム構成を示すフレー
ム構成図である。

【図７】従来のクロック分周切替回路の構成を示すブロ
ック図である。

【図８】従来のクロック分周切替回路の作用の説明に供
するタイミング図である。

【符号の説明】

３１〜３８、３８１、３８２、５１〜５５および６１
Ｄフリップフロップ ３９、４１および５９ マルチプレクサ ５６〜５８ オアゲート ６２ インバータ ３１０、３１１および５１０ マスタクロック発振器

フロントページの続き (56)参考文献 特開 昭63−108815（ＪＰ，Ａ) 特開 平３−262210（ＪＰ，Ａ) 特開 昭54−46463（ＪＰ，Ａ) 実開 昭61−174232（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03K 23/64

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】ＬおよびＭ（Ｌ＜Ｍ）をそれぞれ偶数と
   し、マスタクロックをＬ分周した分周出力とＭ分周した
   分周出力とを切替えるクロック分周切替回路であって、 Ｌ分周出力およびＭ分周出力をそれぞれ出力するフリッ
   プフロップを含んで構成されたＭ進ジョンソンカウンタ
   と、 Ｍ進ジョンソンカウンタ中のＭ分周出力を送出するフリ
   ップフロップとＭ進ジョンソンカウンタ中の２分周出力
   を送出するフリップフロップとの間に接続され、かつＬ
   分周出力とＭ分周出力とが入力されて分周切替信号に基
   づき一方の入力分周出力を前記２分周出力を送出するフ
   リップフロップに入力として送出し分周出力を切替える
   マルチプレクサと、 Ｍ進ジョンソンカウンタ中の予め定めたフリップフロッ
   プからの出力をクロック入力とし、切替指示信号を受け
   た直後におけるＬ分周出力およびＭ分周出力が共に論理
   〃１〃のときに遷移する分周切替信号をマルチプレクサ
   に分周出力切替えのために送出するフリップフロップ
   と、 を備えたことを特徴とするクロック分周切替回路。
2. 【請求項２】請求項１記載のクロック分周切替回路にお
   いて、Ｌ分周出力を送出するフリップフロップとＭ分周
   出力を送出フリップフロップと共にＭ進ジョンソンカウ
   ンタを構成しかつＬ分周出力を送出するフリップフロッ
   プとＭ分周出力を送出するフリップフロップの間に接続
   されて、前段のフリップフロップからの出力を一方の入
   力とし、分周信号を反転した信号を他方の入力とし、か
   つ出力を次段のフリップフロップに入力として送出する
   オアゲートを備えたことを特徴とするクロック分周切替
   回路。
3. 【請求項３】請求項１記載のクロック分周切替回路にお
   いて、Ｌ分周出力を送出するフリップフロップとＭ分周
   出力を送出フリップフロップと共にＭ進ジョンソンカウ
   ンタを構成しかつＬ分周出力を送出するフリップフロッ
   プとＭ分周出力を送出するフリップフロップの間に接続
   されたフリップフロップを、分周信号を反転した信号に
   よって出力が論値〃１〃にセットされるフリップフロッ
   プとしたことを特徴とするクロック分周切替回路。