JPS6356565B2 - - Google Patents

Info

Publication number
JPS6356565B2
JPS6356565B2 JP56178380A JP17838081A JPS6356565B2 JP S6356565 B2 JPS6356565 B2 JP S6356565B2 JP 56178380 A JP56178380 A JP 56178380A JP 17838081 A JP17838081 A JP 17838081A JP S6356565 B2 JPS6356565 B2 JP S6356565B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
clock
clock signal
frequency division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56178380A
Other languages
English (en)
Other versions
JPS5880723A (ja
Inventor
Tamotsu Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56178380A priority Critical patent/JPS5880723A/ja
Publication of JPS5880723A publication Critical patent/JPS5880723A/ja
Publication of JPS6356565B2 publication Critical patent/JPS6356565B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は、中央演算処理装置(例えばマイクロ
プロセツサシステム)用のクロツク信号発生装置
に関するものである。
従来、マイクロプロセツサにおける同期用のク
ロツク周波数は、あらかじめ定められた値を固定
する場合が多く、系のブロツクを可変にすること
は殆んどなかつた。従来技術の範囲でクロツクを
可変にする技術としては、(1)源発振回路を周波数
可変形の発振回路とする、(2)周波数の異なる複数
系統の発振回路を設け切りかえて使用する、(3)源
発振回路に分周回路を設け分周比を外部から切り
換えて使用する、等の各方法があつた。これらは
いずれも外部から人為的に切り換える方法であ
り、マイクロプロセツサの演算処理中におけるク
ロツク周波数の切換は不可能であり、これが欠点
であつた。
例えば動作速度の異なる素子もしくは周辺装置
を効率よく駆動する場合、マイクロプロセツサの
動作クロツクをその動作速度に一致させる必要が
あるが、そのためには一旦、プログラムを中断
し、クロツクの切換を行なつた後、あらためてプ
ログラムをはじめからやり直す必要があつた。こ
れは、クロツクの切換に際し、切換前のクロツク
パルスと切換前のクロツクパルスとの間で位相が
連続しないで不連続が発生すると、マイクロプロ
セツサが暴走するおそれがあるため、動作途中で
のクロツク切換は行なうことができなかつたから
である。
本発明の目的は、上記した従来技術の欠点をな
くし、マイクロプロセツサが演算途中であつて
も、マイクロプロセツサ自身でそのクロツク信号
の周波数を任意に設定し、新たに設定されたクロ
ツク周波数への移行を、移相の不連続を発生する
ことなしに円滑に進めることのできるマイクロプ
ロセツサシステム用のクロツク信号発生装置を提
供することにある。
上記した目的を達成するため、本発明では、メ
イン発振回路から出力される固定したクロツク周
波数をソフト的に分周し、この分周したクロツク
周波数をマイクロプロセツサのクロツク周波数に
すると共に、クロツク周波数の切換に際しては、
上記分周比を変えて得られる別なクロツク周波数
を新たなクロツク周波数として用いるものであ
り、この分周比の切換は、切換前のクロツク信号
が丁度その1サイクルを終了したタイミングを選
んで行なうようにし、その結果、切換前と後でク
ロツク信号の位相が不連続にならず、連続するよ
うにしたものである。
次に図を参照して本発明の実施例を説明する。
第1図は、本発明の一実施例を示すブロツク図
である。同図において、発振手段として、水晶振
動子1を用いたメイン発振回路、分周手段として
プログラマブル分周回路3およびフリツプフロツ
プ回路5、中央演算処理手段としてマイクロプロ
セツサ6、クロツク周波数の設定手段すなわち、
分周回路3における分周比を設定供給する手段と
してラツチ回路4、をそれぞれ用いている。
マイクロプロセツサ6には、マイクロプロセツ
サの動作プログラムを格納するためのメモリ
(ROM)7、データを格納するためのメモリ
(RAM)8、周辺装置を駆動するためインター
フエイス回路(I/O)9、などがアドレスバス
AおよびデータバスDを介して接続されている。
マイクロプロセツサ6は、メモリ(ROM)7
に格納されている動作プログラムに従つて動作す
る。水晶振動子1を用いたメイン発振回路2から
出力されるクロツク周波数f0は、プログラマブル
分周回路3により1/N(但しNは任意の整数)
に分周されf0/Nとなる。この分周値データN
は、データバス上に配置したラツチ回路4からの
出力信号そのもので与えられ、分周値データNの
ラツチ回路4への設定保持はソフト的に行なわれ
る。1/Nに分周されたクロツク周波数は、その
ままではパルス幅が狭くてパルスのオン・オフ期
間比が1とならず、クロツクパルスとして用いる
には不適当であるため、フリツプフロツプ回路5
に通してさらに1/2分周することによりデユーテ
イ50%(オン・オフ期間比1)のクロツクパル
ス、但しクロツク周波数(f0/2N)を得、これ
をマイクロプロセツサ(MPU)6のクロツク入
力端子に供給する。したがつて、プログラマブル
分周回路3の分周値Nをソフト的手法を用いて変
えることにより、マイクロプロセツサ6へ供給さ
れるクロツク周波数を任意に決定することができ
る。
なお、プログラマブル分周回路3において、分
周比Nを或る値N1から他の値N2に切り換える際
は、N1で分周された周波数(f0/N1)をもつ最
後のクロツクパルスのサイクルが丁度終了した時
点から、N2で分周された周波数(f02)をもつ
最初のクロツクパルスのサイクルが開始するよう
にして、切換前の最後のパルスと切換後の最初の
パルスとの間で位相が連続するようにしている
が、このことについては後に第3図を参照して具
体的に詳述する。
第1図の回路における各部信号のタイミングチ
ヤートを第2図に示す。第2図において、aはメ
イン発振回路2の出力信号波形、b,b′,b″は、
それぞれプログラマブル分周回路3の出力信号波
形、c,c′,c″は、それぞれフリツプフロツプ回
路5からの出力信号波形、をそれぞれ示してい
る。なお、b,cは、分周値データNが4の場
合、b′,c′は、分周値データNが3の場合を示
す。
プログラマブル分周回路3の出力信号波形b,
b′においては、パルスのオン・オフ期間比が1で
はないが、フリツプフロツプ5からの出力波形
c,c′においてはデユーテイ50%(オン・オフ期
間比1)のパルスが出力されていることが理解さ
れるであろう。
さらに、b″,c″は、分周値データNを途中で4
から3へ変化した場合、すなわち○イで示す領域で
は分周比データNを4とし、○ロで示す領域ではN
を3に変えた場合のタイミングチヤートを示して
いる。領域○イと○ロの境界でパルス位相の不連続が
発生していないことに注意されたい。
第1図において、分周値データNを、ソフト的
にラツチ回路4にラツチ保持しておけば、分周値
パルス(第2図のb,b′,b″)の1サイクルの終
了に同期してラツチ回路4から分周回路3へ、ラ
ツチされていた分周値データNがロードされ、プ
ログラマブル分周回路3は分周値Nの分周回路と
なる。分周値データNを、マイクロプロセツサ6
の動作プログラムで予め決定しているので、動作
時点でのマイクロプロセツサ6のクロツク周波数
は動作プログラムによりソフト的に認識すること
ができる。
例えば、メイン発振回路2の発振周波数f0
6MHzの場合、分周値データNを4に設定すると、
マイクロプロセツサ6のクロツク周波数f0/2N
は750KHzとなり、分周値データNを3に設定す
るとマイクロプロセツサ6のクロツク周波数f0
2Nは1MHzへ変わる。マイクロプロセツサの動作
プログラムにおいて、その処理時間は、マイクロ
プロセツサのクロツク周波数に依存するので、分
周値3の場合は、分周値4の場合に比べて、4/3
倍処理時間を増加させたことになる。また、デイ
レイ時間を設定する場合、分周値Nを任意に変更
して設定することにより、同一プログラムで任意
のデイレイ時間を設定することも行なうことがで
きる。
第3図は、第1図におけるプログラマブル分周
回路3、ラツチ回路4、フリツプフロツプ回路5
の具体例を示す回路図である。同図に示す回路
は、プログラマブル分周回路3としては、4ビツ
トバイナリカウンタ用TTL・IC(74163)10,
11および4入力NANDゲートTTL・IC(7420)
12を用い、ラツチ回路4としては、8ビツトデ
ータラツチ用LSTTL・IC(74LS374)13を用
い、フリツプフロツプ回路5としてはDタイプフ
リツプフロツプTTL・IC(7474)14を用いて構
成した回路である。
データバス上の分周値データN(D0乃至D7の8
ビツトから成る)は、アドレス信号をデコードし
て作り出されるラツチSEL信号の立上りエツジで
ラツチIC13にラツチされる。プログラマブル
分周回路3では、カウンタIC10と11の二つ
のカウンタによつてクロツク周波数f0のクロツク
パルスをカウントしており、カウント数が規定値
のNに達すると、次段のカウンタIC11の桁上
げ出力端子COからキヤリーパルスを発生し、こ
のキヤリーパルスと、初段のカウンタIC10を
構成する4個のフリツプフロツプのうち、3個の
フリツプフロツプのQB,QC,QD出力とのNAND
出力をNANDゲート12で作成し、この出力が
カウンタIC10と11の各LOAD端子に入力す
るのと同期してラツチ回路13の出力データをカ
ウンタIC10と11にロードする。すなわち、
規定値Nのカウントが終了するまでラツチ回路1
3にラツチされているデータをロードすることな
く、カウントサイクルの終了と同期してロードす
るので、どの時点でクロツク周波数設定用のデー
タをラツチIC13に設定しても、分周回路3か
ら出力されるクロツクパルスは、周波数が切り換
わつた時点においても位相の連続性が保たれるこ
ととなる。
分周回路3について説明を補足する。前述した
とおり、分周回路3は、各々が4ビツトのバイナ
リカウンタであるIC10と11の2段接続によ
り構成されている。4ビツトカウンタであるから
各カウンタは、0〜15をカウントすると、もとの
0に戻る16進カウンタである。そして0に戻る
際、桁上げ出力端子COに桁上げ出力としてキヤ
リーパルスを出力する。従つて、ラツタIC13
からロードされているデータを無視すると、初段
のカウンタIC10がクロツク周波数f0のクロツク
パルスを16個カウントする毎に、その出力端子
COから出力されるキヤリーパルスを、次段のカ
ウンタIC11がカウントする。そして次段のカ
ウンタIC11も、キヤリーパルスを16個カウン
トすると、やはりそのCO端子からキヤリーパル
スを、分周されたクロツク信号として出力する。
従つてこの場合、分周値データN=16×16とな
る。
次に、初段のカウンタIC10が、ラツチIC13
の出力端子O0〜O3からA〜Dの入力端子に4ビ
ツトのデータ(仮に10進数に換算して10であると
する)をロードされ、次段のカウンタIC11が
同様に、ラツチIC13の出力端子O4〜O7から入
力端子A〜Dに4ビツトのデータ(仮に10進換算
で15であるとする)をロードされているものとす
る。この状態でカウントを開始したとする。
初段のカウンタIC10は、すでに10をロー
ドされているので、11〜15まで5個のクロツクパ
ルスをカウントし、6個目のパルスをカウントし
たとき、CO端子からキヤリーパルスを出力して
次段のカウンタIC11にP端子から入力する。
カウンタIC11では、すでに15をロードされて
いるので、IC10からのキヤリーパルスを1個
カウントすると、そのCO端子からキヤリーパル
スを分周されたクロツク信号として出力してしま
う。従つてこの場合、分周値データN=6×1=
6ということになる。また、この時点で、カウン
タIC10を構成する4個のフリツプフロツプ
(図示せず)のうち3個のフリツプフロツプの出
力端子QB,QC,QDには論理1が出力している筈
であるから、NANDゲート12から分周された
クロツク信号(f0/N)が出力されると共に、こ
のタイミングで、カウンタIC10と11の各
LOAD端子に信号を送り、ラツチIC13にラツ
チされ保持されている分周比設定用のデータをカ
ウンタIC10と11に取り込んでロードする。
以下、同じ動作を繰り返えす。ラツチIC13か
らカウンタIC10,11へロードされるデータ
の値次第で、プログラマブル分周回路3における
分周比を如何ようにも設定し得ることが理解でき
たであろう。またロードするタイミングが、
NANDゲート12の出力と同期しているので、
ラツチIC13における設定データが変わつても
変わらなくても、分周回路3から時系列的に出力
されるクロツクパルスの位相の連続性をもつたも
のとなる。
以上説明した通りであるから、第1図におい
て、動作プログラム上でマイクロプロセツサ6の
クロツク信号の周波数を切り換えたい場合、マイ
クロプロセツサ6の動作プログラムでは、所定の
クロツク周波数を得るに足りる分周値データN
を、データバスDを介してラツチ回路4に出力
し、該ラツチ回路4にラツチするようにするだけ
でよい。
第4図は、本発明の他の実施例を示す回路図で
ある。同図においては、発振手段としてメイン発
振回路2を、分周手段としてバイナリカウンタ回
路15を、中央演算処理手段としてマイクロプロ
セツサ6を、クロツク周波数の設定手段として選
択回路20と周波数の異なるクロツク信号の切り
換わり時においてもクロツク信号間に位相の連続
性を持たせるためのNAND回路21および同期
回路22を、それぞれ用いた実施例が示されてい
る。
第4図において、メイン発振回路2からのクロ
ツク周波数f0は、バイナリカウンタ回路15によ
り、1/2と1/4にそれぞれ分周される。この分周さ
れたf0/2、f0/4なるクロツク周波数はNAND
回路16,17,18,19より構成される選択
回路20により選択され、マイクロプロセツサ6
のクロツク周波数となる。プログラムによりソフ
ト的に出力される。選択回路20へのクロツク選
択信号は、NAND回路21の出力パルスの立上
りエツジで同期をとるフリツプフロツプを使つた
同期回路22から出力される。この様子を第5図
のタイミングチヤートに示す。
第5図において、aは、メイン発振回路2の出
力信号、bは、バイナリカウンタ回路15により
1/2分周された出力波形、cは、バイナリカウン
タ回路15により1/4分周された出力波形、dは、
NAND回路21の出力波形、eは、同期回路2
2に入力されるクロツク選択信号波形、fは、同
期回路22の出力信号波形、gは、選択回路20
の出力信号波形、hは、クロツク選択信号eを同
期回路22を介することなく直接選択回路20に
入力した場合の選択回路20の出力信号波形、を
それぞれ示している。
クロツク選択信号eを、同期回路22を介さず
に、直接選択回路20に入力すると、クロツク選
択信号の入力タイミングにより第5図hに示すよ
うに選択回路20の出力信号波形に不連続が生じ
る。そこで本実施例では、1/2分周された信号b
と1/4分周された信号cをNAND回路21に入力
し、その出力信号dの立上りエツジで選択信号の
同期をとるようにしたものである。その結果第5
図gのように、選択回路20の出力信号波形を、
周波数切換がなされたにもかかわらず、円滑に連
続させることが可能となつている。
第1図の実施例では、外部に取り出せる周波数
はマイクロプロセツサにより設定されたクロツク
周波数であつたが、本実施例では、独立に1/2分
周および1/4分周されたクロツク周波数を切り換
えて利用することができる。
以上説明したごとく、本発明によれば、マイク
ロプロセツサのクロツク周波数をプログラムによ
りソフト的に可変することができ、かつ可変して
も円滑にクロツク信号を連続させることができ
る。このため、従来技術の欠点であつたプログラ
ムの中断がなくなり、プログラム中に周波数切換
命令を設定できるため、マイクロプロセツサのク
ロツク周波数の切換をプログラム実行中に自動的
に行なうことができる。この結果、同一プログラ
ムであつても、処理時間を変更したり、処理時間
のソフト的計数を自由に設定することが可能とな
る。これらは本発明による新機能といえる。
また、マイクロプロセツサのクロツク信号の周
波数を、そのマイクロプロセツサのクロツク周波
数の上限に通常設定しておき、動作速度の異なる
素子および周辺装置をアクセスするときだけクロ
ツク周波数を低下させてその動作速度に合わせる
ので、効率よく動作速度の異なる素子および周辺
装置を駆動できるだけではなく、通常のマイクロ
プロセツサの処理速度を高速に保つことができ
る。これは、性能面で大きく向上した点である。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロツク図、
第2図は第1図の回路における各部信号のタイミ
ング関係を示すタイミングチヤート、第3図は第
1図における主要ブロツクの具体例を示す回路
図、第4図は本発明の他の実施例を示す回路図、
第5図は第4図の回路における各部信号のタイミ
ング関係を示すタイミングチヤート、である。 符号説明、1……水晶振動子、2……メイン発
振回路、3……プログラマブル分周回路、4……
ラツチ回路、5……フリツプフロツプ、6……マ
イクロプロセツサ、15……バイナリカウンタ回
路、20……選択回路、22……同期回路。

Claims (1)

  1. 【特許請求の範囲】 1 中央演算処理装置用のクロツク信号発生装置
    において、 所定の周波数でパルスを発生する発振回路と、
    該発振回路からの出力パルスを分周してクロツク
    信号として中央演算処理装置側へ向けて出力する
    分周回路と、該分周回路における分周比情報を前
    記中央演算処理装置側よりその動作プログラムに
    従つて可変自在に供給されて保持する分周比情報
    保持手段と、該保持手段に保持されている分周比
    情報を前記分周回路に取り込んで新たな分周動作
    を開始する際、前記クロツク信号の1サイクルが
    終了した時点で該分周回路に取り込むロードタイ
    ミング設定手段と、を具備し、 分周比変更前と変更後において、出力パルスの
    位相が連続したクロツク信号を中央演算処理装置
    側へ供給することを特徴とするクロツク信号発生
    装置。
JP56178380A 1981-11-09 1981-11-09 クロツク信号発生装置 Granted JPS5880723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56178380A JPS5880723A (ja) 1981-11-09 1981-11-09 クロツク信号発生装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56178380A JPS5880723A (ja) 1981-11-09 1981-11-09 クロツク信号発生装置

Publications (2)

Publication Number Publication Date
JPS5880723A JPS5880723A (ja) 1983-05-14
JPS6356565B2 true JPS6356565B2 (ja) 1988-11-08

Family

ID=16047473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56178380A Granted JPS5880723A (ja) 1981-11-09 1981-11-09 クロツク信号発生装置

Country Status (1)

Country Link
JP (1) JPS5880723A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712140B2 (ja) * 1984-12-26 1995-02-08 日本電気アイシーマイコンシステム株式会社 信号切替回路
JPS62191960A (ja) * 1986-02-19 1987-08-22 Seiko Epson Corp 情報処理装置
JPS63131616A (ja) * 1986-11-20 1988-06-03 Mitsubishi Electric Corp プログラマブルクロツク分周器
JPH0250715A (ja) * 1988-08-12 1990-02-20 Nec Corp クロック制御装置
JP2008305329A (ja) * 2007-06-11 2008-12-18 Oki Electric Ind Co Ltd クロックコントローラ及びそれを用いた論理シミュレーション方法と論理シミュレーション装置
JP2009229353A (ja) * 2008-03-25 2009-10-08 Seiko Epson Corp 気体センサデバイス及び気体センサシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376654A (en) * 1976-12-17 1978-07-07 Nec Corp Asynchronism-type numerical control counter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376654A (en) * 1976-12-17 1978-07-07 Nec Corp Asynchronism-type numerical control counter

Also Published As

Publication number Publication date
JPS5880723A (ja) 1983-05-14

Similar Documents

Publication Publication Date Title
EP1451666B1 (en) Glitch free clock selection switch
US5345109A (en) Programmable clock circuit
US4870299A (en) Dynamic switching circuit for multiple asynchronous clock sources
JP3039781B1 (ja) タイマ回路
US3651414A (en) Variable frequency system
JPS6356565B2 (ja)
US5530407A (en) Digital trimming for frequency adjustment
JPH08166834A (ja) クロック発生回路及びマイクロコンピュータ
JPH08286780A (ja) クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法
JPS63232615A (ja) クロツク切替回路
JPH06204858A (ja) 高周波プログラム可能分周器
JPH1198007A (ja) 分周回路
JP3485449B2 (ja) クロック分周切替回路
JP3260169B2 (ja) パルススワロー方式可変分周器
KR950002296B1 (ko) 펄스폭 변조(pwm)방식의 모터 제어시스템의 제어된 pwm신호 발생장치
JP3302907B2 (ja) Pwm出力制御回路
JPH05315898A (ja) トリガ同期回路
JPH04252314A (ja) 情報処理装置の動作速度決定方式
JP2924023B2 (ja) クロック分周回路
JPH0691425B2 (ja) D形フリップフロップを使用した分周回路
JPH0731567B2 (ja) クロック制御回路
JPH07129272A (ja) クロック速度制御回路
KR900000852Y1 (ko) 2배 확대 표시 제어회로
JP2000276209A (ja) プログラマブルコントローラ
JP2002185310A (ja) プリスケーラ装置および分周方法