JPH05315898A - トリガ同期回路 - Google Patents

Abstract

(57)【要約】 【目的】出力信号が、出力する周波数に依存することな
くトリガ信号に対するジッタを低減されることを実現す
るためのトリガ同期回路を提供すること。 【構成】基準の信号となるクロックを出力する基準信号
発生回路と、前記基準信号発生回路からの信号を外部か
らのトリガ信号に応じて出力するゲート回路と、外部か
らのトリガ信号に応じて、現在トリガ信号の入力を待っ
ている状態であるか否かを判断し、その結果を出力する
リセット回路と、前記ゲート回路からの出力を分周して
出力し、リセット回路からの出力とＣＰＵからの信号に
基づいて状態が制御されるプログラマブル分周器とを設
け、その出力信号が、出力する周波数に依存することな
くトリガ信号に対するジッタを低減されることを特徴と
するトリガ同期回路。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、外部信号に依存するき
っかけで基準クロックを用いて波形発生をする装置のた
めのトリガ同期回路に関する。

【０００２】

【従来の技術】従来の外部信号に依存するきっかけで基
準クロックを用いて波形発生をする装置（以下、波形発
生装置と呼ぶ）について説明する。図３に説明のための
動作のタイムチャートを示す。従来からの波形発生装置
においては、出力する信号と同周期の基準信号（図３で
は基準クロックと明記する）、トリガ信号が入力された
ときに、その当該基準信号を出力信号とするような構成
となっていた。このことを図３を用いて説明すると、ト
リガ信号がＨレベルになるときから、外部に基準クロッ
クが出力されるわけである。例えば、基準クロックとト
リガ信号の関係がトリガ信号１に示すようなものであっ
た場合は、（ａ）若しくは（ｂ）として示される時刻か
ら出力信号が出力する。基準クロックとトリガ信号の関
係がトリガ信号２に示すようなものであった場合は、
（ｂ）として示される時刻からから出力信号が出力す
る。このため、トリガ信号の立ち上がりに対して出力信
号の立ち上がりが一定しないという、いわゆるジッタの
現象が発生する。この擦れは、最大ではＴ₀（基準クロ
ックの１周期）となる。

【０００３】

【発明が解決しようとする課題】したがって従来例の構
成では基準クロックの周波数が低い場合、トリガ信号の
入力に対する基準クロック出力のジッタの幅が広くなる
ことになるという問題があった。たとえば、基準クロッ
クの周波数が１Ｈ_Zであったとすると、そのジッタの幅
は１ｓにもなる。本発明はこのような問題を解決し、基
準クロックの周波数が低い場合にあってもトリガ信号の
入力に対する基準クロック出力のジッタが少ない波形発
生装置を実現するためのトリガ同期回路を提供すること
を目的とする。

【０００４】

【課題を解決するための手段】本発明は、基準の信号と
なるクロックを出力する基準信号発生回路と、前記基準
信号発生回路からの信号を外部からのトリガ信号に応じ
て出力するゲート回路と、外部からのトリガ信号に応じ
て、現在トリガ信号の入力を待っている状態であるか否
かを判断し、その結果を出力するリセット回路と、前記
ゲート回路からの出力を分周して出力し、リセット回路
からの出力と外部からの信号に基づいて状態が制御され
るプログラマブル分周器とを設け、このプログラマブル
分周器より出力される信号が、その出力する周波数に依
存することなくトリガ信号に対するジッタの低減された
信号が得られるようにしたことを特徴とするトリガ同期
回路である。

【０００５】

【作用】出力信号よりも高い周波数の信号を分周して出
力するから、周波数の変化によるジッタの発生が改善さ
れる。

【０００６】

【実施例】図１は本発明の基本的構成図である。図にお
いて、１は基準信号発生回路で基準となる信号を出力す
る。２はゲート回路で、基準信号発生回路１からの出力
を、トリガ信号でゲートをかけて出力する。具体的に
は、ＡＮＤゲートなどを用いてトリガ信号がＨレベルの
状態で基準クロックをスルーにする等の構成で実行す
る。３はプログラマブル分周器で、ゲート回路２からの
出力をリセット回路４とＣＰＵからのＣＰＵ信号による
制御に応じて出力する。リセット回路４は、外部からの
トリガ信号を入力し、そのトリガ信号によってトリガ待
ち状態である否かを判断しその結果を、プログラマブル
分周器３に出力する。

【０００７】このような構成における動作を図２に示す
タイムチャートを用いて説明する。図２は、基準クロッ
クを４分周した出力を外部に出力する場合のタイムチャ
ートである。図２において、は、基準信号発生回路１
からの出力される基準クロックである。は外部からの
トリガ信号である。はゲート回路２から出力される信
号。はプログラマブル分周器３から出力される出力信
号である。なお、これらは図１内の〜の各地点の動
作を示すものである。

【０００８】基準クロックは、定常的に出力されてい
る。外部からトリガ信号が入力されると次の立ち上が
りのクロックからゲート回路２の出力が開始すること
がわかる。プログラマブル分周器３では、この出力の
立ち上がりから分周の動作を開始する。この分周数は予
め、ＣＰＵから設定された値で行うものである。またト
リガ信号が終了するとき分周器がどのような状態である
かは、予測されないものである。このため、分周の途中
で終了すると、必ずしもトリガ信号が入力した後の最先
の基準クロックの立ち上がりで分周が開始されるもので
はなくなる。よって、あるトリガ信号入力に対し出力信
号が終了すると、プログラマブル分周器３を初期状態に
戻さなくてはならない。このために、リセット回路４で
はトリガ信号の終了を検知し、その結果をプログラマブ
ル分周器３に出力するものである。従って、トリガ信号
の立ち上がりから出力信号の立ち上がりはその出力信号
の周波数ぼ設定によらず、最大でも基準信号発生回路１
で出力する基準クロックの内最高の周波数の周期分とな
る。

【０００９】

【発明の効果】本発明により、出力信号よりも高い周波
数の信号を分周して出力することが可能になるから、周
波数の変化によるジッタの発生が改善される。

【図面の簡単な説明】

【図１】本発明の基本的構成図である。

【図２】本発明の構成にかかる動作を示すタイムチャー
トである。

【図３】従来例の本発明の構成にかかる動作を示すタイ
ムチャートである。

【符号の説明】

１ 基準信号発生回路 ２ ゲート回路 ３ プログラマブル分周器 ４ リセット回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】基準の信号となるクロックを出力する基準
   信号発生回路と、 前記基準信号発生回路からの信号を外部からのトリガ信
   号に応じて出力するゲート回路と、 外部からのトリガ信号に応じて、現在トリガ信号の入力
   を待っている状態であるか否かを判断し、その結果を出
   力するリセット回路と、 前記ゲート回路からの出力を分周して出力し、リセット
   回路からの出力と外部からの信号に基づいて状態が制御
   されるプログラマブル分周器とを設け、このプログラマ
   ブル分周器より出力される信号が、その出力する周波数
   に依存することなくトリガ信号に対するジッタの低減さ
   れた信号が得られるようにしたことを特徴とするトリガ
   同期回路。