JPS62257856A - レ−ザプリンタのビデオデ−タ同期化回路 - Google Patents
レ−ザプリンタのビデオデ−タ同期化回路Info
- Publication number
- JPS62257856A JPS62257856A JP61101068A JP10106886A JPS62257856A JP S62257856 A JPS62257856 A JP S62257856A JP 61101068 A JP61101068 A JP 61101068A JP 10106886 A JP10106886 A JP 10106886A JP S62257856 A JPS62257856 A JP S62257856A
- Authority
- JP
- Japan
- Prior art keywords
- video data
- video
- delayed
- beam detect
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 25
- 230000001360 synchronised effect Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000001934 delay Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はレーザプリンタにおいて、ビデオデータをビー
ムディテクト信号に同期させる回路に関するものである
。
ムディテクト信号に同期させる回路に関するものである
。
（従来の技術）
従来、この種の回路は、第２図のブロック図に示すよう
に、同期化クロック発生回路１によってビデオクロック
信号ＶＣＫをビームディテクト信号ＢＤに同期化させて
いた。即ち第３図のタイミングチャートを参照し、ビー
ムディテクト信号ＢＤの発生時点毎に、該時点からビデ
オクロックＶＣＫの立上りまでの時間Ｔ８を一定にする
ことにより、前記の同期化を行い、ビデオクロツクＶＣ
Ｋに同期してビデオデータＶＤを出力さｔ！テいた。
に、同期化クロック発生回路１によってビデオクロック
信号ＶＣＫをビームディテクト信号ＢＤに同期化させて
いた。即ち第３図のタイミングチャートを参照し、ビー
ムディテクト信号ＢＤの発生時点毎に、該時点からビデ
オクロックＶＣＫの立上りまでの時間Ｔ８を一定にする
ことにより、前記の同期化を行い、ビデオクロツクＶＣ
Ｋに同期してビデオデータＶＤを出力さｔ！テいた。
（発明が解決しようとりる問題点）
しかしながら上記の回路では、ビデオクロック信号は、
ビームディテクト信号の発生時点において同期化される
ために、該時点で不連続となり、よって後続の回路にお
いて、ビデオフし１ツク信号を共通に使用することが不
都合であった。
ビームディテクト信号の発生時点において同期化される
ために、該時点で不連続となり、よって後続の回路にお
いて、ビデオフし１ツク信号を共通に使用することが不
都合であった。
（問題点を解決するための手段）
本発明は前記問題点を解決するために、ビデオクロック
を発生するクロック発振部と、ビームディテクト信号を
入力とし前記ビデオクロックの周１１１１をｎ分割した
遅延時間のｎ段の遅延素子を縦続接続してビームディテ
クト信号を順次遅延させた各遅延ビームディテクト信号
を出力する遅延回路と、前記各遅延ビームディテクト信
号が発生する期間における前記ビデオクロックと同期し
て、ビデオデータの発生タイミングを設定するための同
期化ビームディテクト信号を発生する同期回路と、前記
同期化ビームディテクト信号の発生時点において前記各
遅延ビームディテクト信号の発生の有無データを［１−
ドするレジスタと、ビデオクロツタとの同期タイミング
をもってビデオデータに対する基準の遅延時間のタイミ
ングとし、前記ロードされたデータに基づく前記各遅延
ビームディテクト信号の発生が有った期間だけ前記基準
の遅延時間より短縮して設定した遅れ位相のビデオデー
タよりなる遅延ビデオデータをレーザドライバに出力す
るプログラマブル遅延回路とによって構成したらのであ
る。
を発生するクロック発振部と、ビームディテクト信号を
入力とし前記ビデオクロックの周１１１１をｎ分割した
遅延時間のｎ段の遅延素子を縦続接続してビームディテ
クト信号を順次遅延させた各遅延ビームディテクト信号
を出力する遅延回路と、前記各遅延ビームディテクト信
号が発生する期間における前記ビデオクロックと同期し
て、ビデオデータの発生タイミングを設定するための同
期化ビームディテクト信号を発生する同期回路と、前記
同期化ビームディテクト信号の発生時点において前記各
遅延ビームディテクト信号の発生の有無データを［１−
ドするレジスタと、ビデオクロツタとの同期タイミング
をもってビデオデータに対する基準の遅延時間のタイミ
ングとし、前記ロードされたデータに基づく前記各遅延
ビームディテクト信号の発生が有った期間だけ前記基準
の遅延時間より短縮して設定した遅れ位相のビデオデー
タよりなる遅延ビデオデータをレーザドライバに出力す
るプログラマブル遅延回路とによって構成したらのであ
る。
（作 用）
本発明によれば、以上のように回路を構成したので、ビ
デオクロックは、同期化ビームディテクト信号と同期し
ていて連続であり、ビデオデータ信号は、ビデオクロッ
クとの同期位相からビームディテクト信号とビデオクロ
ックとの相差弁だけ、同方向に移相されてビームディテ
クト信号と同期化される。
デオクロックは、同期化ビームディテクト信号と同期し
ていて連続であり、ビデオデータ信号は、ビデオクロッ
クとの同期位相からビームディテクト信号とビデオクロ
ックとの相差弁だけ、同方向に移相されてビームディテ
クト信号と同期化される。
（実施例）
第１図は本発明の一実施例を示す同期化回路のブロック
図であり、第４図はその各動作を示すタイミングチャー
トである。
図であり、第４図はその各動作を示すタイミングチャー
トである。
２はクロック発振部で、所定の周期のビデオクロックＶ
ＣＫを連続して発生する。３はビーム検出部で、レーザ
のビームディテクト信号ＢＤｏを発生する。４は遅延回
路で、ｎ段の遅延素子４１〜４ を縦続接続して構成さ
れ、その各遅延時間はビデオクロックＶＣＫの周期ＴＶ
Ｃをｎ等分した値Ｔ とし、その先頭の遅延素子４１に
ビームディテクト信＠ Ｂ Ｄ □を受けている。５は
同期回路としてのフリップフロップで、データ端子りに
ビームディテクト信号ＢＤ０を受け、該ビームディテク
ト信号ＢＤｏがＨレベルのときに、トリガ端子下にビデ
オクロックＶＣＫの立上りを受けると出力端子ＱからＨ
レベルの同期化ビームディテクト信号ＳＢＤを発生し、
このときの該信号ＳＢＤの立上り点は、別途、ビデオデ
ータの発生タイミングを設定する。
ＣＫを連続して発生する。３はビーム検出部で、レーザ
のビームディテクト信号ＢＤｏを発生する。４は遅延回
路で、ｎ段の遅延素子４１〜４ を縦続接続して構成さ
れ、その各遅延時間はビデオクロックＶＣＫの周期ＴＶ
Ｃをｎ等分した値Ｔ とし、その先頭の遅延素子４１に
ビームディテクト信＠ Ｂ Ｄ □を受けている。５は
同期回路としてのフリップフロップで、データ端子りに
ビームディテクト信号ＢＤ０を受け、該ビームディテク
ト信号ＢＤｏがＨレベルのときに、トリガ端子下にビデ
オクロックＶＣＫの立上りを受けると出力端子ＱからＨ
レベルの同期化ビームディテクト信号ＳＢＤを発生し、
このときの該信号ＳＢＤの立上り点は、別途、ビデオデ
ータの発生タイミングを設定する。
６はレジスタで、各遅延素子４１〜４ｏの各遅延ビーム
ディテクト信号ＢＤ１〜ＢＯｎを受けていて、ロード端
子ＬＯＡＤに同期化ビームディテクト信号Ｓ［３Ｄの立
上りを受けると、このときの各遅延素子４１〜４ｏの各
論理レベル（データ’ＢＤ’１〜ＢＤ’ ｏ）をロード
する。７はプログラマブル遅延回路で、ビデオクロック
ＶＣＫと同期して発生するビデオデータＶＤと、レジス
タ６にロードされた各論理レベルを受けて、ビデオデー
タＶＤに対して、遅延時間ＴＡの位相の遅延ビデオデー
タＤＶＤを出力するものであり、その最大の遅延時間と
して、レジスタ６の論理レベルがすべてＬであることに
対応してとアオク１」ツクの１周期−ｒ ｖ ｃの遅延
時間を設定し、且つレジスタ６の論理レベルト１の数Ｎ
に応じて、これと各遅延素子４〜４ の遅延時間Ｔ。ど
の梢Ｎ−Ｔ、だｎ け遅延時間ＴＡを短縮させ、即ち遅延時間ＴＡが、Ｔ
＝ＴＶＣ−Ｎ−Ｔ ・・・・・・（１）Ｏ となる遅延ビデオデータＤＶＤを出力する。８はレーザ
ドライバで、遅延ビデオデータＤＶＤによってレーザダ
イオードを駆ｆＪＪする。なお、前記ビデオクロックＶ
ＣＫは図示していない後続のブリントコントローラ等に
別途共用される。
ディテクト信号ＢＤ１〜ＢＯｎを受けていて、ロード端
子ＬＯＡＤに同期化ビームディテクト信号Ｓ［３Ｄの立
上りを受けると、このときの各遅延素子４１〜４ｏの各
論理レベル（データ’ＢＤ’１〜ＢＤ’ ｏ）をロード
する。７はプログラマブル遅延回路で、ビデオクロック
ＶＣＫと同期して発生するビデオデータＶＤと、レジス
タ６にロードされた各論理レベルを受けて、ビデオデー
タＶＤに対して、遅延時間ＴＡの位相の遅延ビデオデー
タＤＶＤを出力するものであり、その最大の遅延時間と
して、レジスタ６の論理レベルがすべてＬであることに
対応してとアオク１」ツクの１周期−ｒ ｖ ｃの遅延
時間を設定し、且つレジスタ６の論理レベルト１の数Ｎ
に応じて、これと各遅延素子４〜４ の遅延時間Ｔ。ど
の梢Ｎ−Ｔ、だｎ け遅延時間ＴＡを短縮させ、即ち遅延時間ＴＡが、Ｔ
＝ＴＶＣ−Ｎ−Ｔ ・・・・・・（１）Ｏ となる遅延ビデオデータＤＶＤを出力する。８はレーザ
ドライバで、遅延ビデオデータＤＶＤによってレーザダ
イオードを駆ｆＪＪする。なお、前記ビデオクロックＶ
ＣＫは図示していない後続のブリントコントローラ等に
別途共用される。
以上の構成において、クロック発振部２からはビデオク
ロックＶＣＫを連続して発生させておき、ビームディテ
クト信号ＢＤｏが発生ずると、引続くビデオクロックＶ
ＣＫの最初の立上りにＪ５いて同期化ビームディテクト
信号ＳＢＤが発生し、その立上りによってビデオデータ
ＶＤの発生タイミングが設定される。
ロックＶＣＫを連続して発生させておき、ビームディテ
クト信号ＢＤｏが発生ずると、引続くビデオクロックＶ
ＣＫの最初の立上りにＪ５いて同期化ビームディテクト
信号ＳＢＤが発生し、その立上りによってビデオデータ
ＶＤの発生タイミングが設定される。
第４図に示すように、ビームディテクト信号ＢＤｏと同
期化ビームディテクト信号ＳＢＤとの相差によって、該
信号５ＦＩＤの発生時点において、遅延素子４．４２の
遅延ビームディテクト信号ＢＤ、ＢＤ２がＨレベルとな
り、他の遅延ビームディテクト信号ＢＤ３〜ＢＤ、は未
だＬレベルである。レジスタ６はこのときの遅延ビーム
ディテクト信号ＢＤ −８０の各データＢＤ−１〜ｎ ＢＤ’ をロードする。プログラマブル遅延回路７は
、レジスタ６にロードされた前記データＢＤ′１〜ＢＤ
′ｏのうら）」レベルとなっているデータの数Ｎをこの
場合２として、ビデオデータＶＤに対する遅延ビデオデ
ータＤＶＤの遅れ時間ＴＡを、式（１）により設定して
、ビデオデータＶＤに対して遅延時間ＴＡだけ移相させ
た遅延ビデオデータＤＶＤをレーザ駆８装置８に出力す
る。
期化ビームディテクト信号ＳＢＤとの相差によって、該
信号５ＦＩＤの発生時点において、遅延素子４．４２の
遅延ビームディテクト信号ＢＤ、ＢＤ２がＨレベルとな
り、他の遅延ビームディテクト信号ＢＤ３〜ＢＤ、は未
だＬレベルである。レジスタ６はこのときの遅延ビーム
ディテクト信号ＢＤ −８０の各データＢＤ−１〜ｎ ＢＤ’ をロードする。プログラマブル遅延回路７は
、レジスタ６にロードされた前記データＢＤ′１〜ＢＤ
′ｏのうら）」レベルとなっているデータの数Ｎをこの
場合２として、ビデオデータＶＤに対する遅延ビデオデ
ータＤＶＤの遅れ時間ＴＡを、式（１）により設定して
、ビデオデータＶＤに対して遅延時間ＴＡだけ移相させ
た遅延ビデオデータＤＶＤをレーザ駆８装置８に出力す
る。
式（１）は、ビデオクロックＶＣＫの立上り点を、１１
１Ｌ％の遅延時間のタイミングとしてＪ３す、そのＮ・
王、は該タイミングからの進み位相を設定しているので
、ビームディテクト信号ＢＤｏの同期化ビームディテク
ト信号５Ｆ３Ｄに対する進み１ｉ相とほぼ一致し、よっ
て遅延ビデオデータＤＶＤはビームディデクト信＠ＢＤ
ｏと同期する。
１Ｌ％の遅延時間のタイミングとしてＪ３す、そのＮ・
王、は該タイミングからの進み位相を設定しているので
、ビームディテクト信号ＢＤｏの同期化ビームディテク
ト信号５Ｆ３Ｄに対する進み１ｉ相とほぼ一致し、よっ
て遅延ビデオデータＤＶＤはビームディデクト信＠ＢＤ
ｏと同期する。
なおビアオクロツクＶＣＫが各遅延時間Ｔ、内のいずれ
の位置にあるかによって、最大、時間Ｔｏの誤差を生ず
るが、その最大誤差は遅延回路４の段数ｎによって定ま
る。
の位置にあるかによって、最大、時間Ｔｏの誤差を生ず
るが、その最大誤差は遅延回路４の段数ｎによって定ま
る。
（発明の効果）
以上説明したように、本発明によれば、連続した一定周
期のビデオクロックを基本にして、ビームディテクト信
号とビデオクロックとの位相差を検出し、その位相差に
基づいた制御によって、遅延ビデオデータをビームディ
テクト信号と同期させたものであるから、ビデオクロッ
クは規則性が失われることなく、よってこれを模膜の制
御に有効に共用し得る。
期のビデオクロックを基本にして、ビームディテクト信
号とビデオクロックとの位相差を検出し、その位相差に
基づいた制御によって、遅延ビデオデータをビームディ
テクト信号と同期させたものであるから、ビデオクロッ
クは規則性が失われることなく、よってこれを模膜の制
御に有効に共用し得る。
第１図は本発明の実施例を示す同期化回路の１０ツク図
、第２図は従来例を示す同期化回路のブロック図、第３
図は第２図の回路による動作のタイミングチャート、第
４図は第１図の回路による動作のタイミングチャートで
ある。 ２・・・クロック発振部 ４・・・遅延回路 ５・・・フリップフロップ（同期回路）６・・・レジス
タ ７・・・プログラマブル遅延回路 特許出願人 コバル電子株式会社 株式会社 」パル
、第２図は従来例を示す同期化回路のブロック図、第３
図は第２図の回路による動作のタイミングチャート、第
４図は第１図の回路による動作のタイミングチャートで
ある。 ２・・・クロック発振部 ４・・・遅延回路 ５・・・フリップフロップ（同期回路）６・・・レジス
タ ７・・・プログラマブル遅延回路 特許出願人 コバル電子株式会社 株式会社 」パル
Claims (1)
- 【特許請求の範囲】 ビデオクロックを発生するクロック発振部と、ビームデ
ィテクト信号を入力とし前記ビデオクロックの周期をｎ
分割した遅延時間のｎ段の遅延素子を縦続接続してビー
ムディテクト信号を順次遅延させた各遅延ビームディテ
クト信号を出力する遅延回路と、 前記各遅延ビームディテクト信号が発生する期間におけ
る前記ビデオクロックと周期して、ビデオデータの発生
タイミングを設定するための同期化ビームディテクト信
号を発生する同期回路と、前記同期化ビームディテクト
信号の発生時点において前記各遅延ビームディテクト信
号の発生の有無データをロードするレジスタと、 ビデオクロックとの同期タイミングをもってビデオデー
タに対する基準の遅延時間のタイミングとし、前記ロー
ドされたデータに基づく前記各遅延ビームディテクト信
号の発生が有った期間だけ前記基準の遅延時間より短縮
して設定した遅れ位相のビデオデータよりなる遅延ビデ
オデータをレーザドライバに出力するプログラマブル遅
延回路とを設けてなる レーザプリンタのビデオデータ同期化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101068A JPS62257856A (ja) | 1986-05-02 | 1986-05-02 | レ−ザプリンタのビデオデ−タ同期化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61101068A JPS62257856A (ja) | 1986-05-02 | 1986-05-02 | レ−ザプリンタのビデオデ−タ同期化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62257856A true JPS62257856A (ja) | 1987-11-10 |
Family
ID=14290786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61101068A Pending JPS62257856A (ja) | 1986-05-02 | 1986-05-02 | レ−ザプリンタのビデオデ−タ同期化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62257856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0503643A2 (en) * | 1991-03-12 | 1992-09-16 | Mita Industrial Co. Ltd. | Video clock generating circuit and horizontal synchronizing signal generating device in image forming apparatus using laser beam |
-
1986
- 1986-05-02 JP JP61101068A patent/JPS62257856A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0503643A2 (en) * | 1991-03-12 | 1992-09-16 | Mita Industrial Co. Ltd. | Video clock generating circuit and horizontal synchronizing signal generating device in image forming apparatus using laser beam |
| US5331342A (en) * | 1991-03-12 | 1994-07-19 | Mita Industrial Co., Ltd. | Video clock generating circuit and horizontal synchronizing signal generating device in image forming apparatus using laser beam |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6882196B2 (en) | Duty cycle corrector | |
| KR0138220B1 (ko) | 위상동기루프회로의 클럭지연보상 및 듀티제어 장치 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| US6967536B2 (en) | Phase-locked loop circuit reducing steady state phase error | |
| JPS62257856A (ja) | レ−ザプリンタのビデオデ−タ同期化回路 | |
| JPS63232615A (ja) | クロツク切替回路 | |
| JPH05315898A (ja) | トリガ同期回路 | |
| JP2000029564A (ja) | 高速位相同期回路及びこれを用いた位相同期方法 | |
| JPH057136A (ja) | 信号発生装置 | |
| JP3989099B2 (ja) | 位相調整回路 | |
| KR0147680B1 (ko) | 클럭지연회로 | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| JP2622853B2 (ja) | ２逓倍回路 | |
| JP2655402B2 (ja) | ディジタル位相同期発振器 | |
| JP2000163155A (ja) | データ処理回路 | |
| JP2701717B2 (ja) | パルス同期化回路 | |
| JP2877433B2 (ja) | 波形生成回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH09321590A (ja) | 可変遅延線回路 | |
| JPH03282805A (ja) | クロック信号切換回路 | |
| JPS63234630A (ja) | 位相同期ル−プの同期補償回路 | |
| JPH03143020A (ja) | デジタルｐｌｌ回路 | |
| JPH0677228B2 (ja) | クロック信号発生回路 | |
| JPH10145682A (ja) | パルス信号発生装置 | |
| JP2002051032A (ja) | クロック補正回路 |