JP2622853B2 - ２逓倍回路 - Google Patents
２逓倍回路Info
- Publication number
- JP2622853B2 JP2622853B2 JP63090686A JP9068688A JP2622853B2 JP 2622853 B2 JP2622853 B2 JP 2622853B2 JP 63090686 A JP63090686 A JP 63090686A JP 9068688 A JP9068688 A JP 9068688A JP 2622853 B2 JP2622853 B2 JP 2622853B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- monomultivibrator
- clock pulse
- input clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、電子回路に用いられる逓倍回路に係り、
更に詳しくは簡単な構成で入力クロックパルスの２倍の
周波数パルスが得られる２逓倍回路に関すものである。
更に詳しくは簡単な構成で入力クロックパルスの２倍の
周波数パルスが得られる２逓倍回路に関すものである。
［従来例］ 従来、この種の逓倍回路には、カウンタ回路、あるい
はPLL回路等を利用するもの、共振回路を構成し、その
高調波を利用するもの等がある。
はPLL回路等を利用するもの、共振回路を構成し、その
高調波を利用するもの等がある。
それら回路を利用した逓倍回路は、それぞれ精度がよ
く、多種の周波数に対応することができることから、各
種電子機器の回路に用いられている。
く、多種の周波数に対応することができることから、各
種電子機器の回路に用いられている。
［発明が解決しようとする課題］ しかしながら、上記の逓倍回路において、共振回路を
利用するものは低周波領域で使用できなかったり、その
他の回路を利用するものはその回路構成が複雑となり、
コスト的に高価なものになってしまうという問題点があ
った。
利用するものは低周波領域で使用できなかったり、その
他の回路を利用するものはその回路構成が複雑となり、
コスト的に高価なものになってしまうという問題点があ
った。
この発明は上記問題点に鑑みなされたものであり、そ
の目的は入力クロックパルスの２逓倍パルスを簡単な構
成で安価に得ることができる２逓倍回路を提供すること
にある。
の目的は入力クロックパルスの２逓倍パルスを簡単な構
成で安価に得ることができる２逓倍回路を提供すること
にある。
［課題を解決するための手段］ 上記目的を達成するために、この発明は、入力クロッ
クパルスをその周波数の２倍として出力する２逓倍回路
であって、その入力クロックパルスの1/2周期の時定数
を有し、その入力クロックパルスのタイミングでその時
定数のパルスを出力する第１のモノマルチバイブレータ
回路と、上記入力クロックパルスのパルス幅の時定数を
有し、上記第１のモノマルチバイブレータ回路にて得ら
れたパルス信号のタイミングでその時定数のパルスを出
力する第２のモノマルチバイブレータ回路と、この第２
のモノマルチバイブレータ回路にて得られたパルス信号
と上記入力クロックパルスとの論理和をとる論理回路と
を備え、この論理回路にて得られるパルス信号の周波数
を前記入力クロックパルスの周波数の２倍とするように
したものである。
クパルスをその周波数の２倍として出力する２逓倍回路
であって、その入力クロックパルスの1/2周期の時定数
を有し、その入力クロックパルスのタイミングでその時
定数のパルスを出力する第１のモノマルチバイブレータ
回路と、上記入力クロックパルスのパルス幅の時定数を
有し、上記第１のモノマルチバイブレータ回路にて得ら
れたパルス信号のタイミングでその時定数のパルスを出
力する第２のモノマルチバイブレータ回路と、この第２
のモノマルチバイブレータ回路にて得られたパルス信号
と上記入力クロックパルスとの論理和をとる論理回路と
を備え、この論理回路にて得られるパルス信号の周波数
を前記入力クロックパルスの周波数の２倍とするように
したものである。
この場合、上記論理回路と上記第１のモノマルチバイ
ブレータ回路との間には、同論理回路の出力パルスを分
周するフリップ・フロップ回路およびこの分周されたパ
ルスを積分して位相ずれ分を検出し上記第１のモノマル
チバイブレータ回路にフィードバックする積分回路から
なる位相コントロール回路が設けられている。
ブレータ回路との間には、同論理回路の出力パルスを分
周するフリップ・フロップ回路およびこの分周されたパ
ルスを積分して位相ずれ分を検出し上記第１のモノマル
チバイブレータ回路にフィードバックする積分回路から
なる位相コントロール回路が設けられている。
［作用］ 上記構成としたので、パルス幅ｔ、周期Ｔのクロック
パルスが入力されると、第１のモノマルチバイブレータ
回路はその入力クロックパルスの立ち上がりのタイミン
グで時定数C1・R1（T/2）のパルスを出力する。第２の
モノマルチバイブレータ回路はその第１のモノマルチバ
イブレータ回路にて得られたパルス信号の立ち下がりタ
イミングで時定数C2・R2（ｔ）のパルスを出力する。す
ると、この第２のモノマルチバイブレータ回路にて得ら
れたパルス信号は、上記入力クロックパルスのパルス幅
ｔ、周期Ｔと同じであるが、その位相がずれたものとな
る。このパルス信号と入力クロックパルスが論理和回路
にて一つの信号とされるため、この信号は入力クロック
パルスの２倍の周波数とされる。
パルスが入力されると、第１のモノマルチバイブレータ
回路はその入力クロックパルスの立ち上がりのタイミン
グで時定数C1・R1（T/2）のパルスを出力する。第２の
モノマルチバイブレータ回路はその第１のモノマルチバ
イブレータ回路にて得られたパルス信号の立ち下がりタ
イミングで時定数C2・R2（ｔ）のパルスを出力する。す
ると、この第２のモノマルチバイブレータ回路にて得ら
れたパルス信号は、上記入力クロックパルスのパルス幅
ｔ、周期Ｔと同じであるが、その位相がずれたものとな
る。このパルス信号と入力クロックパルスが論理和回路
にて一つの信号とされるため、この信号は入力クロック
パルスの２倍の周波数とされる。
また、上記論理回路から出力されるパルス信号は、位
相コントロール回路のフリップ・フロップ回路にて分周
され、この分周されたパルス信号が積分器にて積分され
ることにより、その位相ずれ分が検出され、第１のモノ
マルチバイブレータ回路にフィードバックされる。
相コントロール回路のフリップ・フロップ回路にて分周
され、この分周されたパルス信号が積分器にて積分され
ることにより、その位相ずれ分が検出され、第１のモノ
マルチバイブレータ回路にフィードバックされる。
［実 施 例］ 以下、この発明の実施例を図面に基づいて説明する。
第１図において、第１のモノマルチバイブレータ回路
１にはパルス幅ｔ、周期Ｔのクロックパルスが入力され
ている。第１のモノマルチバイブレータ回路１はそのク
ロックパルスのタイミングでセットし、その周期Ｔの1/
2の時定数（C1・R1）のパルスを出力する。第１のモノ
マルチバイブレータ回路１にて得られたパルス信号は第
２のモノマルチバイブレータ回路２に入力される。第２
のモノマルチバイブレータ回路２はそのパルス信号のタ
イミングでセットし、クロックパルスの幅ｔの時定数
（C2・R2）のパルスを出力する。第２のモノマルチバイ
ブレータ回路２にて得られたパルス信号は２オア（論理
和）回路３の一方の入力端子に入力され、この他方の入
力端子にはクロックパルスが入力される。
１にはパルス幅ｔ、周期Ｔのクロックパルスが入力され
ている。第１のモノマルチバイブレータ回路１はそのク
ロックパルスのタイミングでセットし、その周期Ｔの1/
2の時定数（C1・R1）のパルスを出力する。第１のモノ
マルチバイブレータ回路１にて得られたパルス信号は第
２のモノマルチバイブレータ回路２に入力される。第２
のモノマルチバイブレータ回路２はそのパルス信号のタ
イミングでセットし、クロックパルスの幅ｔの時定数
（C2・R2）のパルスを出力する。第２のモノマルチバイ
ブレータ回路２にて得られたパルス信号は２オア（論理
和）回路３の一方の入力端子に入力され、この他方の入
力端子にはクロックパルスが入力される。
また、２オア回路３の出力は、位相コントロール回路
４を介して第１のモノマルチバイブレータ回路１にフィ
ードバックされる。位相コントロール回路４には、その
２オア回路３にて得られたパルス信号にてセット、リセ
ットされるフリップ・フロップ回路4aと、このフリップ
・フロップ回路4aにて得られた信号を積分する積分回路
4bとが設けられている。
４を介して第１のモノマルチバイブレータ回路１にフィ
ードバックされる。位相コントロール回路４には、その
２オア回路３にて得られたパルス信号にてセット、リセ
ットされるフリップ・フロップ回路4aと、このフリップ
・フロップ回路4aにて得られた信号を積分する積分回路
4bとが設けられている。
次に、上記構成の２逓倍回路の動作を第２図のタイム
チャートに基づいて説明する。
チャートに基づいて説明する。
まず、クロックパルスが第１のモノマルチバイブレー
タ回路１に入力されたものとする。すると、第１のモノ
マルチバイブレータ回路１は、そのクロックパルスの立
ち上がりのタイミングでセットして、同図（ｂ）に示さ
れるように、クロックパルスに同期してC1・R1（クロッ
クパルスの周期Ｔの1/2）の幅のパルス信号を出力し、
このパルス信号が第２のモノマルチバイブレータ回路２
に入力される。第２のモノマルチバイブレータ回路２
は、そのパルス信号の立ち下がりのタイミングにてセッ
トして、同図（ｃ）に示されるように、そのパルス信号
に同期（所謂クロックパルスに同期）してC2・R2（クロ
ックパルスの幅ｔ）幅のパルス信号を出力し、このパル
ス信号が２オア回路３に入力される。そのため、同図
（ｄ）に示されているように、２オア回路３にてそのク
ロックパルスと第２のモノマルチバイブレータ回路２に
て得られたパルス信号との論理和が取られ、この２オア
回路３からは入力クロックパルスの２逓倍パルスが出力
される。
タ回路１に入力されたものとする。すると、第１のモノ
マルチバイブレータ回路１は、そのクロックパルスの立
ち上がりのタイミングでセットして、同図（ｂ）に示さ
れるように、クロックパルスに同期してC1・R1（クロッ
クパルスの周期Ｔの1/2）の幅のパルス信号を出力し、
このパルス信号が第２のモノマルチバイブレータ回路２
に入力される。第２のモノマルチバイブレータ回路２
は、そのパルス信号の立ち下がりのタイミングにてセッ
トして、同図（ｃ）に示されるように、そのパルス信号
に同期（所謂クロックパルスに同期）してC2・R2（クロ
ックパルスの幅ｔ）幅のパルス信号を出力し、このパル
ス信号が２オア回路３に入力される。そのため、同図
（ｄ）に示されているように、２オア回路３にてそのク
ロックパルスと第２のモノマルチバイブレータ回路２に
て得られたパルス信号との論理和が取られ、この２オア
回路３からは入力クロックパルスの２逓倍パルスが出力
される。
また、上記２逓倍回路を構成しているIC、抵抗、コン
デンサの温度特性による出力パルス信号の位相ずれを補
正するため、２オア回路３の出力パルス信号は位相コン
トロール回路４のフリップ・フロップ回路4aにて分周さ
れる（同図（ｅ）に示す）。この分周されたパルス信号
が積分回路4bにて積分されることにより、その位相ずれ
分が検出される。その位相ずれ分（電圧）が第１のモノ
マルチバイブレータ回路１にフィードバックされるた
め、この第１のモノマルチバイブレータ回路１にてその
位相ずれが補正される。
デンサの温度特性による出力パルス信号の位相ずれを補
正するため、２オア回路３の出力パルス信号は位相コン
トロール回路４のフリップ・フロップ回路4aにて分周さ
れる（同図（ｅ）に示す）。この分周されたパルス信号
が積分回路4bにて積分されることにより、その位相ずれ
分が検出される。その位相ずれ分（電圧）が第１のモノ
マルチバイブレータ回路１にフィードバックされるた
め、この第１のモノマルチバイブレータ回路１にてその
位相ずれが補正される。
また、この実施例では、抵抗、コンデンサにて第１お
よび第２のモノマルチバイブレータ回路1,2の時定数C1
・R1,C2・R2を変えれば、出力されるパルス信号のデュ
ーティ比を任意に変えることができる。
よび第２のモノマルチバイブレータ回路1,2の時定数C1
・R1,C2・R2を変えれば、出力されるパルス信号のデュ
ーティ比を任意に変えることができる。
［発明の効果］ 以上説明したように、この発明の２逓倍回路はその入
力クロックパルスの1/2周期の特定数を有し、その入力
クロックパルスのタイミングでその時定数のパルスを出
力する第１のモノマルチバイブレータ回路と、上記入力
クロックパルスのパルス幅の時定数を有し、その第１の
モノマルチバイブレータ回路にて得られたパルス信号の
タイミングでその時定数のパルスを出力する第２のモノ
マルチバイブレータ回路と、この第２のモノマルチバイ
ブレータ回路にて得られたパルス信号と前記入力クロッ
クパルスとの論理和をとる論理回路と、同論理回路の出
力パルスを分周するフリップ・フロップ回路およびこの
分周されたパルスを積分して位相ずれ分を検出し上記第
１のモノマルチバイブレータ回路にフィードバックする
積分回路からなる位相コントロール回路とを備える構成
としたことにより、全体として簡単な構成でありながら
位相ずれのない２逓倍パルスを得ることができる、とい
う効果が奏される。
力クロックパルスの1/2周期の特定数を有し、その入力
クロックパルスのタイミングでその時定数のパルスを出
力する第１のモノマルチバイブレータ回路と、上記入力
クロックパルスのパルス幅の時定数を有し、その第１の
モノマルチバイブレータ回路にて得られたパルス信号の
タイミングでその時定数のパルスを出力する第２のモノ
マルチバイブレータ回路と、この第２のモノマルチバイ
ブレータ回路にて得られたパルス信号と前記入力クロッ
クパルスとの論理和をとる論理回路と、同論理回路の出
力パルスを分周するフリップ・フロップ回路およびこの
分周されたパルスを積分して位相ずれ分を検出し上記第
１のモノマルチバイブレータ回路にフィードバックする
積分回路からなる位相コントロール回路とを備える構成
としたことにより、全体として簡単な構成でありながら
位相ずれのない２逓倍パルスを得ることができる、とい
う効果が奏される。
第１図はこの発明の一実施例を示す２逓倍回路の回路
図、第２図は上記２逓倍回路の動作を説明するタイムチ
ャート図である。 図中、１は第１のモノマルチバイブレータ回路、２は第
２のモノマルチバイブレータ回路、３は論理和（２オ
ア）回路、４は位相コントロール回路、4aはフリップ・
フロップ回路、4bは積分回路である。
図、第２図は上記２逓倍回路の動作を説明するタイムチ
ャート図である。 図中、１は第１のモノマルチバイブレータ回路、２は第
２のモノマルチバイブレータ回路、３は論理和（２オ
ア）回路、４は位相コントロール回路、4aはフリップ・
フロップ回路、4bは積分回路である。
Claims (1)
- 【請求項１】入力クロックパルスをその周波数の２倍と
して出力する２逓倍回路において、 上記入力クロックパルスの1/2周期の時定数を有し、同
入力クロックパルスのタイミングでその時定数のパルス
を出力する第１のモノマルチバイブレータ回路と、 上記入力クロックパルスのパルス幅の時定数を有し、上
記第１のモノマルチバイブレータ回路にて得られたパル
ス信号のタイミングでその時定数のパルスを出力する第
２のモノマルチバイブレータ回路と、 同第２のモノマルチバイブレータ回路にて得られたパル
ス信号と上記入力クロックパルスとの論理和をとる論理
回路と、 同論理回路の出力パルスを分周するフリップ・フロップ
回路およびこの分周されたパルスを積分して位相ずれを
検出し上記第１のモノマルチバイブレータ回路にフィー
ドバックする積分回路からなる位相コントロール回路と
を備え、 上記論理回路から上記入力クロックパルスの２倍の周波
数を有する信号を出力するようにしたことを特徴とする
２逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090686A JP2622853B2 (ja) | 1988-04-13 | 1988-04-13 | ２逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63090686A JP2622853B2 (ja) | 1988-04-13 | 1988-04-13 | ２逓倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01261912A JPH01261912A (ja) | 1989-10-18 |
| JP2622853B2 true JP2622853B2 (ja) | 1997-06-25 |
Family
ID=14005419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63090686A Expired - Fee Related JP2622853B2 (ja) | 1988-04-13 | 1988-04-13 | ２逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622853B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5487054A (en) * | 1977-12-22 | 1979-07-11 | Hitachi Denshi Ltd | Pulse multiplying circuit |
-
1988
- 1988-04-13 JP JP63090686A patent/JP2622853B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01261912A (ja) | 1989-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280539A (en) | Synchronous circuit for serial input signal | |
| JPH0292012A (ja) | パルス発生回路 | |
| JP3523362B2 (ja) | クロック回路及びこれを用いたプロセッサ | |
| US4573175A (en) | Variable digital frequency generator with value storage | |
| JP2622853B2 (ja) | ２逓倍回路 | |
| JPH11355107A (ja) | 高周波数クロック発生用回路 | |
| KR20060049225A (ko) | Ｓｍｄ 임의 체배회로 | |
| JPS6098727A (ja) | 同期はずれ検出回路 | |
| JP4004668B2 (ja) | データ処理回路 | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| JPS63219221A (ja) | クロツク周波数逓倍回路 | |
| JPH03758Y2 (ja) | ||
| JPH06334491A (ja) | クロック発生回路 | |
| JPH07120944B2 (ja) | Ｐｌｌ回路 | |
| JP2615984B2 (ja) | 信号処理回路 | |
| JP2600668B2 (ja) | クロツク再生回路 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JPH057136A (ja) | 信号発生装置 | |
| JPH10261953A (ja) | 奇数分周クロック発生回路 | |
| JP2570813Y2 (ja) | ステップモータ駆動回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPS62257856A (ja) | レ−ザプリンタのビデオデ−タ同期化回路 | |
| JPH02219310A (ja) | トーン検出回路 | |
| JPS5964928A (ja) | 集積回路 | |
| JPH02241108A (ja) | パルス挿入回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |