JP2615984B2 - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JP2615984B2 JP2615984B2 JP1057026A JP5702689A JP2615984B2 JP 2615984 B2 JP2615984 B2 JP 2615984B2 JP 1057026 A JP1057026 A JP 1057026A JP 5702689 A JP5702689 A JP 5702689A JP 2615984 B2 JP2615984 B2 JP 2615984B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- system clock
- reset signal
- cpu
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はシステムクロックとその同期化供給機能を有
する信号処理回路に関する。
する信号処理回路に関する。
従来の技術 従来例を第３図に示す。集積回路12は、一般にCPU17
で代表される集積回路をもち、さらにこの動作のための
システムクロックを生成する発振回路15と分周回路16を
有する。発振回路15から分周回路16に入力された発振ク
ロックは、仕様に合わせて設定された分周比によって分
周され、CPUクロック信号線18を通じてCPU17にシステム
クロックとして供給される。一方、外部からリセット信
号が入力されるとリセット回路14は、CPU17へCPUリセッ
ト信号を出力する。CPU17は、システムクロックが供給
された状態でCPUリセット信号を受けることにより、イ
ニシャライズが完了する。システムクロックの位相は、
分周回路16での分周比の分だけ不確定である。このた
め、システムクロックをモニタする必要があり、CPUク
ロック信号線18より内部位相出力端子20を通じてシステ
ムクロックを出力する。
で代表される集積回路をもち、さらにこの動作のための
システムクロックを生成する発振回路15と分周回路16を
有する。発振回路15から分周回路16に入力された発振ク
ロックは、仕様に合わせて設定された分周比によって分
周され、CPUクロック信号線18を通じてCPU17にシステム
クロックとして供給される。一方、外部からリセット信
号が入力されるとリセット回路14は、CPU17へCPUリセッ
ト信号を出力する。CPU17は、システムクロックが供給
された状態でCPUリセット信号を受けることにより、イ
ニシャライズが完了する。システムクロックの位相は、
分周回路16での分周比の分だけ不確定である。このた
め、システムクロックをモニタする必要があり、CPUク
ロック信号線18より内部位相出力端子20を通じてシステ
ムクロックを出力する。
発明が解決しようとする課題 信号処理回路の機能向上とコスト低減のためには、こ
れを実現する集積回路装置の限られた端子数で要望の仕
様を実現しなければならない。従来の装置では、前記の
ように外部からのリセット信号に対して一義的にシステ
ムクロックの位相が決まらないため、その位相のモニタ
端子が必要となり、仕様に制限が出るという課題があ
る。また、この回路の試験時にそのモニタした位相と試
験装置の位相を合わせる必要があり、タイミングの取り
違いによる試験歩留の低下、さらに、同期を取るために
試験時間が長くなり、検査コストが上がるという課題が
生ずる。
れを実現する集積回路装置の限られた端子数で要望の仕
様を実現しなければならない。従来の装置では、前記の
ように外部からのリセット信号に対して一義的にシステ
ムクロックの位相が決まらないため、その位相のモニタ
端子が必要となり、仕様に制限が出るという課題があ
る。また、この回路の試験時にそのモニタした位相と試
験装置の位相を合わせる必要があり、タイミングの取り
違いによる試験歩留の低下、さらに、同期を取るために
試験時間が長くなり、検査コストが上がるという課題が
生ずる。
課題を解決するための手段 本発明は分周回路にリセット機能を付加し、さらに、
外部からのリセット信号と発振クロックから、CPUのリ
セット信号と分周回路のリセット信号とを同期化するシ
ステムクロック同期化回路を集積回路装置に内蔵して前
記課題を解決するものである。
外部からのリセット信号と発振クロックから、CPUのリ
セット信号と分周回路のリセット信号とを同期化するシ
ステムクロック同期化回路を集積回路装置に内蔵して前
記課題を解決するものである。
作用 本発明によると、外部からのリセット信号解除後、設
定されたタイミングで前記のシステムクロック同期化回
路から分周回路リセット信号を出力し、システムクロッ
クを初期化する。次にシステムクロック同期化回路は、
システムクロックに同期した形でリセットが解除するCP
Uリセット信号を発生し、CPUに入力する。これによっ
て、外部からのリセット信号に対し、システムクロック
の位相が決まる。
定されたタイミングで前記のシステムクロック同期化回
路から分周回路リセット信号を出力し、システムクロッ
クを初期化する。次にシステムクロック同期化回路は、
システムクロックに同期した形でリセットが解除するCP
Uリセット信号を発生し、CPUに入力する。これによっ
て、外部からのリセット信号に対し、システムクロック
の位相が決まる。
実施例 第１図は本発明の信号処理回路の一実施例を示すブロ
ック図である。発振回路７から出力されたクロックは、
分周回路８において仕様に合わせて設定された分周比に
より分周され、システムクロックとしてCPU5に供給され
る。外部からリセット信号を入力すると、リセット回路
３がこれを受け、システムクロック同期化回路４にリセ
ット信号を出力する。システムクロック同期化回路４に
おいて、この信号と発振回路７からのクロックとによっ
て、分周回路リセット信号とCPUリセット信号を発生
し、それぞれ、分周回路８とCPU5に出力する。
ック図である。発振回路７から出力されたクロックは、
分周回路８において仕様に合わせて設定された分周比に
より分周され、システムクロックとしてCPU5に供給され
る。外部からリセット信号を入力すると、リセット回路
３がこれを受け、システムクロック同期化回路４にリセ
ット信号を出力する。システムクロック同期化回路４に
おいて、この信号と発振回路７からのクロックとによっ
て、分周回路リセット信号とCPUリセット信号を発生
し、それぞれ、分周回路８とCPU5に出力する。
第２図は、分周回路の分周比が1/2の場合の主な信号
の一例を示したタイミングチャートである。外部リセッ
ト信号Ｂが入力されると、システムクロック同期化回路
４においてCPUリセット信号Ｃと分周回路リセット信号
Ｄが発生する。図のように、分周回路リセット信号の立
上りエッヂ（分周回路リセット）とCPUリセット信号の
立上りエッヂ（CPUリセット解除）に一定の時間差Ｔを
もたせることにより、常に一定のシステムクロックの位
相の状態でCPUのリセット解除を行うことができる。
の一例を示したタイミングチャートである。外部リセッ
ト信号Ｂが入力されると、システムクロック同期化回路
４においてCPUリセット信号Ｃと分周回路リセット信号
Ｄが発生する。図のように、分周回路リセット信号の立
上りエッヂ（分周回路リセット）とCPUリセット信号の
立上りエッヂ（CPUリセット解除）に一定の時間差Ｔを
もたせることにより、常に一定のシステムクロックの位
相の状態でCPUのリセット解除を行うことができる。
発明の効果 本発明により、外部からのリセット信号の入力に対し
システムクロックの位相が一義的に決定できるため、集
積回路装置の試験の際にシステムクロックをモニタし、
同期を合わせる必要がなくなる。このため、システムク
ロックのモニタ端子を省くことができ、前記の課題を解
決することができる。また、同期合わせをしない分、試
験時間が短縮され、さらに、複数個の同時試験が確実に
同一タイミングで実行できるため、試験の効率化が図ら
れる。
システムクロックの位相が一義的に決定できるため、集
積回路装置の試験の際にシステムクロックをモニタし、
同期を合わせる必要がなくなる。このため、システムク
ロックのモニタ端子を省くことができ、前記の課題を解
決することができる。また、同期合わせをしない分、試
験時間が短縮され、さらに、複数個の同時試験が確実に
同一タイミングで実行できるため、試験の効率化が図ら
れる。
第１図は本発明の実施例信号処理回路のブロック図、第
２図はその実施例のタイミングチャート、第３図は従来
回路のブロック図である。 1,12……集積回路装置、2,13……外部リセット入力端
子、3,14……リセット回路、４……システムクロック同
期化回路、5,17……CPU、6,19……発振入力端子、7,15
……発振回路、8,16……分周回路、9,18……CPUクロッ
ク信号線、10……分周回路リセット信号線、11,21……C
PUリセット信号線、20……内部位相出力端子。
２図はその実施例のタイミングチャート、第３図は従来
回路のブロック図である。 1,12……集積回路装置、2,13……外部リセット入力端
子、3,14……リセット回路、４……システムクロック同
期化回路、5,17……CPU、6,19……発振入力端子、7,15
……発振回路、8,16……分周回路、9,18……CPUクロッ
ク信号線、10……分周回路リセット信号線、11,21……C
PUリセット信号線、20……内部位相出力端子。
Claims (1)
- 【請求項１】CPUに入力するシステムクロックを生成す
るための発振回路と、分周回路と、システムクロック同
期化回路とを備え、 外部リセット信号が前記システムクロック同期化回路に
入力されると、前記システムクロック同期化回路は前記
CPUおよび前記分周回路にそれぞれCPUリセット信号およ
び分周回路リセット信号を出力し、かつ前記CPUリセッ
ト信号については、前記分周回路リセット信号の出力か
ら一定の時間経過後に出力することを特徴とする信号処
理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057026A JP2615984B2 (ja) | 1989-03-09 | 1989-03-09 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1057026A JP2615984B2 (ja) | 1989-03-09 | 1989-03-09 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02235124A JPH02235124A (ja) | 1990-09-18 |
| JP2615984B2 true JP2615984B2 (ja) | 1997-06-04 |
Family
ID=13043921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057026A Expired - Lifetime JP2615984B2 (ja) | 1989-03-09 | 1989-03-09 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615984B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6304472B2 (ja) * | 2013-02-12 | 2018-04-04 | セイコーエプソン株式会社 | 半導体集積回路、発振器、電子機器、移動体および半導体集積回路の検査方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288259A (ja) * | 1985-06-14 | 1986-12-18 | Mitsubishi Electric Corp | マイクロコンピユ−タ |
-
1989
- 1989-03-09 JP JP1057026A patent/JP2615984B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02235124A (ja) | 1990-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0596657A2 (en) | Normalization of apparent propagation delay | |
| JPH0292012A (ja) | パルス発生回路 | |
| JPH0437446B2 (ja) | ||
| JP2615984B2 (ja) | 信号処理回路 | |
| US4977581A (en) | Multiple frequency clock system | |
| JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| JP2728072B2 (ja) | 半導体集積回路の試験方法 | |
| US5867545A (en) | Phase-locked loop circuit | |
| JP3414841B2 (ja) | 半導体試験装置用デバイス同期装置及びその同期方法 | |
| US4983924A (en) | Method and apparatus for synchronized sweeping of multiple instruments | |
| JP3121397B2 (ja) | 同期タイミング生成回路 | |
| JP2548357B2 (ja) | マイクロコンピュータ | |
| JPH0512461A (ja) | クロツク供給回路 | |
| JPH10289032A (ja) | 半導体集積回路のクロック回路 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JPS62110320A (ja) | デジタルｐｌｌ回路 | |
| JP2538074B2 (ja) | 論理集積回路 | |
| JP2622853B2 (ja) | ２逓倍回路 | |
| JPH0741228Y2 (ja) | デジタル信号多重化装置 | |
| JPH1056362A (ja) | ディジタル信号処理集積回路 | |
| KR960012470B1 (ko) | 프로그램 가능한 타임아웃 타이머 | |
| JPH02278913A (ja) | 分周回路 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JPH04335412A (ja) | クロック生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |