JP2745775B2 - 同期動作適合測定装置 - Google Patents
同期動作適合測定装置Info
- Publication number
- JP2745775B2 JP2745775B2 JP2117556A JP11755690A JP2745775B2 JP 2745775 B2 JP2745775 B2 JP 2745775B2 JP 2117556 A JP2117556 A JP 2117556A JP 11755690 A JP11755690 A JP 11755690A JP 2745775 B2 JP2745775 B2 JP 2745775B2
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- clock
- synchronization circuit
- multiplexer
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明は、同期動作適合測定装置に関するものであ
り、詳しくは、複数台の測定装置を同期運転するのに適
したトリガ系統の改善に関するものである。
り、詳しくは、複数台の測定装置を同期運転するのに適
したトリガ系統の改善に関するものである。
<従来の技術> 同時進行する複数の現象を測定したり再現するのにあ
たって、用途に適した複数台の測定装置を共通のトリガ
信号に従って同期運転することが行われている。
たって、用途に適した複数台の測定装置を共通のトリガ
信号に従って同期運転することが行われている。
第4図は、従来のこのような同期運転システムにおけ
るトリガ信号系統の一例を示すブロック図である。同一
構成の2台の測定装置の一方はマスター装置Mとして用
いられ、他方はスレーブ装置Sとして用いられる。
るトリガ信号系統の一例を示すブロック図である。同一
構成の2台の測定装置の一方はマスター装置Mとして用
いられ、他方はスレーブ装置Sとして用いられる。
まずマスター装置Mにおいて、入力端子1に加えられ
る外部クロックとクロック発生器2から出力される内部
クロックは切換スイッチ3を介して出力端子4および同
期回路5に加えられている。同期回路5にはナンドゲー
ト6を介して入力端子7に加えられる外部トリガまたは
トリガ発生器8から出力される内部トリガが加えられて
いる。なお、トリガ発生器8は図示しない切換スイッチ
で内部トリガモードが選択された場合にのみ有効になる
ように構成されている。同期回路5は、ナンドゲート6
を介して加えられるトリガを切換スイッチ3を介して加
えられるクロックに同期させてクロックとの時間関係を
一定に保つものである。このようにして同期化されたト
リガは、装置内部に供給されるとともに出力端子9に加
えられる。
る外部クロックとクロック発生器2から出力される内部
クロックは切換スイッチ3を介して出力端子4および同
期回路5に加えられている。同期回路5にはナンドゲー
ト6を介して入力端子7に加えられる外部トリガまたは
トリガ発生器8から出力される内部トリガが加えられて
いる。なお、トリガ発生器8は図示しない切換スイッチ
で内部トリガモードが選択された場合にのみ有効になる
ように構成されている。同期回路5は、ナンドゲート6
を介して加えられるトリガを切換スイッチ3を介して加
えられるクロックに同期させてクロックとの時間関係を
一定に保つものである。このようにして同期化されたト
リガは、装置内部に供給されるとともに出力端子9に加
えられる。
一方、スレーブ装置Sにおいて、入力端子1にはマス
ター装置Mの出力端子4から外部クロックが加えられ、
クロック発生器2から出力される内部クロックは切換ス
イッチ3を介して出力端子4および同期回路5に加えら
れている。入力端子7にはマスター装置Mの出力端子9
から外部トリガが加えられる。そして、同期回路5には
ナンドゲート6を介して入力端子7に加えられる外部ト
リガまたはトリガ発生器から出力される内部トリガが加
えられ、クロックとの時間関係が一定に保たれる。この
ようにして同期化されたトリガは装置内部に供給され
る。
ター装置Mの出力端子4から外部クロックが加えられ、
クロック発生器2から出力される内部クロックは切換ス
イッチ3を介して出力端子4および同期回路5に加えら
れている。入力端子7にはマスター装置Mの出力端子9
から外部トリガが加えられる。そして、同期回路5には
ナンドゲート6を介して入力端子7に加えられる外部ト
リガまたはトリガ発生器から出力される内部トリガが加
えられ、クロックとの時間関係が一定に保たれる。この
ようにして同期化されたトリガは装置内部に供給され
る。
これにより、マスター装置Mとスレーブ装置Sは、共
通のトリガに基づく時間関係を保ちながら動作すること
になる。
通のトリガに基づく時間関係を保ちながら動作すること
になる。
<発明が解決しようとする課題> しかし、このような従来の構成によれば、各装置のト
リガをクロックで同期化する場合に最大1クロック周期
分の待ち時間が発生することから、例えばマスター装置
とスレーブ装置のクロックが共通しているものとする
と、スレーブ装置のトリガ動作はマスター装置のトリガ
動作に対して最大1クロック周期分遅れてしまうことに
なる。
リガをクロックで同期化する場合に最大1クロック周期
分の待ち時間が発生することから、例えばマスター装置
とスレーブ装置のクロックが共通しているものとする
と、スレーブ装置のトリガ動作はマスター装置のトリガ
動作に対して最大1クロック周期分遅れてしまうことに
なる。
本発明は、このような点に着目したものであり、その
目的は、複数台の測定装置を同期運転する場合のトリガ
動作の時間的なずれを改善できる同期動作適合測定装置
を提供することにある。
目的は、複数台の測定装置を同期運転する場合のトリガ
動作の時間的なずれを改善できる同期動作適合測定装置
を提供することにある。
<課題を解決するための手段> 本発明の同期動作適合測定装置は、 内部トリガおよび外部トリガをクロックに同期させて
出力する第1の同期化回路と、 マスターモードとスレーブモードに応じて所定のトリ
ガを選択的に出力するマルチプレクサと、 このマルチプレクサから出力されるトリガをクロック
に同期させて装置内部に出力する第2の同期化回路を具
備し、 前記マルチプレクサは、マスターモード設定時には第
1の同期化回路から出力されるトリガを選択し、スレー
ブモード設定時には第1の同期化回路に入力される外部
トリガを選択することを特徴とする。
出力する第1の同期化回路と、 マスターモードとスレーブモードに応じて所定のトリ
ガを選択的に出力するマルチプレクサと、 このマルチプレクサから出力されるトリガをクロック
に同期させて装置内部に出力する第2の同期化回路を具
備し、 前記マルチプレクサは、マスターモード設定時には第
1の同期化回路から出力されるトリガを選択し、スレー
ブモード設定時には第1の同期化回路に入力される外部
トリガを選択することを特徴とする。
<作用> マスターモードおよびスレーブモードのそれぞれにお
いて装置内部に供給されるトリガに着目すると、マスタ
ーモード設定状態では2個の同期化回路を介してトリガ
が供給され、スレーブモード設定状態では外部トリガが
1個の同期化回路を介して供給される。
いて装置内部に供給されるトリガに着目すると、マスタ
ーモード設定状態では2個の同期化回路を介してトリガ
が供給され、スレーブモード設定状態では外部トリガが
1個の同期化回路を介して供給される。
これにより、マスターモードに設定されている装置と
スレーブモードに設定されている装置のそれぞれの内部
に供給されるトリガの時間関係を一致させることができ
る。
スレーブモードに設定されている装置のそれぞれの内部
に供給されるトリガの時間関係を一致させることができ
る。
<実施例> 以下、図面を用いて本発明の実施例を詳細に説明す
る。
る。
第1図は本発明の一実施例の要部を示すブロック図で
あり、第4図と同一部分には同一符号を付けている。図
において、第1の同期化回路5にはオアゲート6を介し
て内部トリガおよび外部トリガが入力され、これらトリ
ガはクロックに同期させられて出力端子9およびマルチ
プレクサ10に出力される。マルチプレクサ10には、第1
の同期化回路5の出力トリガが加えられるとともに、入
力端子7からオアゲート6を介して第1の同期化回路5
に加えられる外部トリガも加えられている。このマルチ
プレクサ10は、マスターモード設定時には第1の同期化
回路5から出力されるトリガを選択して第2の同期化回
路11に出力し、スレーブモード設定時には第1の同期化
回路5に入力される外部トリガを選択して第2の同期化
回路11に出力する。そして、第2の同期化回路11は内部
の各部にクロックに同期化されたトリガを供給する。
あり、第4図と同一部分には同一符号を付けている。図
において、第1の同期化回路5にはオアゲート6を介し
て内部トリガおよび外部トリガが入力され、これらトリ
ガはクロックに同期させられて出力端子9およびマルチ
プレクサ10に出力される。マルチプレクサ10には、第1
の同期化回路5の出力トリガが加えられるとともに、入
力端子7からオアゲート6を介して第1の同期化回路5
に加えられる外部トリガも加えられている。このマルチ
プレクサ10は、マスターモード設定時には第1の同期化
回路5から出力されるトリガを選択して第2の同期化回
路11に出力し、スレーブモード設定時には第1の同期化
回路5に入力される外部トリガを選択して第2の同期化
回路11に出力する。そして、第2の同期化回路11は内部
の各部にクロックに同期化されたトリガを供給する。
第2図は第1図の装置を2台用いた同期運転システム
におけるトリガ信号系統の一例を示すブロック図であ
り、一方はマスター装置Mとして用いられ、他方はスレ
ーブ装置Sとして用いられる。
におけるトリガ信号系統の一例を示すブロック図であ
り、一方はマスター装置Mとして用いられ、他方はスレ
ーブ装置Sとして用いられる。
マスター装置Mのマルチプレクサ10は「マスター」側
に接続され、スレーブ装置Sのマルチプレクサ10は「ス
レーブ」側に接続されている。そして、マスター装置M
のトリガの出力端子9はスレーブ装置Sのトリガの入力
端子7に接続されている。
に接続され、スレーブ装置Sのマルチプレクサ10は「ス
レーブ」側に接続されている。そして、マスター装置M
のトリガの出力端子9はスレーブ装置Sのトリガの入力
端子7に接続されている。
このような構成におけるマスター装置Mの内部の各部
に供給されるトリガとスレーブ装置Sの内部の各部に供
給されるトリガの時間関係を説明する。
に供給されるトリガとスレーブ装置Sの内部の各部に供
給されるトリガの時間関係を説明する。
まず、マスター装置Mでは、入力端子7に入力される
トリガまたはトリガ発生器8から出力されるトリガは、
オアゲート6→第1の同期化回路5→マルチプレクサ10
→第2の同期化回路11の経路を通ってクロックに同期し
た状態で内部の各部に供給される。
トリガまたはトリガ発生器8から出力されるトリガは、
オアゲート6→第1の同期化回路5→マルチプレクサ10
→第2の同期化回路11の経路を通ってクロックに同期し
た状態で内部の各部に供給される。
これに対し、スレーブ装置Sでは、入力端子7に入力
されるトリガが、マルチプレクサ10→第2の同期化回路
11の経路を通ってクロックに同期した状態で内部の各部
に供給される。
されるトリガが、マルチプレクサ10→第2の同期化回路
11の経路を通ってクロックに同期した状態で内部の各部
に供給される。
すなわち、いずれの装置においても、内部の各部に供
給されるトリガは同期化回路を2段通ることになる。
給されるトリガは同期化回路を2段通ることになる。
第3図は、このような時間関係を説明するタイミング
チャートである。マスター装置Mの第1の同期化回路5
には(a)に示すようなトリガが入力されるとともに
(b)に示すクロックが入力される。この第1の同期化
回路5は(c)に示すようにクロックの第1の立ち上が
りに同期したトリガを出力端子9およびマルチプレクサ
10に出力する。これにより、マスター装置Mの第2の同
期化回路11は(d)に示すようにクロックの1周期後の
立ち上がりに同期したトリガを内部の各部に供給する。
スレーブ装置Sのトリガの入力端子7にはマスター装置
Mのトリガの出力端子9から(e)に示すトリガが入力
され、このトリガはマルチプレクサ10を介して第2の同
期化回路11に入力される。これにより、スレーブ装置S
の第2の同期化回路11はマスター装置Mの第2の同期化
回路11と同様に(f)に示すようにクロックの第2の立
ち上がりに同期したトリガを内部の各部に供給すること
になり、(d)と(f)のタイミングは同一になる。
チャートである。マスター装置Mの第1の同期化回路5
には(a)に示すようなトリガが入力されるとともに
(b)に示すクロックが入力される。この第1の同期化
回路5は(c)に示すようにクロックの第1の立ち上が
りに同期したトリガを出力端子9およびマルチプレクサ
10に出力する。これにより、マスター装置Mの第2の同
期化回路11は(d)に示すようにクロックの1周期後の
立ち上がりに同期したトリガを内部の各部に供給する。
スレーブ装置Sのトリガの入力端子7にはマスター装置
Mのトリガの出力端子9から(e)に示すトリガが入力
され、このトリガはマルチプレクサ10を介して第2の同
期化回路11に入力される。これにより、スレーブ装置S
の第2の同期化回路11はマスター装置Mの第2の同期化
回路11と同様に(f)に示すようにクロックの第2の立
ち上がりに同期したトリガを内部の各部に供給すること
になり、(d)と(f)のタイミングは同一になる。
なお、上記実施例ではスレーブ装置が1台の例を説明
したが、複数台のスレーブ装置を接続する場合にはマス
ター装置に対して並列になる関係で接続すればよい。
したが、複数台のスレーブ装置を接続する場合にはマス
ター装置に対して並列になる関係で接続すればよい。
このようなトリガ系統を有する測定装置は、複数の波
形発生器を並列運転する場合など、トリガに従って時間
関係が制御される複数台の測定装置を同期運転する場合
に有効である。
形発生器を並列運転する場合など、トリガに従って時間
関係が制御される複数台の測定装置を同期運転する場合
に有効である。
<発明の効果> 以上説明したように、本発明によれば、複数台の測定
装置を同期運転する場合のトリガ動作の時間的なずれを
改善できる同期動作適合測定装置を提供できる。
装置を同期運転する場合のトリガ動作の時間的なずれを
改善できる同期動作適合測定装置を提供できる。
第1図は本発明の一実施例の要部を示すブロック図、第
2図は第1図の装置を2台用いた同期運転システムにお
けるトリガ信号系統の一例を示すブロック図、第3図は
第2図のトリガ系統の時間関係を説明するタイミングチ
ャート、第4図は従来の同期運転システムにおけるトリ
ガ信号系統の一例を示すブロック図である。 5……第1同期化回路、6……オアゲート、7……トリ
ガ入力端子、8……トリガ発生器、9……トリガ出力端
子、10……マルチプレクサ、11……第2同期化回路。
2図は第1図の装置を2台用いた同期運転システムにお
けるトリガ信号系統の一例を示すブロック図、第3図は
第2図のトリガ系統の時間関係を説明するタイミングチ
ャート、第4図は従来の同期運転システムにおけるトリ
ガ信号系統の一例を示すブロック図である。 5……第1同期化回路、6……オアゲート、7……トリ
ガ入力端子、8……トリガ発生器、9……トリガ出力端
子、10……マルチプレクサ、11……第2同期化回路。
Claims (1)
- 【請求項1】内部トリガおよび外部トリガをクロックに
同期させて出力する第1の同期化回路と、 マスターモードとスレーブモードに応じて所定のトリガ
を選択的に出力するマルチプレクサと、 このマルチプレクサから出力されるトリガをクロックに
同期させて装置内部に出力する第2の同期化回路を具備
し、 前記マルチプレクサは、マスターモード設定時には第1
の同期化回路から出力されるトリガを選択し、スレーブ
モード設定時には第1の同期化回路に入力される外部ト
リガを選択することを特徴とする同期動作適合測定装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2117556A JP2745775B2 (ja) | 1990-05-09 | 1990-05-09 | 同期動作適合測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2117556A JP2745775B2 (ja) | 1990-05-09 | 1990-05-09 | 同期動作適合測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0414923A JPH0414923A (ja) | 1992-01-20 |
JP2745775B2 true JP2745775B2 (ja) | 1998-04-28 |
Family
ID=14714742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2117556A Expired - Lifetime JP2745775B2 (ja) | 1990-05-09 | 1990-05-09 | 同期動作適合測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2745775B2 (ja) |
-
1990
- 1990-05-09 JP JP2117556A patent/JP2745775B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0414923A (ja) | 1992-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0433056B2 (ja) | ||
JP3163128B2 (ja) | 電子部品等試験装置および電子部品等試験方法 | |
JPH08146099A (ja) | 半導体ic試験装置のタイミングエッジ生成回路 | |
JP5138187B2 (ja) | 計測システム及び計測ユニット | |
JP2745775B2 (ja) | 同期動作適合測定装置 | |
JP5235705B2 (ja) | 測定システム | |
JP3269060B2 (ja) | Lsiテスタ | |
JPS5690644A (en) | Synchronization system | |
JPH07168652A (ja) | 同期リセット回路 | |
JP2538074B2 (ja) | 論理集積回路 | |
JP2880019B2 (ja) | パターン発生装置 | |
JPS59131214A (ja) | 信号遅延回路 | |
JPH09133714A (ja) | 記録システム | |
JPH0731177Y2 (ja) | デジタルオシロスコープ | |
JPH1138086A (ja) | 半導体試験装置 | |
SU1335996A1 (ru) | След щий умножитель частоты | |
JPH05315956A (ja) | クロック信号発生回路 | |
JPH05227111A (ja) | データ多重化システム | |
JPH0512461A (ja) | クロツク供給回路 | |
JPH05130065A (ja) | 疑似基準バースト発生回路 | |
JPH02239310A (ja) | クロック分配装置 | |
JPH05145629A (ja) | Pbx試験システム | |
JPS61126482A (ja) | デイジタルパタ−ンテスタ | |
JPH02235124A (ja) | 信号処理回路 | |
JPH02148916A (ja) | A/d変換装置 |