JPH09133714A - 記録システム - Google Patents
記録システムInfo
- Publication number
- JPH09133714A JPH09133714A JP7309031A JP30903195A JPH09133714A JP H09133714 A JPH09133714 A JP H09133714A JP 7309031 A JP7309031 A JP 7309031A JP 30903195 A JP30903195 A JP 30903195A JP H09133714 A JPH09133714 A JP H09133714A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- trigger
- sampling
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recording Measured Values (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 同時サンプリングと複数台の任意チャネルで
アンド，オアのトリガコンビネーションを実現し、ノイ
ズの影響を少なくして装置間の距離を伸ばすことが可能
な記録システムを実現する。 【解決手段】 基準クロック信号をアンド回路を介して
出力するサンプリングタイミング発生器１０と、このタ
イミング発生器で発生した基準クロックに基づいてサン
プリングのためのタイミング信号を出力するサンプリン
グ検出手段１４と、所定の時間遅れを有する２つのタイ
ミング信号Ｔ1，Ｔ3を出力するタイミング発生手段１８
と、タイミング信号Ｔ1とサンプリングされたＡ／Ｄデ
ータとのトリガ条件が成立した場合に出力信号Ｔ2を出
力するトリガ検出手段１５と、トリガ検出手段からの出
力信号Ｔ2と前記基準クロック信号が加算されたアンド
回路からの出力とタイミング発生手段１８からの出力信
号Ｔ3に基づいて装置の記録動作の要否を判断するトリ
ガ抽出手段１６とを有する。
アンド，オアのトリガコンビネーションを実現し、ノイ
ズの影響を少なくして装置間の距離を伸ばすことが可能
な記録システムを実現する。 【解決手段】 基準クロック信号をアンド回路を介して
出力するサンプリングタイミング発生器１０と、このタ
イミング発生器で発生した基準クロックに基づいてサン
プリングのためのタイミング信号を出力するサンプリン
グ検出手段１４と、所定の時間遅れを有する２つのタイ
ミング信号Ｔ1，Ｔ3を出力するタイミング発生手段１８
と、タイミング信号Ｔ1とサンプリングされたＡ／Ｄデ
ータとのトリガ条件が成立した場合に出力信号Ｔ2を出
力するトリガ検出手段１５と、トリガ検出手段からの出
力信号Ｔ2と前記基準クロック信号が加算されたアンド
回路からの出力とタイミング発生手段１８からの出力信
号Ｔ3に基づいて装置の記録動作の要否を判断するトリ
ガ抽出手段１６とを有する。
Description
【発明の属する技術分野】本発明は例えば波形記録装置
を複数台用いて並列記録をするような記録システムに関
し、サンプリングのタイミングを同期させると共に、複
数台数間のトリガの共有化をはかった記録システムに関
するものである。
を複数台用いて並列記録をするような記録システムに関
し、サンプリングのタイミングを同期させると共に、複
数台数間のトリガの共有化をはかった記録システムに関
するものである。
【０００１】
【従来の技術】従来、複数台の波形記録装置を同期させ
て運転し、各測定個所の波形を記録するような測定シス
テムの場合、各記録装置自身が有するサンプリングクロ
ックを基準にサンプリングを行っている。
て運転し、各測定個所の波形を記録するような測定シス
テムの場合、各記録装置自身が有するサンプリングクロ
ックを基準にサンプリングを行っている。
【０００２】
【発明が解決しようとする課題】しかし、従来の測定シ
ステムでは、同期運転とはいいながらも、各装置が自身
に内蔵した独自のクロックを基準にサンプリングを行っ
ているので、厳密にはサンプリングのタイミングが一致
している訳ではない。
ステムでは、同期運転とはいいながらも、各装置が自身
に内蔵した独自のクロックを基準にサンプリングを行っ
ているので、厳密にはサンプリングのタイミングが一致
している訳ではない。
【０００３】同期運転の他の方法として各記録装置の内
部バスを引き出して各装置のクロックをマスターとなる
装置に統一すれば上述の問題は解決できるが信号線が多
くなり、また、内部バスはＣＰＵ等で直接制御されるの
で、ノイズ等でシステムハングアップ等の問題が発生
し、装置間を離すことが出来ないという問題があった。
部バスを引き出して各装置のクロックをマスターとなる
装置に統一すれば上述の問題は解決できるが信号線が多
くなり、また、内部バスはＣＰＵ等で直接制御されるの
で、ノイズ等でシステムハングアップ等の問題が発生
し、装置間を離すことが出来ないという問題があった。
【０００４】また、トリガについても波形記録装置によ
ってはトリガイン・アウト（Trig-in ,out)のような端
子を持ち同期運転が可能なものもあるが、１台目のチャ
ネルと２台目のチャネルのトリガコンビネーションメイ
ンをとってトリガをかけることは出来ないという問題が
あった。
ってはトリガイン・アウト（Trig-in ,out)のような端
子を持ち同期運転が可能なものもあるが、１台目のチャ
ネルと２台目のチャネルのトリガコンビネーションメイ
ンをとってトリガをかけることは出来ないという問題が
あった。
【０００５】
【課題を解決するための手段】本発明は、上記問題点を
解決するためになされたもので、請求項１においては、
周期（Ｔ）でパルス幅（ｔ0）の基準クロック信号をア
ンド回路を介して出力するサンプリングタイミング発生
器と、このタイミング発生器で発生した基準クロックに
基づいてサンプリングのためのタイミング信号を出力す
るサンプリング検出手段と、前記基準クロックに基づい
て所定の時間遅れを有する２つのタイミング信号
（Ｔ1，Ｔ3）を出力するタイミング発生手段と、前記タ
イミング信号（Ｔ1）とサンプリングされたＡ／Ｄデー
タとのトリガ条件が成立した場合に所定のパルス幅（ｔ
2）からなる出力信号Ｔ2を前記アンド回路に出力するト
リガ検出手段と、このトリガ検出手段からの出力信号
（Ｔ2）と前記基準クロック信号が加算された前記アン
ド回路からの出力（パルス幅ｔ0＋ｔ2）と前記タイミン
グ発生手段からの出力信号（Ｔ3）に基づいて装置の記
録動作の要否を判断するトリガ抽出手段とを有し、前記
基準クロック信号をワイヤードロジックラインを介して
出力する一台のマスタレコーダと、前記基準クロック信
号を出力するサンプリングタイミング発生機能を除いて
前記マスタレコーダと同等の機能を有し、前記基準クロ
ックをワイヤードロジックラインを介して入力する少な
くとも一台のスレーブレコーダを備えたことを特徴とす
るものであり、
解決するためになされたもので、請求項１においては、
周期（Ｔ）でパルス幅（ｔ0）の基準クロック信号をア
ンド回路を介して出力するサンプリングタイミング発生
器と、このタイミング発生器で発生した基準クロックに
基づいてサンプリングのためのタイミング信号を出力す
るサンプリング検出手段と、前記基準クロックに基づい
て所定の時間遅れを有する２つのタイミング信号
（Ｔ1，Ｔ3）を出力するタイミング発生手段と、前記タ
イミング信号（Ｔ1）とサンプリングされたＡ／Ｄデー
タとのトリガ条件が成立した場合に所定のパルス幅（ｔ
2）からなる出力信号Ｔ2を前記アンド回路に出力するト
リガ検出手段と、このトリガ検出手段からの出力信号
（Ｔ2）と前記基準クロック信号が加算された前記アン
ド回路からの出力（パルス幅ｔ0＋ｔ2）と前記タイミン
グ発生手段からの出力信号（Ｔ3）に基づいて装置の記
録動作の要否を判断するトリガ抽出手段とを有し、前記
基準クロック信号をワイヤードロジックラインを介して
出力する一台のマスタレコーダと、前記基準クロック信
号を出力するサンプリングタイミング発生機能を除いて
前記マスタレコーダと同等の機能を有し、前記基準クロ
ックをワイヤードロジックラインを介して入力する少な
くとも一台のスレーブレコーダを備えたことを特徴とす
るものであり、
【０００６】請求項２においては、周期（Ｔ）の始め
に、この周期より小さい幅（ｔ01）で、かつ、前記周期
Ｔより短い時間幅のパルス列を出力するサンプリングタ
イミング発生器と、このタイミング発生器で発生したパ
ルス列をアンド回路を介して入力し、前記パルス列の最
後のパルスに同期してサンプリングのためのタイミング
信号（Ｔｓ）を出力するサンプリング検出手段と、前記
パルス列の最後のパルスを入力した後、所定の遅れ時間
を有してタイミング信号（Ｔｎ）を発するタイミング発
生手段と、前記タイミング信号（Ｔｎ）とサンプリング
されたＡ／Ｄデータとのトリガ条件が成立した場合に所
定のパルス幅（ｔｒ）からなる出力信号Ｔｒを前記アン
ド回路に出力するトリガ検出手段と、前記アンド回路か
ら前記パルス列に引き続いて出力されるトリガ検出手段
からの出力信号と前記タイミング発生手段からの出力信
号（Ｔｎ）に基づいて装置の記録動作の要否を判断する
トリガ抽出手段とを有し、前記パルス列をパルストラン
スを介して出力する一台のマスタレコーダと、前記パル
ス列を出力するサンプリングタイミング発生機能を除い
て前記マスタレコーダと同等の機能を有し、前記パルス
列をパルストランスを介して入力する少なくとも一台の
スレーブレコーダを備えたことを特徴とするものであ
る。
に、この周期より小さい幅（ｔ01）で、かつ、前記周期
Ｔより短い時間幅のパルス列を出力するサンプリングタ
イミング発生器と、このタイミング発生器で発生したパ
ルス列をアンド回路を介して入力し、前記パルス列の最
後のパルスに同期してサンプリングのためのタイミング
信号（Ｔｓ）を出力するサンプリング検出手段と、前記
パルス列の最後のパルスを入力した後、所定の遅れ時間
を有してタイミング信号（Ｔｎ）を発するタイミング発
生手段と、前記タイミング信号（Ｔｎ）とサンプリング
されたＡ／Ｄデータとのトリガ条件が成立した場合に所
定のパルス幅（ｔｒ）からなる出力信号Ｔｒを前記アン
ド回路に出力するトリガ検出手段と、前記アンド回路か
ら前記パルス列に引き続いて出力されるトリガ検出手段
からの出力信号と前記タイミング発生手段からの出力信
号（Ｔｎ）に基づいて装置の記録動作の要否を判断する
トリガ抽出手段とを有し、前記パルス列をパルストラン
スを介して出力する一台のマスタレコーダと、前記パル
ス列を出力するサンプリングタイミング発生機能を除い
て前記マスタレコーダと同等の機能を有し、前記パルス
列をパルストランスを介して入力する少なくとも一台の
スレーブレコーダを備えたことを特徴とするものであ
る。
【０００７】
【作用】請求項１において、マスタレコーダは所定のパ
ルス幅を有する基準クロックをアンド回路を介して出力
する。マスタレコーダを含む全てのレコーダはワイヤー
ドロジックラインを介してその基準クロックを入力す
る。サンプリング検出手段はこの基準クロックに基づい
てサンプリングのためのタイミング信号を出力する。タ
イミング発生手段は基準クロックに基づいて所定の時間
遅れを有する２つのタイミング信号を出力する。トリガ
検出手段はサンプリングしたＡ／Ｄデータの信号からト
リガ条件の成立の有無を判断し、トリガ条件が成立した
場合、タイミング発生手段からの一方のタイミング信号
をトリガにして所定のパルス幅の信号をアンド回路に出
力する。アンド回路は基準クロックのパルス幅とトリガ
検出手段からのパルス幅が加算されたパルス幅の信号を
出力する。トリガ抽出手段はタイミング発生手段からの
他方のタイミング信号とアンド回路からの出力に基づい
て装置の記録動作の要否を判断する。
ルス幅を有する基準クロックをアンド回路を介して出力
する。マスタレコーダを含む全てのレコーダはワイヤー
ドロジックラインを介してその基準クロックを入力す
る。サンプリング検出手段はこの基準クロックに基づい
てサンプリングのためのタイミング信号を出力する。タ
イミング発生手段は基準クロックに基づいて所定の時間
遅れを有する２つのタイミング信号を出力する。トリガ
検出手段はサンプリングしたＡ／Ｄデータの信号からト
リガ条件の成立の有無を判断し、トリガ条件が成立した
場合、タイミング発生手段からの一方のタイミング信号
をトリガにして所定のパルス幅の信号をアンド回路に出
力する。アンド回路は基準クロックのパルス幅とトリガ
検出手段からのパルス幅が加算されたパルス幅の信号を
出力する。トリガ抽出手段はタイミング発生手段からの
他方のタイミング信号とアンド回路からの出力に基づい
て装置の記録動作の要否を判断する。
【０００８】請求項２において、マスタレコーダは周期
の始めに、この周期より小さい幅で、かつ、周期より短
い時間幅のパルス列を出力する。マスタレコーダを含む
全てのレコーダはパルストランスを介してそのパルス列
を入力する。サンプリング検出手段はパルス列の最後の
パルスを入力した後、所定の遅れ時間を有してタイミン
グ信号を発する。トリガ検出手段はサンプリングしたＡ
／Ｄデータの信号からトリガ条件の成立の有無を判断
し、トリガ条件が成立した場合、タイミング発生手段か
らの一方のタイミング信号をトリガにして所定のパルス
幅の信号をアンド回路に出力する。アンド回路はパルス
列に引き続いてトリガ検出手段からの信号を出力する。
トリガ抽出手段はアンド回路から前記パルス列に引き続
いて出力されるトリガ検出手段からの出力信号と前記タ
イミング発生手段からの出力信号に基づいて装置の記録
動作の要否を判断する。
の始めに、この周期より小さい幅で、かつ、周期より短
い時間幅のパルス列を出力する。マスタレコーダを含む
全てのレコーダはパルストランスを介してそのパルス列
を入力する。サンプリング検出手段はパルス列の最後の
パルスを入力した後、所定の遅れ時間を有してタイミン
グ信号を発する。トリガ検出手段はサンプリングしたＡ
／Ｄデータの信号からトリガ条件の成立の有無を判断
し、トリガ条件が成立した場合、タイミング発生手段か
らの一方のタイミング信号をトリガにして所定のパルス
幅の信号をアンド回路に出力する。アンド回路はパルス
列に引き続いてトリガ検出手段からの信号を出力する。
トリガ抽出手段はアンド回路から前記パルス列に引き続
いて出力されるトリガ検出手段からの出力信号と前記タ
イミング発生手段からの出力信号に基づいて装置の記録
動作の要否を判断する。
【０００９】
【発明の実施の形態】以下、図面を用いて本発明の一実
施例を説明する。図１は本発明のシステムの結線状態の
一実施例を示す構成図である。図において、１はマスタ
レコーダ、２，３…はスレーブレコーダであり、これら
のレコーダは信号線４により接続されている。
施例を説明する。図１は本発明のシステムの結線状態の
一実施例を示す構成図である。図において、１はマスタ
レコーダ、２，３…はスレーブレコーダであり、これら
のレコーダは信号線４により接続されている。
【００１０】図２はマスタレコーダの一実施例を示す要
部構成図、図３はスレーブレコーダの要部の構成図であ
り、スレーブレコーダはサンプリングタイミング発生器
１０とは切り離されて電源（＋Ｖ）側に接続されている
点のみがマスタレコーダと異なっている。これらの図に
おいて１０はサンプリングタイミング発生器、１１はこ
のサンプリングタイミング発生器１０からのタイミング
信号が入力するアンド回路である。１２はオープンコレ
クタまたはコレクタ開放型のバッファであり、このバッ
ファ１２の出力は外部接続端子Ｂを介してスレーブレコ
ーダの外部接続端子Ｂ’にコレクタ開放型のワイヤード
ロジックライン（２点鎖線で囲ったＣで示す部分）で接
続されている。
部構成図、図３はスレーブレコーダの要部の構成図であ
り、スレーブレコーダはサンプリングタイミング発生器
１０とは切り離されて電源（＋Ｖ）側に接続されている
点のみがマスタレコーダと異なっている。これらの図に
おいて１０はサンプリングタイミング発生器、１１はこ
のサンプリングタイミング発生器１０からのタイミング
信号が入力するアンド回路である。１２はオープンコレ
クタまたはコレクタ開放型のバッファであり、このバッ
ファ１２の出力は外部接続端子Ｂを介してスレーブレコ
ーダの外部接続端子Ｂ’にコレクタ開放型のワイヤード
ロジックライン（２点鎖線で囲ったＣで示す部分）で接
続されている。
【００１１】１４はサンプリングタイミング発生器１０
からのタイミング信号を検出し、Ａ／Ｄ変換器（このＡ
／Ｄ変換器には図では省略するがマルチプレクサを介し
て測定アナログ信号が入力されている）に対してサンプ
リングタイミング信号を出力するサンプリング検出手
段、１８はサンプリングタイミング発生器１０からのタ
イミング信号をトリガにしてタイミング信号を発生する
タイミング発生手段である。１５はトリガ検出手段であ
り、タイミング発生手段１８からのタイミング信号と装
置内のトリガ信号の状態に対応してトリガ信号を出力す
る。１６はトリガ抽出手段であり、タイミング発生手段
１８からのタイミング信号に基づいてトリガを抽出し記
録動作の制御を行う。
からのタイミング信号を検出し、Ａ／Ｄ変換器（このＡ
／Ｄ変換器には図では省略するがマルチプレクサを介し
て測定アナログ信号が入力されている）に対してサンプ
リングタイミング信号を出力するサンプリング検出手
段、１８はサンプリングタイミング発生器１０からのタ
イミング信号をトリガにしてタイミング信号を発生する
タイミング発生手段である。１５はトリガ検出手段であ
り、タイミング発生手段１８からのタイミング信号と装
置内のトリガ信号の状態に対応してトリガ信号を出力す
る。１６はトリガ抽出手段であり、タイミング発生手段
１８からのタイミング信号に基づいてトリガを抽出し記
録動作の制御を行う。
【００１２】次に上記記録システムのスイッチング動作
を図４〜図９を用いて説明する。マスタレコーダ１のサ
ンプリングタイミング発生器１０は図４に示すような周
期Ｔでパルス幅ｔ0の基準クロック信号を発生する。こ
の基準クロック信号はアンド回路１１及びバッファ１２
を含むワイヤードロジックラインを介してマスタレコー
ダ１及びスレーブレコーダ２，３…（図１参照）に出力
される。
を図４〜図９を用いて説明する。マスタレコーダ１のサ
ンプリングタイミング発生器１０は図４に示すような周
期Ｔでパルス幅ｔ0の基準クロック信号を発生する。こ
の基準クロック信号はアンド回路１１及びバッファ１２
を含むワイヤードロジックラインを介してマスタレコー
ダ１及びスレーブレコーダ２，３…（図１参照）に出力
される。
【００１３】マスタレコーダ１及びスレーブレコーダ
２，３…は出力をハイ状態又はハイインピーダンスにし
て基準クロック信号を待ち、この基準クロック信号の立
ち下がりエッジでサンプリングを行う。本発明ではこの
様に一台のマスタレコーダ１の基準クロック信号をスレ
ーブレコーダ２，３…の基準クロック信号として利用す
る。
２，３…は出力をハイ状態又はハイインピーダンスにし
て基準クロック信号を待ち、この基準クロック信号の立
ち下がりエッジでサンプリングを行う。本発明ではこの
様に一台のマスタレコーダ１の基準クロック信号をスレ
ーブレコーダ２，３…の基準クロック信号として利用す
る。
【００１４】マスタ及びスレーブレコーダのタイミング
発生回路１８は前記基準クロック信号（ｔ0）の立下が
りエッジをトリガとして図５に示すように、所定のｔ1
時間経過後タイミング信号Ｔ1をトリガ検出手段１５へ
出力し，更にｔ3時間経過後トリガ抽出手段１６へタイ
ミング信号Ｔ3を出力する（ｔ3＞ｔ1）。
発生回路１８は前記基準クロック信号（ｔ0）の立下が
りエッジをトリガとして図５に示すように、所定のｔ1
時間経過後タイミング信号Ｔ1をトリガ検出手段１５へ
出力し，更にｔ3時間経過後トリガ抽出手段１６へタイ
ミング信号Ｔ3を出力する（ｔ3＞ｔ1）。
【００１５】トリガ検出手段１５はタイミング発生手段
１８からのタイミング信号Ｔ1の立ち上がりエッジを検
出し、サンプリングしたＡ／Ｄデータにトリガ条件が成
立していれば、図６に示すようにパルス幅ｔ2のローパ
ルス（Ｔ2）を出力する。ここで、ｔ1，ｔ2，ｔ3の立下
がりと立上がりの時間の関係はｔ3＞ｔ1，ｔ3＜ｔ1＋ｔ
2とされる。このトリガ検出手段からの出力はアンド回
路１１に入力され、各装置に接続されたワイヤードロジ
ックラインのトリガが成立した後のパルス幅は図７で示
すようなものとなる（ｔ0の幅がｔ0＋ｔ2に広がる）。
１８からのタイミング信号Ｔ1の立ち上がりエッジを検
出し、サンプリングしたＡ／Ｄデータにトリガ条件が成
立していれば、図６に示すようにパルス幅ｔ2のローパ
ルス（Ｔ2）を出力する。ここで、ｔ1，ｔ2，ｔ3の立下
がりと立上がりの時間の関係はｔ3＞ｔ1，ｔ3＜ｔ1＋ｔ
2とされる。このトリガ検出手段からの出力はアンド回
路１１に入力され、各装置に接続されたワイヤードロジ
ックラインのトリガが成立した後のパルス幅は図７で示
すようなものとなる（ｔ0の幅がｔ0＋ｔ2に広がる）。
【００１６】トリガ抽出手段１６はタイミング信号Ｔ3
の立ち上がりエッジをトリガとしてバッファ１２’を介
してワイヤードロジックラインの状態を読み込む。そし
て、図８に示すようにＴ3のタイミングにおいてワイヤ
ードロジックラインがローであれば、どれか一つの装置
でトリガが成立したこととなる（装置間オアトリガ）。
このトリガ検出により各装置は記録や印字動作を開始す
る。以上はシステムをオアトリガで動作させた場合であ
る。
の立ち上がりエッジをトリガとしてバッファ１２’を介
してワイヤードロジックラインの状態を読み込む。そし
て、図８に示すようにＴ3のタイミングにおいてワイヤ
ードロジックラインがローであれば、どれか一つの装置
でトリガが成立したこととなる（装置間オアトリガ）。
このトリガ検出により各装置は記録や印字動作を開始す
る。以上はシステムをオアトリガで動作させた場合であ
る。
【００１７】次に、アンドトリガで動作させたときは、
各装置はトリガ不成立でトリガ検出手段１５はローレベ
ルの信号Ｔ2をパルス幅ｔ2として出力し、トリガが成立
した場合はＴ2を出力しないように予め設定しておく。
ワイヤードロジックラインでは接続された装置のうちの
一台でもローを出力すればワイヤードロジックラインは
ローとなる。
各装置はトリガ不成立でトリガ検出手段１５はローレベ
ルの信号Ｔ2をパルス幅ｔ2として出力し、トリガが成立
した場合はＴ2を出力しないように予め設定しておく。
ワイヤードロジックラインでは接続された装置のうちの
一台でもローを出力すればワイヤードロジックラインは
ローとなる。
【００１８】そのため、接続された装置の少なくとも一
台でトリガが不成立であれば、ワイヤードロジックライ
ンは図９イ，ロのようにｔ0＋ｔ2期間ローとなる。全て
の装置でトリガが成立してはじめて図９（ハ），（ニ）
の様なタイミングとなる。トリガ抽出手段１６はタイミ
ング信号Ｔ3の立上がりエッジをトリガとしてバッファ
１２’を介してワイヤードロジックラインの状態を読み
込む。そして、Ｔ3のタイミングにおいてワイヤードロ
ジックラインがハイであれば全ての装置でトリガが成立
したことになる。（装置間アンドトリガ）このトリガ検
出により各装置は記録や印字を開始する。
台でトリガが不成立であれば、ワイヤードロジックライ
ンは図９イ，ロのようにｔ0＋ｔ2期間ローとなる。全て
の装置でトリガが成立してはじめて図９（ハ），（ニ）
の様なタイミングとなる。トリガ抽出手段１６はタイミ
ング信号Ｔ3の立上がりエッジをトリガとしてバッファ
１２’を介してワイヤードロジックラインの状態を読み
込む。そして、Ｔ3のタイミングにおいてワイヤードロ
ジックラインがハイであれば全ての装置でトリガが成立
したことになる。（装置間アンドトリガ）このトリガ検
出により各装置は記録や印字を開始する。
【００１９】なお、オアトリガ（トリガのローを検出し
た場合に動作）で動作させるか、アンドトリガ（トリガ
のハイを検出した場合に動作）で動作させるかは予め設
定しておくものとする。また、いずれのレコーダをマス
タ若しくはスレーブレコーダにするかはマンマシンパネ
ル等により予め選択しておくものとする。
た場合に動作）で動作させるか、アンドトリガ（トリガ
のハイを検出した場合に動作）で動作させるかは予め設
定しておくものとする。また、いずれのレコーダをマス
タ若しくはスレーブレコーダにするかはマンマシンパネ
ル等により予め選択しておくものとする。
【００２０】次に、本発明の請求項２について説明す
る。上記ワイヤードロジックラインを用いてサンプリン
グのタイミングを同期させ、複数台数間のトリガの共有
化をはかる電流信号を用いた装置では、伝送距離が数１
０ｍ程度である。ここでは、更に長い伝送距離とするこ
とが可能な記録システムを実現する。図１０は請求項２
の記録システムのマスタレコーダの一実施例を示す要部
構成図、図１１はスレーブレコーダの要部の構成図であ
り、図２および図３と同一要素には同一符号を付してい
る。なお、スレーブレコーダは図１に示す様に１台以上
接続されるものとする。
る。上記ワイヤードロジックラインを用いてサンプリン
グのタイミングを同期させ、複数台数間のトリガの共有
化をはかる電流信号を用いた装置では、伝送距離が数１
０ｍ程度である。ここでは、更に長い伝送距離とするこ
とが可能な記録システムを実現する。図１０は請求項２
の記録システムのマスタレコーダの一実施例を示す要部
構成図、図１１はスレーブレコーダの要部の構成図であ
り、図２および図３と同一要素には同一符号を付してい
る。なお、スレーブレコーダは図１に示す様に１台以上
接続されるものとする。
【００２１】図１０及び図１１において、２０はサンプ
リングタイミング発生器１０からのパルス信号を交流信
号に変換するドライバ、２１は伝送ラインで伝送される
交流信号を取り込んでサンプリングタイミング発生器１
０からのパルス信号と同様の信号に再変換するためのデ
ィテクタ、２２、２２’はパルストランスである。
リングタイミング発生器１０からのパルス信号を交流信
号に変換するドライバ、２１は伝送ラインで伝送される
交流信号を取り込んでサンプリングタイミング発生器１
０からのパルス信号と同様の信号に再変換するためのデ
ィテクタ、２２、２２’はパルストランスである。
【００２２】上記構成において、マスタレコーダのサン
プリングタイミング発生器１０は予め設定された基準信
号となる例えば図１２の様なパルス列を出力する。図１
２は周期Ｔ（１／５０ｋＨｚ…２０μｓ）の始めに周期
ｔ（１／２ＭＨｚ…５００ｎｓ）で４個のパルス列を出
力している例を示している。このサンプリングタイミン
グ発生器１０で出力されたパルス列はアンド回路１１を
介してドライバ２０に入力して交流信号に変換され、パ
ルストランス２２を介して出力される。このパルストラ
ンスの出力は同じくパルストランス２２’を介してマス
タレコーダ及びスレーブレコーダに取り込まれディテク
タ２１によりサンプリングタイミング発生器１０での出
力と同様の正パルス列信号（Ｔｄ）に変換される。
プリングタイミング発生器１０は予め設定された基準信
号となる例えば図１２の様なパルス列を出力する。図１
２は周期Ｔ（１／５０ｋＨｚ…２０μｓ）の始めに周期
ｔ（１／２ＭＨｚ…５００ｎｓ）で４個のパルス列を出
力している例を示している。このサンプリングタイミン
グ発生器１０で出力されたパルス列はアンド回路１１を
介してドライバ２０に入力して交流信号に変換され、パ
ルストランス２２を介して出力される。このパルストラ
ンスの出力は同じくパルストランス２２’を介してマス
タレコーダ及びスレーブレコーダに取り込まれディテク
タ２１によりサンプリングタイミング発生器１０での出
力と同様の正パルス列信号（Ｔｄ）に変換される。
【００２３】このパルス列信号（Ｔｄ）はサンプリング
検出手段１４及びトリガ抽出手段１６に出力され、サン
プリング検出手段１４はパルス列の最後のパルスの立下
がりに同期してタイミング信号（Ｔｓ）を出力する（図
１３参照）。このタイミング信号はＡ／Ｄ変換器及びタ
イミング発生手段１８に出力され、Ａ／Ｄ変換器に対し
てはサンプリング信号となる。タイミング発生手段１８
はこのタイミング信号（Ｔｓ）に基づいて予め定められ
た時間遅れ（アドレス設定ｎ）でタイミング信号（Ｔ
ｎ）及び（Ｔｊ）を出力する。
検出手段１４及びトリガ抽出手段１６に出力され、サン
プリング検出手段１４はパルス列の最後のパルスの立下
がりに同期してタイミング信号（Ｔｓ）を出力する（図
１３参照）。このタイミング信号はＡ／Ｄ変換器及びタ
イミング発生手段１８に出力され、Ａ／Ｄ変換器に対し
てはサンプリング信号となる。タイミング発生手段１８
はこのタイミング信号（Ｔｓ）に基づいて予め定められ
た時間遅れ（アドレス設定ｎ）でタイミング信号（Ｔ
ｎ）及び（Ｔｊ）を出力する。
【００２４】そして、タイミング信号（Ｔｎ）は例えば
マスタレコーダの遅れ時間をｔ0とすると第１スレーブ
レコーダは２ｔ0，第２スレーブレコーダは３t0，第４
は４t…の様に遅れ時間のアドレス（ｎ）が設定され、
タイミング信号（Ｔｊ）は全てのレコーダにおいて前記
遅れ時間ｔ0を周期としてシステムに接続されたレコー
ダの台数分の数のパルス列を出力する（図１４はタイミ
ング発生手段１８に入力するタイミング信号（Ｔｓ）と
アドレス設定値（ｎ）に基づく各レコーダがトリガ抽出
手段１６に出力するタイミング信号（Ｔｎ）の関係を示
している）。
マスタレコーダの遅れ時間をｔ0とすると第１スレーブ
レコーダは２ｔ0，第２スレーブレコーダは３t0，第４
は４t…の様に遅れ時間のアドレス（ｎ）が設定され、
タイミング信号（Ｔｊ）は全てのレコーダにおいて前記
遅れ時間ｔ0を周期としてシステムに接続されたレコー
ダの台数分の数のパルス列を出力する（図１４はタイミ
ング発生手段１８に入力するタイミング信号（Ｔｓ）と
アドレス設定値（ｎ）に基づく各レコーダがトリガ抽出
手段１６に出力するタイミング信号（Ｔｎ）の関係を示
している）。
【００２５】図１５は上述のタイミング信号Ｔｄ，Ｔ
ｓ，Ｔｎ及びＴｊの関係を示すもので、Ｔｊは全てのレ
コーダにおいて前記遅れ時間ｔ0を周期としてシステム
に接続されたレコーダの台数分の数（ここでは６台）の
パルス列（６個）を出力している状態を示している。
ｓ，Ｔｎ及びＴｊの関係を示すもので、Ｔｊは全てのレ
コーダにおいて前記遅れ時間ｔ0を周期としてシステム
に接続されたレコーダの台数分の数（ここでは６台）の
パルス列（６個）を出力している状態を示している。
【００２６】図１６はトリガ抽出手段１６に入力するデ
ィテクタ２１からのタイミング信号Ｔｄと，タイミング
発生手段１８からの信号Ｔｊにより各装置（ここでは２
つ）でトリガ条件が成立した場合の関係を示すもので、
Ｔｊのパルス列とＴｄの位置により各装置でのトリガ成
立の有無を判定する。このトリガ検出により各装置は記
録や印字動作を開始する。
ィテクタ２１からのタイミング信号Ｔｄと，タイミング
発生手段１８からの信号Ｔｊにより各装置（ここでは２
つ）でトリガ条件が成立した場合の関係を示すもので、
Ｔｊのパルス列とＴｄの位置により各装置でのトリガ成
立の有無を判定する。このトリガ検出により各装置は記
録や印字動作を開始する。
【００２７】
【発明の効果】以上説明したように、本発明の請求項１
によれば、タイミング発生器で発生した基準クロックを
ワイヤードロジックラインを介して出力する一台のマス
タレコーダと、マスタレーダで発生した基準クロックを
ワイヤードロジックラインを介して取り込む少なくとも
一台のスレーブレコーダを備えることにより、一本の信
号配線だけで同時サンプリングと複数台の任意チャネル
でアンド，オアのトリガコンビネーションが実現でき
る。また、信号線が一本であり、電流ループにより配線
できるのでノイズの影響が少なくなり装置間の距離を伸
ばすことが出来る。また、請求項２によれば、タイミン
グ発生器で発生した基準クロックをパルストランスを介
して出力する一台のマスタレコーダと、マスタレーダで
発生した基準クロックをパルストランスを介して取り込
む少なくとも一台のスレーブレコーダを備えることによ
り、一対の信号配線だけで同時サンプリングと複数台の
任意チャネルでアンド，オアのトリガコンビネーション
が実現できる。また、装置間がパルストランスにより絶
縁されるのでコモンモードノイズに対して強くなり、請
求項１に記載した発明よりも更に装置間の距離を伸ばす
ことが出来る。
によれば、タイミング発生器で発生した基準クロックを
ワイヤードロジックラインを介して出力する一台のマス
タレコーダと、マスタレーダで発生した基準クロックを
ワイヤードロジックラインを介して取り込む少なくとも
一台のスレーブレコーダを備えることにより、一本の信
号配線だけで同時サンプリングと複数台の任意チャネル
でアンド，オアのトリガコンビネーションが実現でき
る。また、信号線が一本であり、電流ループにより配線
できるのでノイズの影響が少なくなり装置間の距離を伸
ばすことが出来る。また、請求項２によれば、タイミン
グ発生器で発生した基準クロックをパルストランスを介
して出力する一台のマスタレコーダと、マスタレーダで
発生した基準クロックをパルストランスを介して取り込
む少なくとも一台のスレーブレコーダを備えることによ
り、一対の信号配線だけで同時サンプリングと複数台の
任意チャネルでアンド，オアのトリガコンビネーション
が実現できる。また、装置間がパルストランスにより絶
縁されるのでコモンモードノイズに対して強くなり、請
求項１に記載した発明よりも更に装置間の距離を伸ばす
ことが出来る。
【図１】本発明のシステムの結線状態の一実施例を示す
構成図である。
構成図である。
【図２】請求項１におけるマスタレコーダの一実施例を
示す要部構成図である。
示す要部構成図である。
【図３】請求項１におけるスレーブレコーダの一実施例
を示す要部構成図である。
を示す要部構成図である。
【図４】請求項１におけるマスタレコーダのサンプリン
グタイミング発生器が発生する基準クロックを示す図で
ある。
グタイミング発生器が発生する基準クロックを示す図で
ある。
【図５】請求項１におけるサンプリングタイミング発生
器が発生する基準クロックに対してタイミング発生手段
が出力するタイミング信号を示す図である。
器が発生する基準クロックに対してタイミング発生手段
が出力するタイミング信号を示す図である。
【図６】請求項１の発明において、タイミング発生手段
が出力するタイミング信号Ｔ1に対してトリガ検出手段
が出力する信号Ｔ2を示す図である。
が出力するタイミング信号Ｔ1に対してトリガ検出手段
が出力する信号Ｔ2を示す図である。
【図７】請求項１の発明においてオアトリガで動作させ
た場合にトリガ検出手段が出力する信号Ｔ2によるサン
プリングタイミング発生器からの基準クロックの変化を
示す図である。
た場合にトリガ検出手段が出力する信号Ｔ2によるサン
プリングタイミング発生器からの基準クロックの変化を
示す図である。
【図８】請求項１の発明において、オアトリガで動作さ
せた場合で、サンプリングタイミング発生器からの基準
クロックの変化に対しトリガ成立の有無を示す図であ
る。
せた場合で、サンプリングタイミング発生器からの基準
クロックの変化に対しトリガ成立の有無を示す図であ
る。
【図９】請求項１の発明において、アンドトリガで動作
させた場合で、サンプリングタイミング発生器からの基
準クロックの変化に対しトリガ成立の有無を示す図であ
る。
させた場合で、サンプリングタイミング発生器からの基
準クロックの変化に対しトリガ成立の有無を示す図であ
る。
【図１０】請求項２におけるマスタレコーダの一実施例
を示す要部構成図である。
を示す要部構成図である。
【図１１】請求項２におけるスレーブレコーダの一実施
例を示す要部構成図である。
例を示す要部構成図である。
【図１２】請求項２におけるマスタレコーダのサンプリ
ングタイミング発生器が発生するパルス列を示す図であ
る。
ングタイミング発生器が発生するパルス列を示す図であ
る。
【図１３】サンプリング検出手段がパルス列信号の最後
のパルスの立下がりに同期してタイミング信号を出力し
ている状態を示す図である。
のパルスの立下がりに同期してタイミング信号を出力し
ている状態を示す図である。
【図１４】タイミング発生手段に入力するタイミング信
号とアドレス設定値に基づいて各レコーダがトリガ抽出
手段に出力するタイミング信号の関係を示す図である。
号とアドレス設定値に基づいて各レコーダがトリガ抽出
手段に出力するタイミング信号の関係を示す図である。
【図１５】タイミング信号Ｔｄ，Ｔｓ，Ｔｎ及びＴｊの
関係を示す図である。
関係を示す図である。
【図１６】トリガ抽出手段に入力するディテクタからの
タイミング信号Ｔｄと，タイミング発生手段からの信号
Ｔｊによりトリガ条件が成立した状態を示す図である。
タイミング信号Ｔｄと，タイミング発生手段からの信号
Ｔｊによりトリガ条件が成立した状態を示す図である。
１ マスタレコーダ ２，３ スレーブレコーダ ４ 信号線 １０ サンプリングタイミング発生器 １２，１２’ バッファ １４ サンプリング検出手段 １５ トリガ検出手段 １６ トリガ抽出手段 １８ タイミング発生手段 ２０ ドライバ ２１ ディテクタ ２２ パルストランス
Claims (2)
- 【請求項１】周期（Ｔ）でパルス幅（ｔ0）の基準クロ
ック信号をアンド回路を介して出力するサンプリングタ
イミング発生器と、このタイミング発生器で発生した基
準クロックに基づいてサンプリングのためのタイミング
信号を出力するサンプリング検出手段と、前記基準クロ
ックに基づいて所定の時間遅れを有する２つのタイミン
グ信号（Ｔ1，Ｔ3）を出力するタイミング発生手段と、
前記タイミング信号（Ｔ1）とサンプリングされたＡ／
Ｄデータとのトリガ条件が成立した場合に所定のパルス
幅（ｔ2）からなる出力信号Ｔ2を前記アンド回路に出力
するトリガ検出手段と、このトリガ検出手段からの出力
信号（Ｔ2）と前記基準クロック信号が加算された前記
アンド回路からの出力（パルス幅ｔ0＋ｔ2）と前記タイ
ミング発生手段からの出力信号（Ｔ3）に基づいて装置
の記録動作の要否を判断するトリガ抽出手段とを有し、
前記基準クロック信号をワイヤードロジックラインを介
して出力する一台のマスタレコーダと、前記基準クロッ
ク信号を出力するサンプリングタイミング発生機能を除
いて前記マスタレコーダと同等の機能を有し、前記基準
クロックをワイヤードロジックラインを介して入力する
少なくとも一台のスレーブレコーダを備えたことを特徴
とする記録システム。 - 【請求項２】周期（Ｔ）の始めに、この周期より小さい
幅（ｔ01）で、かつ、前記周期Ｔより短い時間幅のパル
ス列を出力するサンプリングタイミング発生器と、この
タイミング発生器で発生したパルス列をアンド回路を介
して入力し、前記パルス列の最後のパルスに同期してサ
ンプリングのためのタイミング信号（Ｔｓ）を出力する
サンプリング検出手段と、前記パルス列の最後のパルス
を入力した後、所定の遅れ時間を有してタイミング信号
（Ｔｎ）を発するタイミング発生手段と、前記タイミン
グ信号（Ｔｎ）とサンプリングされたＡ／Ｄデータとの
トリガ条件が成立した場合に所定のパルス幅（ｔｒ）か
らなる出力信号Ｔｒを前記アンド回路に出力するトリガ
検出手段と、前記アンド回路から前記パルス列に引き続
いて出力されるトリガ検出手段からの出力信号と前記タ
イミング発生手段からの出力信号（Ｔｎ）に基づいて装
置の記録動作の要否を判断するトリガ抽出手段とを有
し、前記パルス列をパルストランスを介して出力する一
台のマスタレコーダと、前記パルス列を出力するサンプ
リングタイミング発生機能を除いて前記マスタレコーダ
と同等の機能を有し、前記パルス列をパルストランスを
介して入力する少なくとも一台のスレーブレコーダを備
えたことを特徴とする記録システム。 【００００】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30903195A JP3410267B2 (ja) | 1995-09-07 | 1995-11-28 | 記録システム |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-230153 | 1995-09-07 | ||
| JP23015395 | 1995-09-07 | ||
| JP30903195A JP3410267B2 (ja) | 1995-09-07 | 1995-11-28 | 記録システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09133714A true JPH09133714A (ja) | 1997-05-20 |
| JP3410267B2 JP3410267B2 (ja) | 2003-05-26 |
Family
ID=26529168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30903195A Expired - Fee Related JP3410267B2 (ja) | 1995-09-07 | 1995-11-28 | 記録システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3410267B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009294031A (ja) * | 2008-06-04 | 2009-12-17 | Kansai Electric Power Co Inc:The | 波形記録装置および波形記録装置の制御方法 |
| JP2010175557A (ja) * | 2003-02-25 | 2010-08-12 | Tektronix Inc | 測定機器 |
| CN102495562A (zh) * | 2011-12-30 | 2012-06-13 | 上海自动化仪表股份有限公司 | Sr1000无纸记录仪表采样电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0328469U (ja) * | 1989-07-28 | 1991-03-20 | ||
| JPH05315956A (ja) * | 1992-05-13 | 1993-11-26 | Yokogawa Electric Corp | クロック信号発生回路 |
-
1995
- 1995-11-28 JP JP30903195A patent/JP3410267B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0328469U (ja) * | 1989-07-28 | 1991-03-20 | ||
| JPH05315956A (ja) * | 1992-05-13 | 1993-11-26 | Yokogawa Electric Corp | クロック信号発生回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010175557A (ja) * | 2003-02-25 | 2010-08-12 | Tektronix Inc | 測定機器 |
| JP2009294031A (ja) * | 2008-06-04 | 2009-12-17 | Kansai Electric Power Co Inc:The | 波形記録装置および波形記録装置の制御方法 |
| CN102495562A (zh) * | 2011-12-30 | 2012-06-13 | 上海自动化仪表股份有限公司 | Sr1000无纸记录仪表采样电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3410267B2 (ja) | 2003-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2846428B2 (ja) | 論理比較回路 | |
| JP3560793B2 (ja) | データ転送方法 | |
| JPH09133714A (ja) | 記録システム | |
| JP5138187B2 (ja) | 計測システム及び計測ユニット | |
| JP3269060B2 (ja) | Ｌｓｉテスタ | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JPH0731177Y2 (ja) | デジタルオシロスコープ | |
| JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
| JP3067850U (ja) | 半導体試験装置 | |
| JPH01287483A (ja) | アナログ−ディジタル混成ｉｃ用試験装置 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JP2519743Y2 (ja) | 時間計測装置 | |
| JP2003309542A (ja) | インタフェース変換装置 | |
| JP2880019B2 (ja) | パターン発生装置 | |
| JP2513132B2 (ja) | 信号速度変換装置 | |
| JP2883664B2 (ja) | アナログ・デジタル変換装置 | |
| JP3508451B2 (ja) | 波形生成装置 | |
| JPS603479U (ja) | 送電線障害箇所検出装置 | |
| JP2002090393A (ja) | 測定器の入力回路 | |
| JP2000275314A (ja) | 複数のパルス発生器を組み合わせたｎｍｒ用パルス発生装置 | |
| JPH11252132A (ja) | データ伝達装置 | |
| JPH063902B2 (ja) | 外部タイミング引込み方式 | |
| JPH10142295A (ja) | 波形測定装置 | |
| JPH063422A (ja) | 回路テストシステム | |
| JPH05316086A (ja) | クロック乗換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |