JPH0414923A - 同期動作適合測定装置 - Google Patents
同期動作適合測定装置Info
- Publication number
- JPH0414923A JPH0414923A JP2117556A JP11755690A JPH0414923A JP H0414923 A JPH0414923 A JP H0414923A JP 2117556 A JP2117556 A JP 2117556A JP 11755690 A JP11755690 A JP 11755690A JP H0414923 A JPH0414923 A JP H0414923A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- multiplexer
- mode
- output
- synchronization circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 22
- 230000003044 adaptive effect Effects 0.000 title 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、同期動作適合測定装置に関するものであり、
詳しくは、複数台の測定装置を同期運転するのに適した
トリガ系統の改善に関するものである。
詳しくは、複数台の測定装置を同期運転するのに適した
トリガ系統の改善に関するものである。
〈従来の技術〉
同時進行する複数の現象を測定したり再現するのにあた
って、用途に適した複数台の測定装置を共通のトリガ信
号に従って同期運転することか行われている。
って、用途に適した複数台の測定装置を共通のトリガ信
号に従って同期運転することか行われている。
第4図は、従来のこのような同期運転システムにおける
トリガ信号系統の一例を示すブロック図である。同−構
成の2台の測定装置の一方はマスター装置Mとして用い
られ、他方はスレーブ装置Sとして用いられる。
トリガ信号系統の一例を示すブロック図である。同−構
成の2台の測定装置の一方はマスター装置Mとして用い
られ、他方はスレーブ装置Sとして用いられる。
まずマスター装置Mにおいて、入力端子1に加えられる
外部クロックとクロック発生器2から出力される内部ク
ロックは切換スイッチ3を介して出力端子4および同期
回路5に加えられている。
外部クロックとクロック発生器2から出力される内部ク
ロックは切換スイッチ3を介して出力端子4および同期
回路5に加えられている。
同期回1145にはナントゲート6を介して入力端子7
に加えられる外部トリガまたはトリガ発生器8から出力
される内部トリガが加えられている。なお、1〜リ力発
生器8は図示しない切換スイッチで内部トリガモードが
選択された場合にのみ有効になるように構成されている
。同期回路5は、ナントゲート6を介して加えられるト
リガを切換スイッチ3を介して加えられるクロックに同
期させてクロックとの時間関係を一定に保つものである
。
に加えられる外部トリガまたはトリガ発生器8から出力
される内部トリガが加えられている。なお、1〜リ力発
生器8は図示しない切換スイッチで内部トリガモードが
選択された場合にのみ有効になるように構成されている
。同期回路5は、ナントゲート6を介して加えられるト
リガを切換スイッチ3を介して加えられるクロックに同
期させてクロックとの時間関係を一定に保つものである
。
このようにして同期化されたトリガは、装置内部に供給
されるとともに出力端子9に加えられる。
されるとともに出力端子9に加えられる。
一方、スレーブ装置Sにおいて、入力端子1にはマスタ
ー装置Mの出力端子4から外部クロックが加えられ、ク
ロック発生器2から出力される内部クロックは切換スイ
ッチ3を介して出力端子4および同期回路5に加えられ
ている。入力端子7にはマスター装置Mの出力端子9か
ら外部トリガか加えられる。そして、同期回路5にはナ
ンドゲト6を介して入力端子7に加えられる外部トリガ
またはトリガ発生器から出力される内部トリガが加えら
れ、クロックとの時間関係か一定に保たれる。このよう
にして同期化されたトリガは装置内部に供給される。
ー装置Mの出力端子4から外部クロックが加えられ、ク
ロック発生器2から出力される内部クロックは切換スイ
ッチ3を介して出力端子4および同期回路5に加えられ
ている。入力端子7にはマスター装置Mの出力端子9か
ら外部トリガか加えられる。そして、同期回路5にはナ
ンドゲト6を介して入力端子7に加えられる外部トリガ
またはトリガ発生器から出力される内部トリガが加えら
れ、クロックとの時間関係か一定に保たれる。このよう
にして同期化されたトリガは装置内部に供給される。
これにより、マスター装置Mとスレーブ装置Sは、共通
のトリガに基づく時間関係を保ちながら動作することに
なる。
のトリガに基づく時間関係を保ちながら動作することに
なる。
〈発明が解決しようとする課題〉
しかし、このような従来の構成によれば、各装置のトリ
ガをクロックで同期化する場合に最大1クロック周期分
の待ち時間か発生することから、例えはマスター装置と
スレーブ装置のクロックか共通しているものとすると、
スレーブ装置のトリガ動作はマスター装置のトリガ動作
に対して最大1クロック周期分遅れてしまうことになる
。
ガをクロックで同期化する場合に最大1クロック周期分
の待ち時間か発生することから、例えはマスター装置と
スレーブ装置のクロックか共通しているものとすると、
スレーブ装置のトリガ動作はマスター装置のトリガ動作
に対して最大1クロック周期分遅れてしまうことになる
。
本発明は、このような点に着目したものであり、その目
的は、複数台の測定装置を同期運転する場合のトリガ動
作の時間的なずれを改善できる同期動作適合測定装置を
堤供することにある。
的は、複数台の測定装置を同期運転する場合のトリガ動
作の時間的なずれを改善できる同期動作適合測定装置を
堤供することにある。
く課題を解決するための手段〉
本発明の同期動作適合測定装置は、
内部トリガおよび外部トリガをクロックに同期させて出
力する第1の同期化回路と、 マスターモードとスレーブモードに応じて所定のトリガ
を選択的に出力するマルチプレクサと、このマルチプレ
クサから出力されるトリガをクロックに同期させて装置
内部に出力する第2の同期化回路を具備し、 前記マルチプレクサは、マスターモード設定時には第1
の同期化回路から出力されるトリガを選択し、スレーブ
モード設定時には第1の同期化回路に入力される外部ト
リガを選択することを特徴とする。
力する第1の同期化回路と、 マスターモードとスレーブモードに応じて所定のトリガ
を選択的に出力するマルチプレクサと、このマルチプレ
クサから出力されるトリガをクロックに同期させて装置
内部に出力する第2の同期化回路を具備し、 前記マルチプレクサは、マスターモード設定時には第1
の同期化回路から出力されるトリガを選択し、スレーブ
モード設定時には第1の同期化回路に入力される外部ト
リガを選択することを特徴とする。
く作用〉
マスターモードおよびスレーブモードのそれぞれにおい
て装置内部に供給されるトリガに着目すると、マスター
モード設定状態では2個の同期化回路を介してトリガが
供給され、スレーブモード設定状態では外部トリガが1
個の同期化回路を介して供給される。
て装置内部に供給されるトリガに着目すると、マスター
モード設定状態では2個の同期化回路を介してトリガが
供給され、スレーブモード設定状態では外部トリガが1
個の同期化回路を介して供給される。
これにより、マスターモードに設定されている装置とス
レーブモードに設定されている装置のそれぞれの内部に
供給されるトリガの時間関係を一致させることかできる
。
レーブモードに設定されている装置のそれぞれの内部に
供給されるトリガの時間関係を一致させることかできる
。
〈実施例〉
以下、図面を用いて本発明の実施例を詳細に説明する。
第1図は本発明の一実施例の要部を示すプロ・ツク図で
あり、第4図と同一部分には同一符号を付けている6図
において、第1の同期化回路5にはオアゲート6を介し
て内部トリガおよび外部トリガが入力され、これらトリ
ガはクロックに同期させられて出力端子9およびマルチ
プレクサ10に出力される。マルチプレクサ10には、
第1の同期化回路5の出力トリガが加えられるとともに
、入力端子7からオアゲート6を介して第1の同期化回
路5に加えられる外部トリガも加えられている。このマ
ルチプレクサ10は、マスターモード設定時には第1の
同期化回路5から出力されるトリガを選択して第2の同
期化回路1】に出力し、スレーブモード設定時には第1
の同期化回路5に入力される外部トリガを選択して第2
の同期化回路11に出力する。そして、第2の同期北回
811は内部の各部にクロックに同期化されたトリガを
供給する。
あり、第4図と同一部分には同一符号を付けている6図
において、第1の同期化回路5にはオアゲート6を介し
て内部トリガおよび外部トリガが入力され、これらトリ
ガはクロックに同期させられて出力端子9およびマルチ
プレクサ10に出力される。マルチプレクサ10には、
第1の同期化回路5の出力トリガが加えられるとともに
、入力端子7からオアゲート6を介して第1の同期化回
路5に加えられる外部トリガも加えられている。このマ
ルチプレクサ10は、マスターモード設定時には第1の
同期化回路5から出力されるトリガを選択して第2の同
期化回路1】に出力し、スレーブモード設定時には第1
の同期化回路5に入力される外部トリガを選択して第2
の同期化回路11に出力する。そして、第2の同期北回
811は内部の各部にクロックに同期化されたトリガを
供給する。
第2図は第1図の装置を2台用いた同期運転システムに
おけるトリガ信号系統の一例を示すブロック図であり、
一方はマスター装置Mとして用いられ、他方はスレーブ
装置Sとして用いられる。
おけるトリガ信号系統の一例を示すブロック図であり、
一方はマスター装置Mとして用いられ、他方はスレーブ
装置Sとして用いられる。
マスター装置Mのマルチプレクサ10は「マスターJ側
に接続され、スレーブ装置Sのマルチプレクサ10は「
スレーブj側に接続されている。
に接続され、スレーブ装置Sのマルチプレクサ10は「
スレーブj側に接続されている。
そして、マスター装置Mのトリガの出力端子9はスレー
ブ装置Sのトリガの入力端子7に接続されている。
ブ装置Sのトリガの入力端子7に接続されている。
このような構成におけるマスター装3FMの内部の各部
に供給されるトリガとスレーブ装置Sの内部の各部に供
給されるトリガの時間関係を説明する。
に供給されるトリガとスレーブ装置Sの内部の各部に供
給されるトリガの時間関係を説明する。
まず、マスター装置Mでは、入力端子7に入力されるト
リガまたはトリカ°発生器8から出力されるトリガは、
オアクー1〜6−第1の同期化回路5→マルチプレクサ
10−+第2の同期北回I@11の経路を通ってクロフ
クに同期した状態で内部の各部に供給される。
リガまたはトリカ°発生器8から出力されるトリガは、
オアクー1〜6−第1の同期化回路5→マルチプレクサ
10−+第2の同期北回I@11の経路を通ってクロフ
クに同期した状態で内部の各部に供給される。
これに対し、スレーブ装置Sでは、入力端子7に入力さ
れるトリガが、マルチプレクサ1〇−第2の同期北回#
!11の経路を通ってクロックに同期した状態で内部の
各部に供給される。
れるトリガが、マルチプレクサ1〇−第2の同期北回#
!11の経路を通ってクロックに同期した状態で内部の
各部に供給される。
すなわち、いずれの装置においても、内部の各部に供給
されるトリガは同期化回路を2段通ることになる。
されるトリガは同期化回路を2段通ることになる。
第3図は、このような時間関係を説明するタイミングチ
ャートである。マスター装置Mの第1の同期化回路5に
は(a)に示すようなトリガが入力されるととらに(b
)に示すクロックが入力される。この第1の同期化回路
5は(c)に示すようにクロックの第1の立ち上がりに
同期したトリガを出力端子9およびマルチプレクサ10
に出力する。これにより、マスター装置Mの第2の同期
化回路11は(d)に示すようにクロックの1周期後の
立ち上がりに同期したトリガを内部の各部に供給する。
ャートである。マスター装置Mの第1の同期化回路5に
は(a)に示すようなトリガが入力されるととらに(b
)に示すクロックが入力される。この第1の同期化回路
5は(c)に示すようにクロックの第1の立ち上がりに
同期したトリガを出力端子9およびマルチプレクサ10
に出力する。これにより、マスター装置Mの第2の同期
化回路11は(d)に示すようにクロックの1周期後の
立ち上がりに同期したトリガを内部の各部に供給する。
スレーブ装置Sのトリガの入力端子7にはマスター装置
Mの1−リカの出力端子9から(e)に示すトリガか入
力され、このトリガはマルチプレクサ10を介して第2
の同期化回路11に入力される。これにより、スレーブ
装置Sの第2の同期化回路11はマスター装置Mの第2
の同期化回路11と同様に(f)に示すようにクロック
の第2の立ち上がりに同期した1〜リガを内部の各部に
供給することになり、(d)と(f>のタイミングは同
一になる。
Mの1−リカの出力端子9から(e)に示すトリガか入
力され、このトリガはマルチプレクサ10を介して第2
の同期化回路11に入力される。これにより、スレーブ
装置Sの第2の同期化回路11はマスター装置Mの第2
の同期化回路11と同様に(f)に示すようにクロック
の第2の立ち上がりに同期した1〜リガを内部の各部に
供給することになり、(d)と(f>のタイミングは同
一になる。
なお、上記実施例ではスレーブ装置が1台の例を説明し
たが、複数台のスレーブ装置を接続する場合にはマスタ
ー装置に対して並列になる関係で接続すればよい。
たが、複数台のスレーブ装置を接続する場合にはマスタ
ー装置に対して並列になる関係で接続すればよい。
このようなトリガ系統を有する測定装置は、複数の波形
発生器を並列運転する場合など、トリガに従って時間関
係が制御される複数台の測定装置を同期運転する場合に
有効である。
発生器を並列運転する場合など、トリガに従って時間関
係が制御される複数台の測定装置を同期運転する場合に
有効である。
〈発明の効果〉
以上説明したように、本発明によれば、複数台の測定装
置を同期運転する場合のトリガ動作の時間的なずれを改
善できる同期動作適合測定装置を提f共できる。
置を同期運転する場合のトリガ動作の時間的なずれを改
善できる同期動作適合測定装置を提f共できる。
第1図は本発明の一実施例の要部を示すブロック図、第
2図は第1図の装置を2台用いた同期運転システムにお
けるトリガ信号系統の一例を示すブロック図、第3図は
第2図のトリガ系統の時間関係を説明するタイミングチ
ャート、第4図は従来の同期運転システムにおけるトリ
ガ信号系統の一例を示すブロック図である。 5・・・第1同期化回路、6・・・オアゲート、7・・
・トリガ出力端子、8・・・l〜リカ発生器、9・・・
トリガ出力端子、10・・・マルチプレクサ、11・・
・第2同期\・ / 第 図 第 図 第J 1゛″11 くマスター表置M> (スレーフ【先t5> 第4 図
2図は第1図の装置を2台用いた同期運転システムにお
けるトリガ信号系統の一例を示すブロック図、第3図は
第2図のトリガ系統の時間関係を説明するタイミングチ
ャート、第4図は従来の同期運転システムにおけるトリ
ガ信号系統の一例を示すブロック図である。 5・・・第1同期化回路、6・・・オアゲート、7・・
・トリガ出力端子、8・・・l〜リカ発生器、9・・・
トリガ出力端子、10・・・マルチプレクサ、11・・
・第2同期\・ / 第 図 第 図 第J 1゛″11 くマスター表置M> (スレーフ【先t5> 第4 図
Claims (1)
- 【特許請求の範囲】 内部トリガおよび外部トリガをクロックに同期させて出
力する第1の同期化回路と、 マスターモードとスレーブモードに応じて所定のトリガ
を選択的に出力するマルチプレクサと、このマルチプレ
クサから出力されるトリガをクロックに同期させて装置
内部に出力する第2の同期化回路を具備し、 前記マルチプレクサは、マスターモード設定時には第1
の同期化回路から出力されるトリガを選択し、スレーブ
モード設定時には第1の同期化回路に入力される外部ト
リガを選択することを特徴とする同期動作適合測定装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2117556A JP2745775B2 (ja) | 1990-05-09 | 1990-05-09 | 同期動作適合測定装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2117556A JP2745775B2 (ja) | 1990-05-09 | 1990-05-09 | 同期動作適合測定装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0414923A true JPH0414923A (ja) | 1992-01-20 |
JP2745775B2 JP2745775B2 (ja) | 1998-04-28 |
Family
ID=14714742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2117556A Expired - Lifetime JP2745775B2 (ja) | 1990-05-09 | 1990-05-09 | 同期動作適合測定装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2745775B2 (ja) |
-
1990
- 1990-05-09 JP JP2117556A patent/JP2745775B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2745775B2 (ja) | 1998-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2388264A (en) | GPS based networked time synchronised unit | |
KR960027356A (ko) | 클럭 신호 발생 회로 및 반도체 장치 | |
RU2006105009A (ru) | Система для синхронной выборки и формирования импульсов истинного времени с использованием кодированного временного сигнала | |
JP5235705B2 (ja) | 測定システム | |
JPH0414923A (ja) | 同期動作適合測定装置 | |
JP3269060B2 (ja) | Lsiテスタ | |
US7482960B2 (en) | Arrangement for the synchronous output of analog signals generated in two or more digital-to-analog converters | |
JPS5690644A (en) | Synchronization system | |
JPH01287483A (ja) | アナログ−ディジタル混成ic用試験装置 | |
JPH1138086A (ja) | 半導体試験装置 | |
JPS6211181A (ja) | 大規模集積回路用テスタ− | |
SU1335996A1 (ru) | След щий умножитель частоты | |
SU903898A1 (ru) | Сигнатурный анализатор | |
SU703900A1 (ru) | Устройство синхронизации | |
JPS6125340A (ja) | 速度変換回路 | |
JPS59131214A (ja) | 信号遅延回路 | |
JPS594249Y2 (ja) | 矩形波励磁形電磁流量計 | |
JPS6181026A (ja) | テスト信号発生システム | |
JPH03280740A (ja) | クロック切替回路 | |
JPH02235124A (ja) | 信号処理回路 | |
JPS61270676A (ja) | 集積回路試験装置 | |
JPH10150422A (ja) | 多重分離装置及びフレームパルス生成回路 | |
JPH04172730A (ja) | エラー測定回路 | |
KR20000075277A (ko) | 램버스 디램에서 쿼드 클럭신호 발생 장치 | |
JPH02135934A (ja) | 並列データ伝送の同期信号インターフェース方式 |