JPS6125340A

JPS6125340A - 速度変換回路

Info

Publication number: JPS6125340A
Application number: JP14712184A
Authority: JP
Inventors: Seiichi Noda; 誠一野田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-07-16
Filing date: 1984-07-16
Publication date: 1986-02-04
Anticipated expiration: 2009-04-20
Also published as: JPH0630480B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、ＰＣＭ多重伝送系の受信装置における速度変
換回路に関する。

〔従来の技術〕

ＰＣＭ伝送では、ディジタル無線回線におけるように、
従属同期システムと独立同期システムとの両方のデータ
が同一伝送路を伝送することがある。従属同期システム
のデータは、送信側から複数のデータ列が同期して送ら
れてくる。

このデータには一定の周期ととに多重化信号が挿入され
ている。独立同期システムのデータは、送信側から複数
の非同期のデータ列Ｋ、スタッフパルスを挿入して同期
（スタッフ同期）して送られてくる。

受信側では、上記多重化信号、スタッフパルスを分離除
去する速度変換回路を設けるが、従来は独立同期システ
ム用と従属同期システム用と個別に設けていた。

〔発明が解決しようとする問題点〕

本来、速度変換回路の基本的構成要素、すなわちデータ
の１きこみ、読みだしを異なるクロックレートで行なう
エラスチックメモリ、位相同期ループなどは独立・従属
同期システムのどちらに対しても同一である。それにも
かＮわらず、従来のように両方のシステムにつき別々に
速度変換回路を設けることは、システムコストもそれだ
け増加し、極めて不適切である。

本発明の目的は、上記の欠点を除去し、一つの回路で両
システムの信号につきいずれの機能も選択的に実現でき
るＰＣＭ多重伝送系の受信側の速度変換回路を提供する
ことにある。

〔問題点を解決するための手段〕

本発明においては、独立・従属の両同期システムの信号
を伝送するＰＣＭ多重伝送系の受信側において、受信信
号より抽出したクロックで受信データをエラスチックメ
モリに書きこむとともＫ、該クロックに同期した位相同
期発振器のクロックで読みだす、両同期システム共用の
速度変換回路を設ける。この速度変換回路は、前記書き
こみクロックの入力を禁止するクロック停止信号を定期
的に発生する手段と、スタッフ情報を読みだし、その出
力状況により特定のタイミングに前記クロック停止信号
を発生させるか否かきめる手段とを有し、従属同期シス
テム・独立同期システムの信号に応じてそれぞれ前記両
手段を選択することができる。

〔作用〕

本発明による速度変換回路の基本的動作は従来の速度変
換回路と同一であるが、人力される信号として従属同期
システムの信号には定期的に多重化信号が挿入されてお
り、独立同期システムでは、特定のタイミングにスタッ
フパルスが挿入されている。本発明の回路では、従属・
独立の選択によって、エラスチックメモリの書きこみク
ロックを禁止するクロック停止信号の発生方法を変更で
きる。

これによって、従属同期システムでは多重化信号を、独
立同期システムではスタッフパルスを分離除去して、速
度変換をなすことができる０〔実施例〕本発明の一実施例を、図面を参照して説明する。第１図
は回路ブロック図、第２図がタイムチャートでおる。本
実施例では便宜上データは１列としている。複数の列数
にも適用可能なことはいうまでもない。

第１図で、エラスチックメモリ１０６は、第１クロツク
（受信信号から抽出されたクロック）１１０入力する分
局器１０１．第２クロック（位相同期ループの位相同期
発振器１１００周波数クロック）２００人力する分局器
１０２によって人力データ１０の書きこみ、出力データ
父の読みだしが制御される。第１クロツク１１と第２ク
ロツク加とは位相比較回路１０３によって位相比較をな
し、ループフィルタ１０９２位相同期発振器１１０から
なる位相同期ループによって同期している。第１クロツ
ク１１は、ゲート１００において、クロック停止信号４
３があるとき入力を阻止される。

本回路の前段において、人力信号から第１クロツク１１
と、フレーム同期パルス加とが抽出される。フレーム同
期パルスＩはフレームタイミング発生回路１０４に入力
し、第１クロツク１１のクロックから、多重化信号タイ
ミングパルス４０およびスタッフタイミングパルス４１
を作成する。

スタッフパルスはスタッフタイミングパルス４１の示す
一定の位置に周期的に入れるが、現実にスタッフパルス
を挿入したか否かは、人力データ１０の中にスタッフ情
報として伝達されてくる。

スタッフ情報よみだし回路１０５はその判定をなし判別
信号４２を出力する。

従属・同期システムの選択は選択スイッチ１０７で行な
い、制御回路１０８はフレームタイミング発生回路１０
４からの出力である多重化信号タイミングパルス４０．
スタッフタイミングパルス４１を入力して、クロック停
止信号４３を出方する。

以下、本発明の回路動作につき説明する。第２図に示す
ように、入力データ１ｏは１フレーム内にＮビットとと
に多重化信号が挿入されているものとする。まず、従属
同期システムの信号が入力された場合につき述べる。選
択スイッチ１０７はアース（Ｅ）側に倒す。接地信号が
制御回路１０８に入力されることＫなるから、制御回路
１０８はスタッフタイミングパルス４１に無関係に、多
重化信号タイミングパルス４０によって、周期的にクロ
ック停止信号（負信号）４３を出力する。これによって
ゲート１００は周期的にクロック入力を禁止するので、
多重化信号はエラスチックメモリ１０６に書きこまれな
い。そこでエラスチックメモリ１０６を順次よみ出せば
出力データ団はＮ−１ビツトずつ配列され、受信側の速
度変換がなされる。このように従属同期システム用の速
度変換回路が実現される。

次に独立同期システムの信号の場合につき説明する。こ
の場合には、スタッフパルスを挿入してスタッフ同期を
行なった信号が入力する。

選択スイッチ１０７をＴ＠に倒し、スタック情報よみだ
し回路１０５の出力である判別信号４２を制御回路１０
８に入力させる。スタッフタイミングパルス４１のタイ
ミングにおいて、判別−信号４２の結果によりクロック
停止を行なうか否か決定されることになるから独立同期
システム用の速度変換回路が実現される。

〔発明の効果〕

以上、詳しく説明したように、本発明の回路は、従属同
期システム用、独立同期システム用に共通に用いられる
速度変換回路であって、スイッチの切替え設定によシ任
意に変更することができる。そのため、用途向けに２種
類の回路を設計・製造する場合に比べて、設計・生産に
係るシステムコストを格段と下げることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路ブロック図、第２
図は本発明の回路の各部波形を示すタイムチャートであ
る。１０・・・人力データ、　１１・・・第１クロツク、加
・・・第２クロツク、　美・・・フレーム同期パルス、
４０・・・多重化信号タイミングパルス、４１・・・ス
タッフタイミングパルス、４２・・・判別信号、　４３
・・・クロック停止信号、■・・・出力データ（速度変
換データ）、１００・・・ゲート、　　１０１　、１０
２・・・分周器、１０３・・・位相比較回路、１０４・・・フレームタイミング発生回路、１０５・・
・スタッフ情報読みだし回路、１０６・・・エラスチッ
クメモリ、１０７・・・選択スイッチ、　　１０８・・・制御回路
、１０９・・・ループフィルタ、１１０・・・位相同期発振器。

Claims

【特許請求の範囲】従属・独立の両同期システムの信号を伝送するＰＣＭ多
重伝送系の受信側において、受信信号より抽出したクロ
ックで受信データをエラスチックメモリに書きこむとと
もに、該クロックに同期した位相同期発振器のクロック
で読みだす、両同期システム共用の速度変換回路であっ
て、前記書きこみクロックの入力を禁止する、クロック停止
信号を定期的に発生する手段と、スタッフ情報をよみだ
し、その出力状況により特定のタイミングに前記クロッ
ク停止信号を発生させるか否かきめる手段とを有し、従
属同期システム・独立同期システムの信号に応じてそれ
ぞれ前記両手段を選択することを特徴とするＰＣＭ受信
装置の速度変換回路。