KR0164121B1 - 에스티엠-4, 에스티엠-16, 디에스-3 신호간의 상호교차기 - Google Patents
에스티엠-4, 에스티엠-16, 디에스-3 신호간의 상호교차기 Download PDFInfo
- Publication number
- KR0164121B1 KR0164121B1 KR1019950055913A KR19950055913A KR0164121B1 KR 0164121 B1 KR0164121 B1 KR 0164121B1 KR 1019950055913 A KR1019950055913 A KR 1019950055913A KR 19950055913 A KR19950055913 A KR 19950055913A KR 0164121 B1 KR0164121 B1 KR 0164121B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- synchronous
- clock
- unit
- aug
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 65
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
Abstract
본 발명은 AU급 신호 상호교차기를 구성하는데 있어서 동기식 신호 입출력부와 AU급 신호 상호교차부간에 AUG 신호 4개를 다중화한 77.76Mbps 데이타의 접속 관계를 접속수단간 동일하게 하므로서 AU급 신호 상호교차부에 접속되는 입출력신호의 종류에 관계없이 상호 교차를 용이하게 하고, 다중화된 AUG 신호를 형성하는 유니트들의 상호교체를 통해 혼용 운용을 가능하게 하여 융통성 있는 기능구성을 가질 수 있을 뿐만 아니라, 접속되는 신호를 병렬 처리하므로서 80MHz 미만의 속도로 안정된 분배장치를 제공할 수 있는 효과가 있다. 또한, 동기클럭원의 기준클럭을 시스템클럭 동기부에서 조정하므로서 지연소자 양을 줄일 수 있는 AU급 신호 상호교차기를 제공하고, 특히 동기식 STM-4/16 전송신호처리와 AU급 신호 상호교차 기능을 통합 수용하는 장치를 제공할 수 있는 효과가 있다.
Description
제1도는 본 발명에 따른 STM-4, STM-16, DS-3 신호간의 AU급 신호 상호교차기 구성을 위한 기능 블럭도.
제2도는 본 발명에 따른 동기식 STM-4 입출력부와 AU급 신호 상호 교차부 및 시스템 클럭 동기부 간 신호 접속도.
제3도는 본 발명에 따른 동기식 STM-16 입출력부와 AU급 신호 상호 교차부 및 시스템 클럭 동기부간 신호 접속도.
제4도는 본 발명에 따른 DS-3 시험신호 접속부와 AU급 신호 상호 교차부 및 시스템 클럭 동기부간 신호 접속도.
제5도는 제2도, 제3도, 제4도의 신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 동기식 STM-4 입출력부 2 : 동기식 STM-16 입출력부
3 : DS-3 시험신호 접속부 4 : AU급 신호 상호교차부
5 : 시스템 클럭 동기부
본 발명은 동기식 622.08Mb/s 신호(이하 STM(synchronous transfer mode)-4라 표기함)와 동기식 2488.32Mb/s 신호(이하 STM-16이라 표기함)를 입출력 신호로 하고, 시험 신호용으로 44.736Mb/s 신호(이하 DS(digital signal level)-3라 표기함)를 접속하여 이들 신호간에 AU(administration unit)-3급(50M급), 또는 AU-4급(150M급) 신호의 상호교차기 구성에 관한 것이다.
본 발명은 AU급 신호 상호교차기를 구성하는데 있어서 동기식 신호 입출력부와 AU급 신호 상호 교차부간에 AUG(AU Group)(병렬로 19.44Mb/s) 신호 4개를 다중화한 77.76Mbps 데이타의 접속 관계를 접속수단간 동일하게 하므로서 AU급 신호 상호 교차부에 접속되는 입출력신호의 종류에 관계없이 상호 교차를 용이하게 하고, 다중화된 AUG 신호를 형성하는 유니트들의 상호 교체를 통해 혼용 운용을 가능하게 하여 융통성 있는 기능구성을 가질 수 있을 뿐만 아니라, 접속되는 신호를 병렬 처리하므로서 80MHz 미만의 속도로 안정된 분배장치를 제공할 수 있는 AU급 신호 상호교차기를 제공하는데 그 목적이 있다.
또한, 본 발명의 목적은 동기 클럭원의 기준 클럭을 시스템 클럭동기부에서 조정하므로서 지연소자 양을 줄일 수 있는 AU급 신호 상호교차기를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 제 1 동기식 전달 모드 신호, 제 2 동기식 전달 모드 신호, 디지틀 신호간의 AU(administration unit)급 상호교차기에 있어서, 상기 제 1 동기식 전달 모드 신호를 수신하여 AUG 신호를 역다중화하고 AU 프레임 정렬기능을 거친후 역다중화된 제 1 데이타 신호, 제 1 기준 클럭 및 제 1 병렬클럭을 생성하고, 제 2 데이타 신호, 제 2 기준 클럭 및 제 2 병렬클럭을 입력받아 상기 제 1 동기식 전달 모드 신호와 동일한 형태의 동기식 전달 모드 신호를 생성하는 제 1 동기식 신호 입출력부; 상기 제 2 동기식 전달 모드 신호를 수신하여 AUG(AU Group) 신호를 역다중화하고 AU 프레임 정렬기능을 거친후 역다중화된 제 3 데이타 신호, 제 3 기준 클럭 및 제 3 병렬클럭을 생성하고, 제 4 데이타 신호, 제 4 기준 클럭 및 제 4 병렬클럭을 입력받아 상기 제 2 동기식 전달 모드 신호와 동일한 형태의 동기식 전달 모드 신호를 생성하는 제 2 동기식 신호 입출력부; 디지틀 신호를 외부 접속하거나 유니트 내부에서 DS-3급 또는 AU-4급 의사 랜덤 패턴을 생성하여 다중화된 제 5 데이타 신호, 제 5 기준 클럭 및 제 5 병렬클럭을 생성하고, 제 6 데이타 신호, 제 6 기준 클럭 및 제 6 병렬클럭을 입력받아 상기 디지틀 신호와 동일한 형태의 디지틀 신호를 생성하는 디지틀 시험신호 접속부; 상기 제 1 동기식 신호 입출력부, 제 2 동기식 신호 입출력부, 디지틀 시험신호 접속부의 출력을 수신하여 다중화된 AUG 신호 내의 AU-4 또는 AU-3 경로 신호를 상호 교차한 후 다시 다중화된 AUG 데이타를 생성하는 상기 제 1 동기식 신호 입출력부, 동기식 제 2 동기식 신호 입출력부, 디지틀 시험신호 접속부에 각각 출력하는 AU급 신호 상호 교차부; 및 상기 제 1 동기식 신호 입출력부, 제 2 동기식 신호 입출력부, 디지틀 시험신호 접속부 및 AU급 신호 상호 교차부에서 요구되는 타이밍 신호, 기본 클럭신호, 및 기준클럭을 제공하는 시스템 클럭 동기부를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 이용하여 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 STM-4, STM-16, DS-3 신호간의 AU급 상호교차기 구성을 위한 기능 블럭도이다.
AU급 상호교차기는 입출력신호로서 STM-16 또는 STM-4의 양방향 전송신호를 수용하게 된다. 동기식 STM-4 입출력부(1)에서는 STM-4 신호를 수신하여 AUG 신호 4개를 역다중화하고 AU 프레임 정렬기능을 거친후 4개의 AUG가 다시 다중화된 77.76Mbps 신호를 형성하여 AU급 신호 상호교차부(4)와 접속한다. 동기식 STM-16 입출력부(2)에서는 STM-16 신호를 수신하여 AUG 신호 16개를 역다중화하고 AU 프레임 정렬기능을 거친후 16개의 AUG가 다시 4대의 다중화된 77.76Mbps 신호를 형성하여 AU급 신호 상호 교차부(4)와 접속한다. DS-3 시험신호 접속부(3)에서는 DS-3 신호를 외부 접속하거나 유니트 내부에서 DS-3급 또는 AU-4급 의사 랜덤 패턴을 생성하여 AUG로 다중화하여 77.76Mbps 신호를 형성하여 AU급 신호 상호교차부(4)와 접속한다. 이들 다중화된 AUG 데이타를 수신한 AU급 신호 상호 교차부(4)에서는 다중화된 AUG 신호 내의 AU-4 또는 AU-3 경로 신호를 상호 교차한 후 다시 다중화된 AUG 데이타를 형성하여 해당신호의 기능부로 전송한다. 이때, 각 기능블럭에서 요구되는 타이밍 신호, 기본 클럭신호 77.76MHz와 기준클럭 8KHz는 시스템 클럭 동기부(5)에서 제공한다.
제2도는 동기식 STM-4 입출력부와 AU급 신호 상호 교차부 그리고 시스템 클럭 동기부간 접속 수단이다.
동기식 STM-4 입출력부(1)는 수신 STM-4 신호에서 재생된 622.08MHz 클럭을 이용하여 STM-4 신호처리 및 AU 포인터 해석을 수행하여, AU 포인터 생성을 위해서 시스템 클럭동기부에서 병렬 AUG 클럭 77.76MHz와 8KHz_A를 이용하여 77.76Mb/s의 다중화된 AUG데이타 D_77.76Mb/s를 형성한다. AU급 신호 상호교차부(4)와의 접속은 77.76Mb/s의 AUG데이타 D_77.76Mb/s와 AUG 프레임의 시작점을 알려주는 기준 클럭 D_8KHz, 2분주한 병렬 AUG 클럭 D_38.88MHz와 함께 접속한다. AU급 신호상호 교차부(4) 내부에서는 2 체배기 회로를 이용하여 D_38.88MHz 클럭을 체배하여 77.76MHz 클럭을 형성하여 데이타를 회복하고, 시스템 클럭동기부의 8KHz_B 기준클럭을 이용하여 입력되는 여러개의 다중화된 AUG 데이타의 위상을 정렬한 후 AU-3 또는 AU-4 상호교차를 수행한다. 그 역방향 과정은 AU급 신호상호교차부에서2분주한 병렬 AUG 클럭 U_38.88MHz, 77.76Mb/s의 AUG 데이타 U_77.76Mb/s, AUG 프레임의 시작점을 알려주는 기준클럭 U_8KHz를 형성하여 송신하면, 동기식 STM-4 입출력부 내부에서는 동일한 2체배기 회로를 이용하여 데이타를 재생한 후 시스템클럭동기부의 8KHz_A 기준클럭을 이용하여 위상을 정렬한 후 STM-4 신호를 형성하여 출력시킨다.
제3도는 동기식 STM-16 입출력부는 수신 STM-16 신호에서 재생된 2488.32MHz 클럭을 이용하여 STM-16 신호처리 및 AU 포인터 해석을 수행하고, 포인터 생성을 위해서 시스템 클럭 동기부에서 병렬 AUG 클럭 77.76MHz와 8KHz_A를 이용하여 77.76Mb/s의 다중화된 AUG데이타 D_77.76Mb/s를 형성한다. AU급 신호 상호교차부와의 접속은 77.76Mb/s의 AUG데이타 D_77.76Mb/s 4개의 AUG 프레임의 시작점을 알려주는 기준클럭 D_8KHz, 2분주한 병렬 AUG 클럭 D_38.88MHz와 함께 접속한다. AU급 신호 상호교차부 내부에서는 2체배기 회로를 이용하여 D_38.88M
Hz 클럭을 체배하여 77.76MHz로 형성하여 데이타를 회복하고, 시스템클럭동기부의 8KHz_B 기준클럭을 이용하여 입력되는 여러개의 다중화된 AUG데이타의 위상을 정렬한 후 AU-3 또는 AU-4 상호교차를 수행한다. 그 역방향 과정은 AU급 신호상호교차부에서 2분주한 병렬 AUG 클럭 U_38.88MHz, 77.76Mb/s의 AUG 데이타 U_77.76Mb/s 4개와 AUG 프레임의 시작점을 알려주는 기준클럭 U_8KHz를 형성하여 송신하면, 동기식 STM-16 입출력부 내부에서는 동일함 2체배기 회로를 이용하여 데이타를 재생한 후 시스템 클럭동기부의 8KHz_A 기준클럭을 이용하여 위상을 정렬한 후 STM-16 신호를 형성하여 출력시킨다.
제4도는 시험 신호접속부와 AU급 신호 상호교차부 및 시스템 클럭 동기부간 신호 접속수단이다.
시험신호접속부는 수신된 DS-3 신호를 C-3와 VC-3로 사상하고 AU-3 포인트 생성을 하거나 선택적으로 내부적으로 DS-3 의사 랜덤패턴 생성, 또는 AU-4의사 랜덤패턴을 생성 한후, 시스템 클럭 동기부의 병렬 AUG 클럭 77.76MHz와 8KHz_C를 이용하여 77.76Mb/s의 다중화된 AUG데이타 D_77.76Mb/s를 형성한다. AU급 신호 상호 교차부와의 접속은 77.76Mb/s의 AUG 데이타 D_77.76Mb/s와 AUG 프레임의 시작점을 알려주는 기준클럭 D_8KHz, 2분주한 병렬 AUG 클럭 D_38.88M
Hz와 함께 접속한다. AU급 신호 상호 교차부 내부에서는 2체배기 회로를 이용하여 D_38.88MHz 클럭을 체배하여 77.76MHz을 형성하여 데이타를 회복하고, 시스템 클럭동기부의 8KHz_B 기준클럭을 이용하여 입력되는 여러개의 다중화된 AUG 데이타의 위상을 정렬한 후 AU-3 또는 AU-4 상호교차를 수행한다. 그 역방향 과정은 AU급 신호상호 교차부에서 2분주한 병렬 AUG 클럭 U_38.88MHz, 77.76Mb/s의 AUG 데이타 U_77.76Mb/s, AUG 프레임의 시작점을 알려주는 기준클럭 U_8KHz를 형성하여 송신하면, 시험신호접속부 내부에서는 동일한 2체배기 회로를 이용하여 데이타를 회복한 후 AU 포인터를 해석하고 의사랜덤패턴을 검출하거나 또는 선택적으로 VC-3신호를 역사상한후 DS-3신호를 형성하여 외부로 출력시킨다.
제5도는 제2도, 제3도, 제4도의 신호 파형도이다.
제2도의 동기식 STM-4 신호 입출력부와 AU급 신호 상호교차부 그리고 시스템클럭동기부간 신호파형, 제3도의 동기식 STM-16 신호 입출력부와 AU급 신호 상호교차부 및 시스템 클럭 동기부간 신호파형, 제4도의 시험신호접속부와 AU급 신호 상호교차부 및 시스템클럭동기부간 신호파형은 제5도에서 보는 바와 같이 공통된 신호파형을 가진다. 주 클럭원은 시스템 클럭동기부의 77.76MHz의 병렬 AUG클럭과 기준 클럭 8KHz_A, 8KHz_C 그리고 8KHz_B로서 AUG 전송 프레임의 기준점을 제시한다. 이때, 신호입출력부에서는 8KHz_A의 falling edge를 이용하고 시험신호접속부에서는 8KHz_C의 rising edge를 이용하여 포인트 생성 기준클럭으로 적용하므로서 유니트마다 다른 지연요소를 단순하게 8KHz 클럭의 에지포인트를 다르게 적용하므로서 소요 지연소자의 양을 줄일 수 있다. 유니트 내 지연을 거쳐 AU급 신호 상호교차부와 접속되는 기준클럭 D_8KHz 클럭은 위상이 정렬된 형태로 나타나며, 일한 D_8KHz이 Active Low 지점에서 77.76Mb/s의 다중화된 병렬 AUG데이타 D_77.76Mb/s내의 프레임워드 첫번째 위치(1st A1)를 지시하게된다. AU급 신호 상호교차부와의 접속은 77.76Mb/s의 AUG데이타 D_77.76Mb/s와 AUG 프레임의 시작점을 알려주는 기준클럭 D_8KHz, 2분주한 병렬 AUG클럭 D_38.88MHz와 함께 접속한다. AU급 신호 상호교차부에서는 시스템클럭동기부의 8KHz_B 기준클럭의 rising edge를 이용하여 입력되는 여러개의 다중화된 AUG데이타의 위상을 정렬한 후 AU급 신호 상호교차부내의 지연을 거친후 2분주한 병렬 AUG 클럭 U_38.88MHz, 77.76Mb/s의 AUG 데이타U_77.76Mb/s와 AUG 프레임의 시작점을 알려주는 기준클럭 U_8KHz를 형성하여 입출력부로 출력시킨다.
상기와 같이 이루어지는 본 발명은 AU급 신호 상호교차기를 구성하는데 있어서 동기식 신호 입출력부와 AU급 신호 상호교차부간에 AUG 신호 4개를 다중화한 77.76Mbps 데이타의 접속 관계를 접속수단간 동일하게 하므로서 AU급 신호 상호교차부에 접속되는 입출력신호의 종류에 관계없이 상호 교차를 용이하게 하고, 다중화된 AUG 신호를 형성하는 유니트들의 상호교체를 통해 혼용 운용을 가능하게 하여 융통성 있는 기능구성을 가질 수 있을 뿐만 아니라, 접속되는 신호를 병렬 처리하므로서 80MHz 미만의 속도로 안정된 분배장치를 제공할 수 있는 효과가 있다. 또한, 동기클럭원의 기준클럭을 시스템클럭 동기부에서 조정하므로서 지연소자 양을 줄일 수 있는 AU급 신호 상호교차기를 제공하고, 특히 동기식 STM-4/16 전송신호처리와 AU급 신호 상호교차 기능을 통합 수용하는 장치를 제공할 수 있는 효과가 있다.
Claims (5)
- 제 1 동기식 전달 모드 신호(STM-4), 제 2 동기식 전달 모드 신호(STM-16), 디지틀 신호(DS-3) 간의 AU(administration unit)급 상호교차기에 있어서, 상기 제 1 동기식 전달 모드 신호를 수신하여 AUG 신호를 역다중화하고 AU 프레임 정렬기능을 거친후 역다중화된 제 1 데이타 신호, 제 1 기준 클럭 및 제 1 병렬클럭을 생성하고, 제 2 데이타 신호, 제 2 기준 클럭 및 제 2 병렬클럭을 입력받아 상기 제 1 동기식 전달 모드 신호와 동일한 형태의 동기식 전달 모드 신호를 생성하는 제 1 동기식 신호 입출력부(1); 상기 제 2 동기식 전달 모드 신호를 수신하여 AUG(AU Group) 신호를 역다중화하고 AU 프레임 정렬기능을 거친후 역다중화된 제 3 데이타 신호, 제 3 기준 클럭 및 제 3 병렬클럭을 생성하고, 제 4 데이타 신호, 제 4 기준 클럭 및 제 4 병렬클럭을 입력받아 상기 제 2 동기식 전달 모드 신호와 동일한 형태의 동기식 전달 모드 신호를 생성하는 제 2 동기식 신호 입출력부(2); 디지틀 신호를 외부 접속하거나 유니트 내부에서 DS-3급 또는 AU-4급 의사 랜덤 패턴을 생성하여 다중화된 제 5 데이타 신호, 제 5 기준 클럭 및 제 5 병렬클럭을 생성하고, 제 6 데이타 신호, 제 6 기준 클럭 및 제 6 병렬클럭을 입력받아 상기 디지틀 신호와 동일한 형태의 디지틀 신호를 생성하는 디지틀 시험신호(DS) 접속부(3); 상기 제 1 동기식 신호 입출력부(1), 제 2 동기식 신호 입출력부(2), 디지틀 시험신호 접속부(3)의 출력을 수신하여 다중화된 AUG 신호 내의 여러 경로 신호를 상호 교차한 후 다시 다중화된 AUG 데이타를 생성하는 상기 제 1 동기식 신호 입출력부(1), 동기식 제 2 동기식 신호 입출력부(2), 디지틀 신험신호 접속부(3)에 각각 출력하는 AU급 신호 상호 교차부(4); 및 상기 제 1 동기식 신호 입출력부(1), 제 2 동기식 신호 입출력부(2), 디지틀 시험신호 접속부(3) 및 AU급 신호 상호 교차부(4)에서 요구되는 타이밍 신호, 기본 클럭신호, 및 기준클럭을 제공하는 시스템 클럭 동기부(5)를 포함하여 이루어지는 것을 특징으로 하는 AU급 상호교차기.
- 제1항에 있어서, 상기 시스템 클럭 동기부(5)는, 동기 클럭을 발생하는 동기 클럭 발생부(51); 및 발생된 동기 클럭을 분배하는 동기 클럭 분배부(52)를 포함하여 이루어지는 것을 특징으로 하는 AU급 상호교차기.
- 제1항에 있어서, 상기 제 1 동기식 전달 모드 신호는 622.08Mb/s인 것을 특징으로 하는 AU급 상호교차기.
- 제1항에 있어서, 상기 제 2 동기식 전달 모드 신호는 2488.32Mb/s인 것을 특징으로 하는 AU급 상호교차기.
- 제1항에 있어서, 상기 디지틀 신호는 44.736Mb/s인 것을 특징으로 하는 AU급 상호교차기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950055913A KR0164121B1 (ko) | 1995-12-23 | 1995-12-23 | 에스티엠-4, 에스티엠-16, 디에스-3 신호간의 상호교차기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950055913A KR0164121B1 (ko) | 1995-12-23 | 1995-12-23 | 에스티엠-4, 에스티엠-16, 디에스-3 신호간의 상호교차기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970056287A KR970056287A (ko) | 1997-07-31 |
| KR0164121B1 true KR0164121B1 (ko) | 1998-12-01 |
Family
ID=19444085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950055913A KR0164121B1 (ko) | 1995-12-23 | 1995-12-23 | 에스티엠-4, 에스티엠-16, 디에스-3 신호간의 상호교차기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0164121B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100312227B1 (ko) * | 1999-07-31 | 2001-11-03 | 윤종용 | 동기식디지털계위 전송장비 제어방법 |
-
1995
- 1995-12-23 KR KR1019950055913A patent/KR0164121B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970056287A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001711A (en) | Complex multiplexer/demultiplexer apparatus | |
| CN1059437A (zh) | 同步数字系统码速再调整 | |
| JPH0779210A (ja) | 伝送システム | |
| JPH07202839A (ja) | デジタル情報パケットのアライメントのための回路と方法 | |
| CA2087048C (en) | Derivation of vt group clock from sonet sts-1 payload clock and vt group bus definition | |
| KR0164121B1 (ko) | 에스티엠-4, 에스티엠-16, 디에스-3 신호간의 상호교차기 | |
| CN1183867A (zh) | 同步数字分级数据传输系统的重新定时装置 | |
| RU97120125A (ru) | Устройство восстановления синхронизации для синхронной цифровой иерархической системы передачи данных | |
| US7031351B2 (en) | Serial data mapping apparatus for synchronous digital hierarchy | |
| YU163790A (sh) | Postupak unakrsnog povezivanja sa stm-1 signale sinhrono digitalne multipleksne hijerarhije | |
| WO2004088890A1 (fr) | Procede et appareil d'alignement de trames | |
| US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
| JPS58184853A (ja) | フレ−ム同期信号插入方式 | |
| KR0126846B1 (ko) | 에스티엠-4(stm-4)급 다중장치 | |
| KR940010201B1 (ko) | 전송장치의 병렬처리 방식에 의한 ds3/ds4 신호의 다중화 회로 | |
| JPS6125340A (ja) | 速度変換回路 | |
| JPS6330822B2 (ko) | ||
| KR100263383B1 (ko) | 광 가입자 전송장치에 있어서의 분기/결합 장치 | |
| JPH0134490B2 (ko) | ||
| JP2002508127A (ja) | データストリームの適応および通過接続のための方法および回路装置 | |
| KR100263382B1 (ko) | 광 가입자 전송장치에 있어서의 tsi기능을 위한 tu 포인터및 au 포인터 정렬 장치 | |
| JPH0993214A (ja) | 多チャネルデコーダデータの多重同期処理方式 | |
| KR0152724B1 (ko) | E1-ds3 다중/역다중 장치 | |
| JP2671796B2 (ja) | 通信システムにおける伝送路遅延測定装置 | |
| JPH10150422A (ja) | 多重分離装置及びフレームパルス生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030901 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |