CN1059437A - 同步数字系统码速再调整 - Google Patents
同步数字系统码速再调整 Download PDFInfo
- Publication number
- CN1059437A CN1059437A CN91104363A CN91104363A CN1059437A CN 1059437 A CN1059437 A CN 1059437A CN 91104363 A CN91104363 A CN 91104363A CN 91104363 A CN91104363 A CN 91104363A CN 1059437 A CN1059437 A CN 1059437A
- Authority
- CN
- China
- Prior art keywords
- indication
- benchmark
- node
- data
- regularly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0623—Synchronous multiplexing systems, e.g. synchronous digital hierarchy/synchronous optical network (SDH/SONET), synchronisation with a pointer process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
在同步SDH传输网络的结点处指示操作数字
TDM数据流以便调整传输中的该数据流的方法,该
传输网络的结点有一个结点频率,其特征是利用线路
基准和线6和时钟从数据流中提取定时指示,该线路
时钟频率是线路基准的倍数,利用该结点基准和一个
结点时钟将提取的定时指示转换成基准值,利用该基
准值产生一个结定时指示,将该结点定时指示与读地
址和数据指示进行比较,按比较结果对缓冲存储器的
读出进行调整。
Description
本发明涉及数据数字传输,特别是被称作SDH(同步数字系统)的数据传输。
自60年代和70年代初期24路和30路PCM(脉码调制)系统引入后不久,时分复用被用来将4个这样的系统中的系列比特流合成为一个比特流以便更经济的传输,这被称作二次群数字复用,随后的发展导致了三次群,四次群和五次群的复用,因为有更多的比特流被合成。从传统上讲在一个系统中将电话,数据和其它通信量合并到最高的比特率的利用使经济传输成为可能。
该系统中每级有几个比特流(称作“各分支”),由被称作“muldex”(简称“mux”)的多路复用/分离器将这些比特流合并或分离。在该系统中选择这样的步骤以使在复用/分离器成本与传输成本之间,传输量与经济平衡都能适应。
自80年代中期以来随着更高级(群)的出现和基于基本同步的网络,在这方面有了很大进步以致定义了新的muldex系统。光纤的带宽特性改变了传输和muldex成本之间的平衡,与铜缆和无线电比较,由于更高级(群)的出现使得成本更低。另外,同步运行也能使复用到更高比特率更加简洁并能使与新的转接业务有关的转接成本降低。
然而,SDH必须在不是严格同步的状态下操作,真正同步网络的概念取决使用同一时钟的所有联接部件。实际上,每个运行部分都要有它自己的时钟以确保可靠,所以有几个“主”时钟同时存在并且每个主时钟都有很高的稳定性,但是它们之间仍有微小差异。因此,并非所有复用器的输入都是真正同步的。这样,数据流(通常包括已复用的数据流)当到达网络结点或转接时需要调整到与进入的数据流速率相匹配,这些进入的数据流相对接收结点来说有它自己的线路频率。
另一个问题是,在所谓的同步网络中,由于传输通道传播延迟的慢变导致复用器输入的漂移,例如,这些慢变可能是电缆温度漂移引起和同步卫星每天的运行所引起。
因此,多路复用器接收各支路的准同步输入,复用器不仅必须在这些输入中插入比特码,而且它必须也能够在分离器中复原出各原始分支信号。因此在插入分支信号前,它们必须真正同步,这由“码速调整”来完成,这里所说的码速调整是指将一个分支信号的源频率与传送或载频同步的过程,并且还包括利用从这个分支输入得到的源时钟的时钟为每个分支将输入数据写入分别的先入先出(FIFO)缓冲存储器中。可由称作运载时钟的一个普通读出时钟从所有存储器中平行读出下一个数据,为了避免存储溢出,要使得读出或运载时钟比予期的最快的时钟还要快。为了防止存储器倒空,为每个独立分支从读时钟偶尔移出一个脉冲以致从存储器中读不到数据比特。在传输通道接收端的复用器移出一个伪比特传送,这被称作正码速调整。
负码速调整与正码速调整相反,当读时钟相对缓冲存储器不足以快到能防止存储器溢出时才被使用。在存储器中偶尔移出一个额外数据比特并在备用时间间隙中传送。正负码速调整能在同一个复用器中使用并且这种联合过程叫做正/零/负码速调整。码速调整并不限于单个比特的插入或移出,它能在多比特级中实现,SDH是基于8比特二进位组,因此码速调整是在8比特级中实现。
正/零/负码速调整是为SDH设计的码速调整技术,在SDH中,当网络同步或出现一段时期的同步时,就会有相当长一段时间不进行码速调整,大于一秒的数字就有可能导致大于一整天的数字。这种码速调整的过程由被称作数据指示的部分控制,为此目的而使用数据指示被称作指示操作。当进行码速调整时,在一给定期内发送8比特左右。结果是当正或负码速调整产生一个最终2084千比特/秒的分支输出时就会有一个约4微秒的相位跃变。然而由CCITT建议G.823有关偏差和漂移的规定(表1第3部分),超过了一个1.5比特(732ns)的相移低频极限,这个极限已经认为是过大了。因此SDH网络的用户应当把码速调整所引起的相移看作漂移,这样的一个相移可在CCITT建议下解决,但最小时限在50秒内并为正弦跃变。
然而,只考虑端对端通信线路8比特相级最大数目计算漂移量是不够的,还必须加上从网络时钟基准中得到线路漂移。如果由SDH承载这些线路,那么就会有3倍的相级数目,这是因为每端结点都移动了它们的时钟,由于时钟基准线路的相级,那么会有更多的相级被挤进通信线路,这能引起大于18微秒的漂移,这就意味着在传送的数据中引起一个滑动,导致数据丢失和降低传输。
已经提出了解决这个问题的方法,它包括使首先极化的正常码速调整进入载频,如果在源频和载频之间没有相对漂移,那么就与所说的正常码速调整的速率相同产生一个相反极化的码速调整,提高或降低所说相反极化码速调整的产生速率以补偿源频与载频之间的漂移。
然而,解决码速调整问题的另一方法更加有效,这种方法是在码速再调整过程中遵从规则系统的特性。
因此本发明包括一种在一个同步SDH传输网络的结点处指示操作一个数字TDM数据流,以便调整在传输中的该数据流的方法,该数据流有一个特定线路频率并由若干帧组成,每帧包含一个基准字码,该传输网络结点有一个结点频率。该方法包括在结点缓冲存储器中存储输入的数据流,利用输入数据流的线路基准为每帧从数据流中提取一个数据指示,该数据指示指出在该缓冲存储器中该帧基准字码的位置,其特征是利用线路基准和线路时钟从输入的数据流中提取定时指示,该线路时钟的频率是线路基准的倍数,利用该结点基准和一个结点时钟将提取的定时指示转换成一个基准值,利用该基准值产生一个结点定时指示,该结点定时指示与一个读地址和数据指示进行比较,根据比较结果对从缓冲存储器中的读出进行调整。
本发明还包括实现上述方法的设备。
因此,在定时指示值不变的情况下有可能数据指示值变化,以及在数据指示值不变的情况下定时指示值变化。
为了使本发明更容易被理解,以下结合实施例具体描述,参考以下附图,其中:
图1给出了一个ISDN网络结点;
图2为定时基准示意图;
图3是定时指示字格式;及
图4是根据本发明的重新调整电路方框图。
众所周知的欧洲同步muldex是将30个话路从2兆比特/秒组合成一个PCM(脉冲代码调制)信号,在CCITT建议G.704中对该帧结构作了定义。在编码过程中所有话路都使用同一2兆比特/秒的时钟,该系统的主要特点包括相互同步的基本组件,为插入传输辅助业务和多路复用器辅助操作,每一基本组件在帧结构中都留有空间。这些组件是以125微秒时间间隔为基准的,如果加入合适的帧存储器就能横向连接64千比特/秒。
正如前面描述的那样,SDH中的问题是由于多路复用器的输入漂移造成的,在一系列的复用和转接过程中除非采取措施,否则总的延迟被证明是不可接受的。
存储和延迟在数字转接操作时是固有的,但是在同步muldex中如果该muldex能够传送在它的输入中任何漂移或移动的方位和程度的细节,就可使它们减小。一种提出实现该目的方法是有效负载指示系统,在该系统中“指示”二进位组与一个复用器帧的起始点组合,在一帧内,可找到这些指示二进位组显现的基准字码(帧校准字码或在该帧内通信块的起始),由于时钟与通信量漂移的组合,所以指示改变数值。
参考图1,该图给出了一种典型的muldex的部分结构,输入数据线路为1,1a…1n,它们分别终止在SDH线路终端2,2a…2n,还有相应的输出数据线路,3,3a…3n。每个终端2…2n都与一个三重转接盘4,4a,4b连接。从以上描述中不难看出,每一输入线路都有一个由它的线路基准决定的速率,这种线路基准与转接基准不相一致,虽然理想上这种线路基准与转接基准应当一致。图1仅仅是在一个SDH传输网络中结点的一个例子,一般说来每个输入数据流都有它自己的线路基准,并且一个结点也有一个结点基准。
图1中的A部分为SDH线路终端2n的放大图,其它终端与此一致。图中输入、输出线路1n,3n与光学接口(5)相接,输入线路被重调器电路(6)再调整,重调器电路(6)与三重/差异检测器7连接,该检测器与转接盘的三个相同部分4a,4b,4c连接,线路终端还包括一个由处理器(图中末画出)控制的控制电路8,除重调器电路6的细节将在下面描述外,这种安排完全是现有技术。
参照图2,该图给出了已知的有效负载或数据指示与一个附加指示之间的关系,该附加指示是本发明的主体,它被称作定时指示。
图2还给出了一个线路基准,这是一个8千赫基准倍增后给出155.52兆赫线路时钟和19.44兆赫线路二进位组时钟。当一帧中9行的第1行的第1个二进位组(共270个)到达线路接口时便认为它是存在的。当重调器从线路中收到一个STM-1时,就可以从SOH(部分辅助操作)中提取VC4数据指示并加以确定,数据指示是一个值,在图2中以(r)表示,从中就可以计算出该帧中基准字码的位置。(图2中有关符号的意义,请参见第11页)
一旦提取确定的数据指示,该指示的r值减小。当把它写入缓冲器时总能收到一个VC4字码。由减小的指示值来确定每个写入字码的地址。线路基准有一个125微秒的时间间隔,这个间隔是由它的连续8千赫基准标志间的时间来确定的。对一个VC4有效负载,数据指示(由现行SDH标准定义)有783个可能值。这样,对于一个r值,数据线路基准(如图2所示)在线路基准之后有r×125/783微秒。该数据线路基准在大约由重调器从该线路接收该基准字码时产生,这个基准字码是数据指示基准的VC4的第1个字码,有时是二进位组。因此基准字码总可以写在缓冲器的零位置。
这是数据指示的唯一功能。
从缓冲器中提取跟随Complimentary操作。
一个读缓冲地址计数器(满范围783)被用作寻址缓冲器的地址为VC4有效负载提取字码。随着每个字码被提取计数器递减。
在转接基准时,如图2所示,读计数器,并且(R)值被用作数据指示,即它指出了输出有效负载中基准字码的位置。该转接基准在转到线路基准时是等效值,并且它还能处理线路和转接基准间的可能相移,这正是本发明所在。该转接基准为8千赫基准,倍乘后可给出155.52兆赫转接输出比特时钟和更有用的19.44兆赫转接二进位组时钟。当再生的SDH流的9行中的第1行的270个二进位组的第1个二进位组离开重调器接口时便认为转接基准存在。
当读缓冲地址计数器在零位置时可以从缓冲器中读取基准字码,这就保证了写、读数据指示是同步的。基准字码是由SDH格式中的2430个二进位组的3个二进位组传送。
在读缓冲地址计数器回零时就出现相应的数据转接基准,该数据转接基准是8千赫基准,在基准二进位组大约离开重调器时产生。对一个VC4有效负载来说,该指示(由现行SDH标准定义)有783个可能值。如果这个数据指示值为R,那么转接基准后数据线路基准就出现R×125/783微秒。
根据本发明,码速再调整过程还包括一个进一步的指示,这被称作定时指示。定时指示是从定时线路基准中获得的,定时线路基准是一个8千赫基准,在重调器从线路中大约收到基准二进位组时产生。
对AU4,AU3和TU3来说期望由H3二进位组携带定时指示,而对于TU2,TU12和TU11来说由V3二进位组携带定时指示,一个定时指示由13比特携带,因此需要两组二进位组携带一个指示。
对AU4来说H3域有24比特,但所有其它有效负载结构都使用只有8比特的H3和V3域,因此就需要两个连续的H3和V3二进位组来传送一个完整的定时指示。
当然,是在码速调整期使用H3和V3二进位组,但是即使在最高调整速率时也仅有25%的V3二进位组被用于码速调整。为了保持共同格式,对AU4来说只有H3域的第7列的8个比特被使用,H3或V3二进位组的最高有效比特能指示出是否剩余比特形成了定时指示的低位有效的7个比特还是高位有效的6个比特。
对于一个VC4有效负载,该定时指示(没有被现行SDH标准定义)有6480个可能值。在定时线路基准后,如果这个定时指示值为g,那么该定时基准有(g×125/6480)微秒。与数据指示方式类似,定时指示也是由一个值确定,本文的g是从SOH中提取并被确定的。
一旦被确定的定时指示被提取,指示g值以每次19.29毫微秒递减直到零值。该递减的起始与线路基准对应,该时间减到零时与定时线路基准对应。
一旦到达所述的零状态,就在定时线路基准信号中挤进一个“状态改变”。
这种“状态改变”由转接51.84兆赫时钟取样,这样就有高达19.29毫微秒的取样误差。
这种“状态改变”被用于保持计数器的(g′)值,该计数器在转转接基准时从零开始计数,这就给出了一个与该转接基准有关的定时线路基准。
因为一个重调器的目的必须是减小相位畸变,那么在定时线路基准和定时转接基准间它必须有一个恒定的延时,这个延时必须足够复盖SOH格式颤动的影响。因此,产生一个定时转接基准并且这个基准滞后于定时线路基准一个常数(C)即19.29毫微秒。将C与计数器中的固定值(g′)相加便得到定时转接指示。
因此定时转接基准已从定时线路基准得出并有一个由取样误差引起的19.29毫微秒的相位畸变的最大值。
重新产生的定时转接指示能不断地插入输出的VC4的H3二进位组中。
图3给出了典型的定时指示的格式。
参照图4,这是一个框图,给出了利用上述数据和定时指示的一个具体实例,它与图1中的调整器电路6对应。
图中10为输入数据流,11为线路基准,12为51.84兆赫时钟。输入数据流写入数据缓冲器13中,而在由线路基准11和线路时钟12控制下的数据指示提取电路14中提取数据指示。将定时指示,线路基准11和线路时钟12都接到一个定时基准发生器15上,将定时基准发生器15的输出接到与51.84兆赫转接时钟17相连的定时传递电路16上。
将定时传递电路16的输出与定时指示发生器18连接,并且将8千赫转接基准17和51.84兆赫转接时钟19接到定时指示发生器18上。转接时钟17和转接基准19都加到一个读地址和数据指示发生器20上。该发生器20向数据缓冲器13提供读地址用以产生一个输出数据流21。由一个比较和码速调整控制电路22对读数据指示和转接定时指示进行比较,将这两个指示间的差值输送到读地址和数据指示发生器20,通过码速调整,发生器20对转接数据指示值进行修正。
通过数学运算将定时转接指示转换成等值的数据转接指示,并将这个等效值与用于从数据缓冲器13中读数据二进位组的实际数据转接指示进行比较,就能确定实际数据转接指示是否是正确值。起动适当的正或负码速调整程序对实际的数据转接指示进行调整,或者,对于总体误差,如加电误差,就用新的指示指定程序,这些程序已由SDH建议定义。
因为定时指示只给出了有效负载的相位指定,由于一个负码速调整或指示域中的错误引起的定时指示的偶尔丢失并不关键,通常的一次一个(或2个)增量(或减量)的机制,使得利用一个简单的过滤方法就能滤掉已收到的错误定时指示。
对交互工作,予置或恢复来说允许指示值的较大变化。当在三个连续的时刻收到一个新的值并且这三个值与适合的增量和减量要求一致时,那么这个新的值将被接受。
利用定时指示能够限制由指示操作结点引起的相位畸变为19.29毫微秒。当与不提供定时指示的设备交互工作时,指示操作将引起明显相位畸变。然而,因为一个定时指示被传送进入下一个指示操作结点,如果利用输入定时指示,那么在这下一个结点仅有19.29毫微秒的相位畸变。
当网络中使用定时指示,那么遵从有关CCITT建议的失同步的设计成为可能。
当不使用定时指示时,失同步器将产生大于由G.823允许的1.5UI和由G.824允许的2UI。
比特泄漏不是一个可取的方法,因为它导致相位畸变和产生漂移。当设备不接收定时指示时将使用比特泄漏,并且该设备的用户必须接受业已存在的相位畸变。
附:图2中有关符号的意义
r=数据指示值
g=与8千赫线路基准有关的定时指示值
g′=与8千赫转接基准有关的取样定时指示值
G=转接定时指示值
R=转接数据指示值
C=恒定的码速调整延迟值
除已给出的外都是以微秒为单位
Claims (4)
1、一种在一个同步SDH传输网络的结点指示操作一个数字TDM数据流以便调整在传输中的该数据流的方法,该数据流有一特定线路频率并且由若干帧组成,每帧包含一个基准字码,该传输网络的结点有一个结点频率,本方法包括在结点处的缓冲存储器中存储输入的数据流,利用输入数据流的线路基准为每帧从数据流中提取一个数据指示,该数据指示指示了在缓冲存储器中该帧基准字码的位置,其特征是利用线路基准和线路时钟从输入数据流中提取定时指示,该线路时钟的频率是线路基准的倍数,利用该结点基准和一个结点时钟将提取的定时指示转换成一个基准值,利用该基准值产生一个结点定时指示,将该结点定时指示与一个读地址和数据指示进行比较,根据比较结果对从缓冲存储器中的读出进行调整。
2、根据权利要求1所述的方法,进一步的特征是结点时钟频率是该结点频率的一个倍数。
3、根据权利要求2所述的方法,进一步的特征是结点时钟和结点基准之间的频率关系与线路时钟和线路基准之间的频率关系相同。
4、在一个同步SDH传输网络的结点处指示操作一个数字TDM数据流的设备,该数据流有一个特定的线路基准并由若干帧组成,每帧包含一个基准字码,该传输网络的结点有一个结点频率,该设备包括从数据流中提取数据指示的装置,随数据指示存储数据流的缓冲器能指出每个基准字码的位置,该装置利用一个结点基准产生一个读地址和一个读数据指示以便从该缓冲器中读输入数据流,其特征是本系统还包括:从输入数据流中提取定时指示的装置;一个定时基准发生器利用一个线路时钟从提取的定时指示中产生一个定时基准,该线路时钟的频率是该线路基准的倍数;一个定时指示发生器利用一个结点时钟产生一个读定时指示;一个比较器对读数据指示和读定时指示进行比较,以及根据所说的比较器的输出结果对缓冲器的输出数据流进行调整的装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9012436.3 | 1990-06-04 | ||
GB909012436A GB9012436D0 (en) | 1990-06-04 | 1990-06-04 | Sdh rejustification |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1059437A true CN1059437A (zh) | 1992-03-11 |
Family
ID=10677043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN91104363A Pending CN1059437A (zh) | 1990-06-04 | 1991-06-04 | 同步数字系统码速再调整 |
Country Status (13)
Country | Link |
---|---|
US (1) | US5172376A (zh) |
EP (1) | EP0460835B1 (zh) |
JP (1) | JPH04261239A (zh) |
KR (1) | KR920001886A (zh) |
CN (1) | CN1059437A (zh) |
AU (1) | AU7818891A (zh) |
CA (1) | CA2043375A1 (zh) |
DE (1) | DE69128498T2 (zh) |
ES (1) | ES2110430T3 (zh) |
FI (1) | FI912651A (zh) |
GB (2) | GB9012436D0 (zh) |
IE (1) | IE911772A1 (zh) |
PT (1) | PT97850A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1092435C (zh) * | 1995-02-16 | 2002-10-09 | 阿尔卡塔尔有限公司 | 同步数字传输系统 |
CN1859052B (zh) * | 2005-12-29 | 2011-06-15 | 华为技术有限公司 | 一种异步时钟域信号处理方法及系统 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4013317A1 (de) * | 1990-04-26 | 1990-08-23 | Ant Nachrichtentech | Stopfverfahren zur reduktion des wartezeitjitters und anordnung zur durchfuehrung des verfahrens |
EP0506440B1 (en) * | 1991-03-28 | 1997-06-04 | NEC Corporation | A synchronous terminal station receiving system |
JPH05183530A (ja) * | 1991-06-06 | 1993-07-23 | Fujitsu Ltd | 同期ペイロードポインタ処理方式 |
JP2725486B2 (ja) * | 1991-06-28 | 1998-03-11 | 日本電気株式会社 | ポインタ処理回路 |
JP2723699B2 (ja) * | 1991-07-31 | 1998-03-09 | 日本電気株式会社 | Tu−3ポインター付替処理方式 |
FI89757C (fi) * | 1991-10-08 | 1993-11-10 | Nokia Telecommunications Oy | Foerfarande foer att utfoera en anslutningsutjaemning |
FI95981C (fi) * | 1992-04-23 | 1996-04-10 | Nokia Telecommunications Oy | SDH-signaalien synkronointi |
NZ247602A (en) * | 1992-05-21 | 1995-11-27 | Alcatel Australia | Synchronous state machine for sonet |
US5717693A (en) * | 1992-05-21 | 1998-02-10 | Alcatel Network Systems, Inc. | Sonet payload pointer processing and architecture |
US5379277A (en) * | 1992-06-17 | 1995-01-03 | Nec Corporation | Path monitoring bit extraction device |
EP0578315A1 (de) * | 1992-07-09 | 1994-01-12 | Philips Patentverwaltung GmbH | Synchrones Übertragungssystem |
DE4227496A1 (de) * | 1992-08-20 | 1994-02-24 | Philips Patentverwaltung | Anordnung zur Erzeugung eines Multiplexsignals |
DE4238899A1 (de) * | 1992-11-19 | 1994-05-26 | Philips Patentverwaltung | Übertragungssystem der synchronen digitalen Hierarchie |
GB2275852B (en) * | 1993-03-05 | 1997-02-26 | Sony Broadcast & Communication | Signal synchroniser with resynchronise control |
JPH06268625A (ja) * | 1993-03-12 | 1994-09-22 | Matsushita Electric Ind Co Ltd | ディジタル信号伝送方法および送受信装置および伝送装 置 |
JP3168487B2 (ja) * | 1993-03-15 | 2001-05-21 | 富士通株式会社 | 同期確立チェック方法及び伝送装置 |
FI93289C (fi) * | 1993-03-16 | 1995-03-10 | Nokia Telecommunications Oy | Menetelmä ehdollisten kytkentöjen ohjaamiseksi synkronisessa digitaalisessa tietoliikennejärjestelmässä |
FI93288C (fi) * | 1993-03-16 | 1995-03-10 | Nokia Telecommunications Oy | Menetelmä ehdollisten kytkentöjen ohjaamiseksi tietoliikennejärjestelmässä |
FI93287C (fi) * | 1993-03-16 | 1995-03-10 | Nokia Telecommunications Oy | Menetelmä toisiinsa kytkettyjen SDH- ja PDH-tietoliikenneverkkojen synkronoimiseksi |
GB2277235B (en) * | 1993-04-14 | 1998-01-07 | Plessey Telecomm | Apparatus and method for the digital transmission of data |
FI94812C (fi) * | 1993-05-18 | 1995-10-25 | Nokia Telecommunications Oy | Menetelmä ja laite tasauspäätöksen aikaansaamiseksi synkronisen digitaalisen tietoliikennejärjestelmän solmupisteessä |
EP0645914A1 (en) * | 1993-09-20 | 1995-03-29 | ALCATEL BELL Naamloze Vennootschap | Telecommunication network node |
GB9323187D0 (en) * | 1993-11-10 | 1994-01-05 | Northern Telecom Ltd | Pointer justification even leak control |
GB9405748D0 (en) * | 1994-03-23 | 1994-05-11 | Plessey Telecomm | Complementary justification algorithm |
US5883900A (en) * | 1994-03-23 | 1999-03-16 | Gpt Limited | Telecommunications transmission |
DE4437136A1 (de) * | 1994-10-18 | 1996-04-25 | Philips Patentverwaltung | Übertragungssystem mit einem Regelkreis |
GB9509216D0 (en) * | 1995-05-05 | 1995-06-28 | Plessey Telecomm | Retiming arrangement for SDH data transmission system |
US5638379A (en) * | 1995-06-06 | 1997-06-10 | Symmetricom, Inc. | Encoding system for distribution of synchronization |
US5828670A (en) * | 1995-06-06 | 1998-10-27 | Symmetricom, Inc. | Distribution of synchronization in a synchronous optical environment |
US5563890A (en) * | 1995-06-14 | 1996-10-08 | National Semiconductor Corporation | SONET/SDH pointer justification gap elimination circuit |
JP2776785B2 (ja) * | 1995-12-27 | 1998-07-16 | 日本電気アイシーマイコンシステム株式会社 | シリアルデータ転送装置 |
US5761203A (en) * | 1996-04-04 | 1998-06-02 | Lucent Technologies Inc. | Synchronous and asynchronous recovery of signals in an ATM network |
GB2358764B (en) | 2000-01-28 | 2004-06-30 | Vegastream Ltd | Casualty-based memory access ordering in a multriprocessing environment |
US6738395B1 (en) * | 2000-09-15 | 2004-05-18 | Nortel Networks Limited | Pointer processing and path BIP-8 computation for large concatenated payloads |
DE10064988A1 (de) * | 2000-12-23 | 2002-06-27 | Alcatel Sa | Netzwerkeinrichtung und Verfahren zur Laufzeitkompensation von Datenpaketen |
KR20030014077A (ko) * | 2001-08-10 | 2003-02-15 | 최승국 | 판별 경계치 변조 방식의 포인터 조정 동기 장치 |
US7353288B1 (en) * | 2001-10-17 | 2008-04-01 | Ciena Corporation | SONET/SDH payload re-mapping and cross-connect |
ES2250686T3 (es) * | 2002-09-06 | 2006-04-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Disposicion de conmutacion que incluye buses de intervalos de tiempo y varias memorias intermedias. |
US7369578B2 (en) * | 2003-07-01 | 2008-05-06 | Nortel Networks Limited | Digital processing of SONET pointers |
US7606269B1 (en) * | 2004-07-27 | 2009-10-20 | Intel Corporation | Method and apparatus for detecting and managing loss of alignment in a virtually concatenated group |
KR102622775B1 (ko) * | 2022-11-22 | 2024-01-09 | 주식회사 오성전자 | 리모컨에서 피제어기기 등록 방법 및 이를 지원하는 시스템 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4943809B1 (zh) * | 1968-10-25 | 1974-11-25 | ||
US3646271A (en) * | 1970-04-24 | 1972-02-29 | Nippon Electric Co | Pcm retiming method |
JPS6214546A (ja) * | 1985-07-12 | 1987-01-23 | Nec Corp | 準同期バツフア制御方式 |
CA1262173A (en) * | 1986-05-29 | 1989-10-03 | James Angus Mceachern | Synchronization of asynchronous data signals |
AU609646B2 (en) * | 1988-10-14 | 1991-05-02 | Digital Equipment Corporation | Method and apparatus for detecting impending overflow and/or underrun of elasticity buffer |
JP2591295B2 (ja) * | 1989-09-14 | 1997-03-19 | 日本電気株式会社 | フレーム位相同期方式 |
-
1990
- 1990-06-04 GB GB909012436A patent/GB9012436D0/en active Pending
-
1991
- 1991-05-23 IE IE177291A patent/IE911772A1/en unknown
- 1991-05-24 ES ES91304709T patent/ES2110430T3/es not_active Expired - Lifetime
- 1991-05-24 DE DE69128498T patent/DE69128498T2/de not_active Expired - Fee Related
- 1991-05-24 GB GB9111235A patent/GB2249002B/en not_active Expired - Fee Related
- 1991-05-24 EP EP91304709A patent/EP0460835B1/en not_active Expired - Lifetime
- 1991-05-29 US US07/706,989 patent/US5172376A/en not_active Expired - Fee Related
- 1991-06-03 JP JP3160032A patent/JPH04261239A/ja active Pending
- 1991-06-03 FI FI912651A patent/FI912651A/fi not_active Application Discontinuation
- 1991-06-03 KR KR1019910009177A patent/KR920001886A/ko not_active Application Discontinuation
- 1991-06-03 CA CA002043375A patent/CA2043375A1/en not_active Abandoned
- 1991-06-04 AU AU78188/91A patent/AU7818891A/en not_active Abandoned
- 1991-06-04 CN CN91104363A patent/CN1059437A/zh active Pending
- 1991-06-04 PT PT97850A patent/PT97850A/pt not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1092435C (zh) * | 1995-02-16 | 2002-10-09 | 阿尔卡塔尔有限公司 | 同步数字传输系统 |
CN1859052B (zh) * | 2005-12-29 | 2011-06-15 | 华为技术有限公司 | 一种异步时钟域信号处理方法及系统 |
Also Published As
Publication number | Publication date |
---|---|
CA2043375A1 (en) | 1991-12-05 |
DE69128498T2 (de) | 1998-04-16 |
FI912651A0 (fi) | 1991-06-03 |
PT97850A (pt) | 1993-06-30 |
GB9012436D0 (en) | 1990-07-25 |
DE69128498D1 (de) | 1998-02-05 |
GB2249002B (en) | 1994-07-13 |
GB2249002A (en) | 1992-04-22 |
EP0460835A3 (en) | 1993-03-03 |
EP0460835B1 (en) | 1997-12-29 |
GB9111235D0 (en) | 1991-07-17 |
AU7818891A (en) | 1991-12-05 |
FI912651A (fi) | 1991-12-05 |
ES2110430T3 (es) | 1998-02-16 |
US5172376A (en) | 1992-12-15 |
JPH04261239A (ja) | 1992-09-17 |
KR920001886A (ko) | 1992-01-30 |
IE911772A1 (en) | 1991-12-04 |
EP0460835A2 (en) | 1991-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1059437A (zh) | 同步数字系统码速再调整 | |
CN100407699C (zh) | 信号拆分合并的方法及装置 | |
CN101317353B (zh) | 一种时钟恢复装置和方法 | |
CN101167281B (zh) | 用于同步交换光传输网络信号的方法和设备 | |
JPH0767099B2 (ja) | デイジタル広帯域信号の伝送方法 | |
US20130308659A1 (en) | System and Method for Multiplexing PDH and Packet Data | |
CN102820964A (zh) | 一种基于系统同步与参考通道的多通道数据对齐的方法 | |
CN101384093B (zh) | 业务数据映射方法和装置及复映射方法 | |
FI90486C (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä suoritettavan elastisen puskuroinnin toteuttamiseksi | |
US8711889B2 (en) | Asynchronous line interface rate adaptation to the physical layer with synchronous lines at the connection layer | |
CN1190744C (zh) | 降低atm和pdh网络互连的抖动或漂移的方法和设备 | |
FI90484C (fi) | Menetelmä ja laite synkronisessa digitaalisessa tietoliikennejärjestelmässä käytettävän elastisen puskurimuistin täyttöasteen valvomiseksi | |
CN101374030A (zh) | 一种光传送网中的虚级联同步系统及方法 | |
CN1183867A (zh) | 同步数字分级数据传输系统的重新定时装置 | |
EP0543327B1 (en) | A synchronous optical multiplexing system | |
CN1534906B (zh) | 一种帧对齐方法及电路 | |
US20140293826A1 (en) | Data transport system, receiver and transmitter | |
US20040042462A1 (en) | Synchonous transmission network node | |
US7016344B1 (en) | Time slot interchanging of time slots from multiple SONET signals without first passing the signals through pointer processors to synchronize them to a common clock | |
US7058090B1 (en) | System and method for paralleling digital wrapper data streams | |
JPH04211535A (ja) | 特定フレーム構造体への情報ビットの挿入装置 | |
CN1909429B (zh) | 一种延迟光同步数字传送网通道净荷数据的装置 | |
CN1486000A (zh) | 相位调整装置、相位调整方法和用于相位调整方法的程序 | |
JP3246423B2 (ja) | 網同期装置 | |
JPH08265286A (ja) | 同期信号源選択方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C01 | Deemed withdrawal of patent application (patent law 1993) | ||
WD01 | Invention patent application deemed withdrawn after publication |