PT97850A

PT97850A - Processo e aparelho de processamento indicador para rejustificacao de hierarquia digital sincrona

Info

Publication number: PT97850A
Application number: PT97850A
Authority: PT
Inventors: Geoffrey Chopping; Glyn Jones; Peter Duncan Kerr
Original assignee: Gpt Int Ltd
Priority date: 1990-06-04
Filing date: 1991-06-04
Publication date: 1993-06-30
Also published as: FI912651A; GB2249002A; EP0460835A3; GB9012436D0; GB2249002B; AU7818891A; US5172376A; FI912651A0; EP0460835A2; CN1059437A; ES2110430T3; KR920001886A; DE69128498T2; EP0460835B1; CA2043375A1; JPH04261239A; DE69128498D1; GB9111235D0; IE911772A1

Description

72 676

M/A/GPT/3859 PT -2-

MEMORIA.....DESCRITIVA 0 presente invento refere-se à transmissão digitai de dados e em particular de dados transmitidos por aquilo que é conhecido como SDH (hierarquia digital síncrona)»

Logo após a introdução dos dispositivos PCM de 24 e 30 canais na década de 60 e nos princípios da década de 70, a multiplexação de divisão de tempo foi utilizada para combinar correntes de bits em série de quatro desses dispositivos numa corrente de bits para transmissão mais economica. Isto tornou-se conhecido como multiplexação digital de segunda ordem. Os desenvolvimentos subsequentes conduziram a dispositivos de multiplexação da terceira, quarta e quinta ordem, à medida que progressivamente foram sendo combinados mais correntes» Estes têm sido utilizados tradicionalmente numa hierarquia para juntar telefonia, dados ou outros tráfegos possíveis de maior velocidade de blt para transmissão económica.

Em cada nível, na hierarquia, várias correntes de bits, conhecidos como "afluentes", são combinados ou separados por um dispositivo de multiplexação/desmultiplexação chamado um "muldex" (muitas vezes abreviado para "mux")» Os passos na hierarquia foram escolhidos para possibilitar flexibilidade no planeamento do tráfego e um balanço economíco entre os custos do "muldex" e os custos de transmissão»

Desde meados da década de 80 tem havido movimentos para definir uma nova hierarquia "muldex" com maiores passos e baseada ern redes, que são essencialmente síncronas» As propriedades de largura de banda das fibras ópticas alteraram o equilíbrio entre os custos de transmissão e "muldex", em comparação com a utilização de cabos de cobre e rádio, e podem agora ser alcançados custos globais mais baixos com maiores dimensões de passo» Além do mais, espera-se que a operação síncrona forneça multiplexação mais simples a velocidades de bit mais altas e conduza a custos de comutação mais baixos, conjuntamente com novos serviços com comutação.

7 '2. 6 7 6

M/A/8PT/3859 PT ~ú

Contudo a SDH terá necessariamente de operar num ambiente que não é estritamente síncrono» 0 conceito de uma verdadeira rede síncrona conta com todas as partes ligadas, que utilizam o mesmo relógio» Ha pratica, cada autoridade de operação regional necessitará de ter controlo sobre a segurança do seu próprio relógio e por isso existirão inúmeros relógios "mestre", cada um com elevada estabilidade, mas com alguma ligeira flutuação possível entre eles» Nem todas as entradas para os dispositivos de multíplexação serão pois verdadeiramente síncronas. Assim, as correntes de dados, consistindo normalmente em correntes de dados muItiplaxados, necessitarão, quando deixarem um no de rede ou comutador, de justificação para igualarem a velocidade da corrente de dados de entrada, que tem a sua própria frequência, â do nó de recepção.

Um outro problema ê que, numa rede nominalmente síncrona, a entrada para um dispositivo de multíplexação pode sofrer desvios, por causa das mudanças lentas no atraso de propagação do percurso de transmissão; estas mudanças podem ser originadas, por exemplo,, pelas alterações da temperatura do cabo e por movimento diário dos satélites geossincronos»

Assim, os dispositivos de multíplexação terão de aceitar entradas afluentes, que são quase síncronas. 0 dispositivo de multíplexação deve, não apenas executar a intercalação dos bits naquelas entradas, mas também deve permitir a reconstrução dos sinais afluentes originais nos dispositivos de desmultíplexação. Consequentemente, antes dos afluentes serem intercalados eles devem ser levados para um verdadeiro sincronismo. Isto é alcançado pela "justificação". A justificação é utilizada nesta especificação para significar o processo de levar a frequência de um afluente para sincronismo com o tráfego ou com a frequência portadora e envolve o escrever primeiro dos dados de entrada para cada afluente dentro de uma armazenagem intermédia separada, primeiro a entrar primeiro a sair (FIFO), utilizando um relógio derivado da entrada afluente e conhecido como o relógio de fonte. Os próximos dados são lidos de todos as armazenagens em paralelo por um relógio de leitura comum com o relógio portador. A fim de

Μ/Α/ΘΡΤ/3859 PT evitar a saturação da armazenagem, o relógio de leitura ou portador está preparado' de modo a ser mais rápido do que o relogio mais rápido esperado de entrada» A fim de evitar ter o armazenamento vazio é removido ocasionalmente um impulso do relógio de leitura para cada afluente individual, de modo que nenhum bit de dados seja lido da armazenagem- Em vez disso, é transmitido um bit simulado, o qual sera removido pelo dispositivo de multiplexação na extremidade receptora do percurso de transmissão» Isto é conhecido como justificação posítiva» A justificação negativa é o contrário da justificação positiva e é utilizada quando o relógio de leitura, para as armazenagens elásticas não é suficientemente rápido, e isto sempre para evitar a saturação da armazenagem» Em vez disso, um bit de ciados extra é ocasionalmente removido da armazenagem e transmitido numa lapso de tempo de reserva» Tanto a justificação positiva como a negativa podem ser utilizadas no mesmo dispositivo de multíplexaçâo e este processo combinado é chamado justificação positiva/zero/negativa» A justificação não necessita de estar limitada à inserção ou remoção de bits isolados» Ern vez disso, pode ser executada em passos de bit múltiplo» SDH esta baseado em bytes C8 bits) e a justificação é executada consequentemente em passos de 8 bits»

A justificação positiva/zero/negativa é a técnica de justificação que tem sido proposta para o SDH» No SDH, quando a rede é síncrona ou parece ser síncrona durante um período, então não parece ser necessária qualquer justificação durante um período considerável» Sáo possíveis algarismos de mais de um segundo, bem como algarismos de mais do que um dia» 0 processo de justificação é controlado por aquilo que é chamado um indicador de dados e a utilização do indicador de dados para este efeito é chamado o processo indicador- Quando deva ocorrer justificação mais 8 bits ou menos, 8 bits serão enviados num dado período, 0 efeito disto é que, quando ê gerada uma saída afluente final de 2048 Kbits/s que teve justificação, quer positiva quer negativa, ocorrerá um salto de fase de aproximadamente 4 microssegundos» Contudo a especificação G-823 publicada pela recomendação CCITT

72 676 Μ/Α/8ΡΤ/3859 PT

5-sobre instabilidade e desvio,, na secção 3 da tabela l, estabelece um limite de frequência baixo na mudança das fases de 1,5 bít í 732 ns), as quais será excedido. Consequentemente, os utilizadores da rede SDH considerarão a mudança de fase introduzida como desvio. Uma tal mudança de fase pode ser alisada para fora debaixo da recomendação CCITT mas a duração mínimo seria da ordem dos 50 segundos, com transição sinusoidal.

Contudo, é suficiente possibilitar, para o numero máximo de 8 bits passos de fase num elo de? trafego de? extremo a extremo, para calcular as necessidades de? desvio. 0 desvio nos elos, a partir da referência do relógio de rede têm também de ser adicionados. Se estes elos forem também executados pelo SDH então seriam vistos 3 vezes o numero de passos de fase. ε por isso, que se os nos ern cada extremidade moverem os seus relógios, devido aos passos de fase nos elos de referência do relógio, então podem airida ser forçados rnais passos de fase no elo de tráfego. Isto pode originar rnais do que 18 microssegundos de desvio, o que significará que começara a haver lapsos nos dados transmitidos, originando perda de dados e degradação da transmissão.

Foi proposto um processo para resolver este problema, o qual compreende forçar a justificação regular de uma primeira polaridade numa frequência portadora, e gerar então a justificação de polaridade oposta à mesma velocidade do que a da dita justificação regular, se não houver flutuação relativa entre a fonte e as frequências portadoras, e quer para aumentar quer para reduzir a velocidade de geração da dita justificação de polaridade oposta, etn resposta à flutuação entre a fonte e as frequências portadoras.

Contudo, pode ser preferível uma outra abordagem ao problema da rejustificação. Esta abordagem centra-se na natureza do algoritmo que é seguido durante os procedimentos de rejustificaçâo.

Consequentemente, o invento compreende um processo de processamento de indicador de uma corrente de dados digitais TDM

72 676 M/A/GPT/3859 PT

—6“ num nó de uma rede de transmissão síncrona SDH, de modo a justificar a corrente de dados da transmissão, tendo a corrente de dados uma frequência de linha especificada e sendo composta por quadros, contendo cada quadro uma palavra de referência, e tendo o nó da rede de transmisão uma frequência nodal, compreendendo o processo a armazenagem da corrente de dados de entrada numa memória intermédia no no, a utilização da referência de linha da corrente de dados de entrada, para extrair um indicador de dados da corrente de dados para cada quadro, indicador de dados que indica a localização da palavra de referência do quadro ria memória intermédia, e earacterizado por um indicador de temporização ser extraído da corrente de dados de entrada utilizando a referência de linha e um relógio de linha cuja. freqencía é um múltiplo da referência de linha: o indicador de temporização assim extraído é convertido num valor de referência utilizando-se a referência de no e um relógio de no; o valor de referência é utilizado para gerar um indicador de temporização de nó; o indicador de temporização de nó é comparado com urn indicador de endereço de leitura e de dados; e a leitura da memória intermédia é justificada de acordo com os resultados da comparação. 0 invento compreende também o aparelho para executar o processo supracitado.

Consequentemente, as mudanças no valor do indicador de dados podem ocorrer sem uma mudança do valor de indicador de temporização, bem como as mudanças no valor indicador de temporização que ocorrem sem mudanças do valor de indicador de dados-

Para que o presente invento possa ser compreendido mais facilmente, será agora descrita uma sua concretização, por rneío de um exemplo e com referência aos desenhos anexos, nos quais: a figura 1 mostra um nó de rede ISDN, a figura 2 e um diagrama que mostra referências de tempori-

72 676 Μ/Α/ΘΡΤ/3859 PT zaçào, a figura 3 mostra os formatos dos indicadores ae temporiza Çáo, e a figura 4 è um diagrama de blocos do conjunto de circuitos de rejustificaçào, de acordo com o presente invento. 0 melhor "Muldex" sincrono Europeu conhecido © 0 utilizado para agrupar 30 cariais de voz humana num sinal PCh (Modulação de Código de impulso) de 2 Mbit/s,. A estrutura do quadro é definida na recomendação (3704 da CCITT. Todos os canais utilizam o mesmo relógio de 2 Mbit/s para os seus processos de codificação. As caracteristicas chave do dispositivo incluem tnodulos básicos, que sao síncronos entre si. Cada modulo básico tem espaços livres na. estrutura do quadro, para adição posterior de serviços de suporte da transmissão e para a adição de dispositivos de multiplexação superiores, Qs módulos são baseados num período de tempo de 125 microssegundos. Isto possibilita a ligação cruzada abaixo de 64 kbit//s se forem adicionadas armazenagens de quadro apropriadas.

Como mencionado no preâmbulo desta especificação, surgem problemas na SDH por causa de desvios nas entradas dos dispositivos de multiplexação. Numa cadeia longa de dispositivos de multiplexação e comutadores, o atraso total é provavelmente inaceitável de aprovar a não ser que seja desencadeada uma acçâo. A armazenagem e o atraso são inerentes á operação de um comutador digital, mas é possível minimizá-los num "muldex" sincrono uma vez que o "muldex" tenha a capacidade de transmitir pormenores de direcção e extensão de qualquer desvio ou flutuação das suas entradas. Um processo proposto, para executar isto, é o dispositivo indicador de carga útil.' Neste dispositivo os bytes "indicadores" são associados com o início de um quadro de dispositivo de multiplexação. Estes bytes indicadores mostram onde, dentro de um quadro, pode ser encontrada a palavra de referência (a palavra de alinhamento do quadro ou um bloco de tráfego dentro do quadro). Quando o relógio associado ao tráfego flutua, o

72 676

M/A/GPT/3859 PT ~8~ indicador muda também de valor.

Referindo agora a figura l dos desenhos, esta rnostra uma parte de um "muidex" fcipico. As linhas de dados de entrada são mostradas em 1, la .... ln, as quais terminam nos terminais de linha SDH 2, 2a ... 2n, respectivamente. Há correspondentes linhas de saída de dados Z» 3a .... 3η. Cada um dos terminais 2 ... 2n esta ligado a um núcleo comutador em triplicado A. 4a. 4b., Como e evidente da descrição anterior, cada uma das linhas de entrada terá uma velocidade determinada pelas sua referencia de linha, que pode ser diferente da do comutador apesar de. idealmente, as referências da linha e do comutador deverem ser idênticas. Apreciar-se-a que a figura 1 e meramente um exemplo de um no numa rede de transmissão SDH., Em termos gerais, cada corrente de dados de entrada terá a sua referência de linha e um no terá uma referência de nó. A secção A da figura 1 é um diagrama expandido do terminal de linha SDH 2n e apreciar-se-á que os outros terminais são idênticos. Nesta figura as linhas de entrada e saída ln, 3n terminam por uma interface óptica 5. a linha de entrada é rejus-tificada. por um circuito rejustifícador 6 ligado a um analisador de tríplicaçáo/díscrepâncía 7 ligado a três secções idênticas do núcleo comutador 4a, 4b e 4c. 0 terminal de linha inclui também um circuito de controlo 8, controlado por um processador (não mostrado). Independentemente dos pormenores do circuito rejustificador 6, que será descrito mais tarde, esta disposição e intei ramerite convencionai.

Referindo agora a figura 2 dos desenhos anexos, esta mostra o relacionamento entre a carga útil conhecida, ou indicador de dados, e um indicador adicional, que é o abjectivo do presente invento. A este indicador adicional é dado o nome de indicador de temporização. A figura 2 dos desenhos mostra uma referência de linha. Esta é a referência de 8 kHz, que é multiplcada para dar o relogio de linha de 155,52 MHz e também o relógio de byte de linha de 19,44 72 676

Μ/Α/ΘΡΤ/3859 PT MHz- Pode ser considerada como ocorrendo quando o primeiro byte, fora de 27o, da primeira fila, fora de nove, de um quadro chega à interface de linha. Quando e recebido pelo rejustificador um 8TM~ ”1 da linha, o indicador de dados VC4 pode ser extraído do SOH (cabeçalhos de secção) e validado. D indicador de dados é um valor í. r), na figura 2, a partir do qual pode ser calculada a posição da palavra de referência no quadro.

Uma vez que tenha sido extraído o indicador de dados validado., o valor r do indicador pode ser decrementado todas as vezes que e recebida uma palavra VC4, tal como está escrita na memória intermédia. 0 endereço, para o qual cada palavra é escrita, é determinado a partir do valor decrementado do 1ndicador. A referência de linha tem um período de 12 5 microssegundos que é definido pelo tempo entre seus sucessivas marcadores de referência cie 8 KHz. Para uma carga útil V04 o indicador de dados, como definido pelo padrão corrente SOH, tem 783 valores possíveis. Assim, com um valor de r, a referência de linha de dados, como mostrado na figura 2, ocorre r vezes 125/783 rnicrossegundos depois da referência de linha. A referência cie linha de dados ocorre aproxímadamente no momento em que a palavra de referencia è recebida pelo rejustíficador a partir da linha. A palavra de referência é a primeira palavra, algumas vezes byte, do VC4 a que se refere o indicador de dados. Consequentemente, a palavra de referência pode sempre ser escrita na localização zero da memória intermédia.

Esta e a única função do indicador de dados. A extracção da memória intermédia segue um processo complementar. É utilizado um contador de endereços de memória intermédia de leitura (gama completa de 783) para endereçar a memória intermédia para extrair palavras para a carga útil VC4. A medida que cada palavra é extraída o contador é decrementado-

No instante de referência de comutador, como mostrado na

72 676 M/A/GPT/3859 PT

-JLO- rc figura 2, o contador é lido e este valor (r) é utilizado como o indicador de dados, isto é, ele indica a localização da palavra de referência na. carga útil de saída, A Preferência de comutador é a equivalente no comutador para a preferencia de linha, e esta de acordo com a possível flutuação de fase, entre a linha & a referência de comutador, a que se refere este invento. A referência de comutador é a referência de 8 kHz, que é multiplicada para dar o relogío de bít de saída de comutador de 155,52 MHz e o relógio de byte comutador de 19,44 MHz mais utilizável, A referência de comutador pode ser considerada como ocorrendo quando o primeiro byte (fora de 270) da primeira fila (fora de 9) da corrente regenerada SDH deixa a interface do rejusticador„

Quando o contador de endereços de memória intermédia de leitura esta em zero, a palavra de referencia é lida do memória intermédia. Isto assegura que os indicadores de dados de escrita e leitura estão sincronizados. A palavra de referência é executada, por três bytes dos 2430 bytes do formato SDH,

No momento em que o contador de endereços da memória intermédia de leitura atinge o zero ocorre a correspondente referência de comutador de dados- A referência de comutador de dados é a referência de 8 kHz, que ocorre aproximadamente no momento em que o byte de referência deixa o rejustíficador. Para uma carga útil VC4, o indicador, como definido pelo padrão corrente SDH, tem 783 valores possíveis. Se o valor deste indicador de dados é R então a referência de linha de dados ocorre R X 125/783 microssegundos depois da referência de comutador,

De acordo com o invento, o procedimento de rejustificaçâo inclui também um indicador adicional- Este é denominado indicador de temporização. 0 indicador de temporização é derivado a partir de uma referência de linha de temporização. A referência de linha de temporização é uma referência de 8 kHz, que ocorre aproximadamente no momento em que o byte de referência é recebido pelo rejustificador a partir da linha.

72 676 Μ/Α/0ΡΤ/3859 PT

-11- pretende-se que o indicador de temporização seja executado no byte H3 para AU4, AU3 e TU3, 0 indicador de temporização será executado no byte V3 para TU2, TU12 e TU11. Um indicador de temporização é executado em 13 bits. Consequentemente serão necessários dois bytes para executar um indicador. 0 campo H3 tem 24 bits para AU4, mas todas as outras configurações de carga util utilizam campos H3 e V3, que tem somente 8 bits. Ele necessitará por essa razão de dois bytes sucessivos H3 ou V3 para transportar um indicador de temporização completo.

Os bytes H3 e V3 são pois utilizados durante a justificação, mas mesmo nas velocidades de justificação de pico. somente 25% dos bytes V3 podem ser utilizados para justifícação. Para manter um formato comum serão utilizados apenas 8 bits na coluna 7 do campo H3 para AU4. 0 bit mais significativo do byte H3 ou V3 será um indicador, para dizer se os bits remanescentes formam os 7 bits de menor significado do indicador de temporização, ou os 6 bits de maior significado.

Para uma carga util VC4, o indicador de temporização, que não é definido pelo padrão corrente SDH, tem 6480 valores possíveis. Se o valor deste indicador de temporização é g, então a. referência de temporização ocorre (g x 125/6480) microssegundos depois da referência de linha de temporização. De um modo semelhante para o indicador de dados, o indicador de temporização é definido por um valor, na presente descrição g que é extraído do SDH e validado.

Uma vez que o indicador de temporização tenha sido extraído o valor (g) do indicador pode ser decrementado todos os 19,29 ns, até que ele atinga o zero. 0 início do decremento corresponde à referência de linha. 0 momento em que o decremento atinge o zero corresponde à referência de linha de temporização.

Logo que é atingido o estado zero é forçada uma "mudança de estado" no sinal de referência de linha de temporização. 12 12 / 72 676

M/A/GPT/3859 PT

Esta "mudança de estado" é amostrada por um relógio de comutador de 51,34 MHz. Consequentemente pode resultar ciai um erro de amostragem superior a 19,29 ns.

Esta "mudança de estado" é utilizada para imobilizar o valor (g*) de um contador, que inicia a contagem a partir do zero no momento da referência de comutador» Esta dá agora uma referência de linha de temporização em relação á referência de comutador.

Devido ao objectivo de um rejustificador dever ser o de minimizar a distorção de fase, ele deve ter como objectivo um atraso constante, entre a referência de linha de temporização e a referência de comutador de temporização. Este atraso deve ser mais do que suficiente para cobrir os efeitos da instabilidade de formato SOH, Consequentemente, pode ser gerada uma referência de comutador de temporização, que e um numero constante (C) de 19,29 ns, em vez da referência de linha de temporização. 0 indicador de comutador de temporização (G) é gerado adicionando-se c ao valor imobilizado (gs) no contador. A referência de comutador de temporização tem, por essa razão, sido derivada a partir da referência de linha de temporização com um maxímo de +19,29 ns de distorção de fase, originada pelo erro de amostragem. 0 indicador de comutador de temporização regenerado pode então ser continuamente reinserido no byte H3 de saída VC4. A figura 3 dos desenhos mostra os formatos típicos de indicadores de temporização.

Referindo agora a figura 4 dos desenhos, esta é um diagrama de blocos mostrando uma concretização da utilização de indicadores de dados e temporização acabados de descrever e correspondentes ao circuito justificador 6 da figura 1.

Nesta figura a corrente de dados de entrada está mostrada em 10, conjuntamente com a referência de linha em 11 e relógio de

72 676 Μ/Α/0ΡΤ/3859 PT

W ..

/# 51 „84 MHz em 12- A corrente de dados de entrada é escrita numa memória intermédia de dados 13, enquanto o indicador de dados é extraído num circuito extractor de indicador de dados 14, sob o controlo da referencia de linha 11 e do relogio de linha 12. 0 indicador de temporização e fornecido a um gerador de referência de temporização 15, para o qual são conduzidos também a referência de linha 11 e relógio de linha 12,. A saida do gerador de referência de linha 15 é fornecida a um circuito de transferência de temporização 16, ligado ao relogio comutador 17 de 5.1,84 ΜΑΖΑ saída do circuito de transferéncia de temporização 16 esta ligada a um gerador de indicador de temporização 18. que e fornecido com a referência de comutador 17 de 8 KHz e o relógio de comutador 19 de 51,84 MHz. 0 relógio de comutador 17 e a referência de comutador 19 são ambos fornecidos a um endereço de leitura e gerador de indicador de dados 20, que fornece endereços de leitura à memória intermédia de dados 13, para gerar uma corrente de dados de saída 21„ 0 indicador de dados de leitura e o indicador de temporização comutador são comparados por um comparador e circuito de controlo de justificação 22 e as discrepâncias entre os dois indicadores são indicadas ao gerador de endereço de leitura e de indicador de dados 20., que corrige o valor do indicador de dados comutador pela justificação-

Convertendo matematicamente o indicador de comutador de temporização para urn indicador de comutador de dados equivalente e comparando este equivalente com o indicador de comutador de dados efectivo, utilizado para ler os bytes de dados da memória intermédia de dados 13, podem ser tomadas decisões sobre se o indicador de comutador de dados efectivo está ou não no valor correeto- 0 indicador de comutador de dados efectivo pode ser ajustado, para executar quer as sequências de justificação positivas ou negativas, quer para grandes erros, tais como na ligação, a nova sequência de indicação de indicador. Estas sequências foram já definidas pelas recomendações SDH-

Devido ao indicador de temporização ser dado apenas uma /f

72 676 M/A/fâPT/3859 PT -14”

/C indicação da referência de fase da. carga útil, a perda ocasional do indicador de temporização por causa de uma justificação negativa ou corrupção do campo indicador, não é crítica, o mecanismo de permitir normalmente apenas urn (ou dois) incremento (ou decremento) num instante, permitirá urn processo de filtragem simples para ignorar os indicadores de temporização recebidos, gue tenham sido corrompidos.

Para interfuncionamento, iniciaiização e recuperação, serão permitidas maiores mudanças do valor de indicador. Quando um novo valor e recebido em três ocasiões sucessivas e os três valores se conformam às necessidades apropriadas de incremento e decremento,, então o novo valor ser a aceite,.

Utilizando indicadores de temporização ê possível limitar a distorção de fase induzida num nó de processamento de indicador, a 19,29 nanossegundos, Quando interfuncionando com equipamento que não fornece indicadores de temporização, o processamento indicador originará distorção de fase significativa. Contudo, porque um indicador de temporização será transmitido no próximo nó de processamento indicador, ocorrerá apenas 19,29 nanossegundos de distorção de fase no proximo nó, considerando que é utilizado o indicador de temporização de entrada.

Quando são utilizados indicadores de temporização do começo ao fim da rede, torna-se possível o projecto de dessincronizado-res que se sujeitem às recomendações relevantes CCITT.

Quando não são utilizados indicadores de temporização, os; dessincronizadores produzirão roais do que os 1,5 UI permitidos por G.823 e os 2 UI permitidos por G.824. A fuga de bit não é um processo aceitável, porque introduz distorções de fase e cria desvios. Quando o equipamento não recebe indicadores de temporização será utilizada a fuga de bit e o utilizador do equipamento deve aceitar as distorções que dai resultem-

Claims

-15- 72 676 M/A/QPT/3859 PT R.....E.....I.....V. I N .D .1.....Ç.....A.....Ç... 0.....E.....S 1 ~ Processo de processamento .indicador de uma corrente de dados digitais TOM (multipiexados por divisão em tempo) e um no de uma rede de transmissão síncrona SDH (hierarguia digital síncrona) de modo a justificar a corrente de dados, durante a transmissão, tendo a corrente de dados uma frequência de linha especificada e sendo composta por quadros, contendo cada quadro uma palavra de referência, e tendo o nó da rede de transmisáo uma. frequência nodal, compreendendo o processo a armazenagem da corrente de dados de entrada numa memória intermédia no no, a utilização da referência de linha da corrente de dados de entrada., para extrair um indicador de dados da corrente de dados para cada quadro, indicador de dados que indica a localização da palavra de referência do quadro na memória intermédia, e caracterizado por um indicador de temporização ser extraído da corrente de dados de entrada utilizando a referência de linha e um relógio de linha cuja freqéncia é um múltiplo da referência de linha; o indicador de temporização assim extraído é convertido num valor de referência utilizando-se a referência de nô e um relógio de nó; o valor de referência é utilizado para gerar um indicador de temporização de no; o indicador de temporização de nó é comparado com um indicador de endereço de leitura e de dados; e a leitura da memória intermédia é justificada de acordo com os resultados da comparação.
2 - Processo de acordo com a reivindicação 1, e caracteríza-do alem disso por a frequência do relógio de no ser um múltiplo da frequência nodal,
3 - Processo de acordo com a reivindicação 2, e caracteriza-do além disso por a relação de frequência entre o relógio de nó e a referência de no ser a mesma que a entre o reiogio de linha e a referência de linha,
4 - Aparelho para processamento indicador de uma corrente de dados digital TDM e um nó de uma rede de transmissão síncrona SDH, tendo a corrente de dados uma referência de linha específi- 72 676 M/A/QPT/3859 PT ~ JL6” cada e sendo composta por quadros, contendo cada quadro uma palavra de referência, e tendo o no da rede de transmissão uma frequência nodal, compreendendo o aparelho meios para extraírem um indicador de dados da corrente de dados, uma memória intermédia, em que é armazenada a corrente de dados, indicando o indicador de dados a localização de cada palavra de referência; meios que utilizam uma referência de nó, para gerarem um endereço de leitura e um indicador de leitura de dados, de modo que a corrente de dados de entrada possa ser lida da memória intermédia; e caracterizado por o arranjo incluir alem disso meios para extraírem um indicador de temporização da corrente de dados de entrada; um gerador de referência de temporização, que utiliza um relógio de linha, cuja frequência é um múltiplo da referência de linha para gerar uma referência de temporização a partir do indicador de temporização extraído, um gerador de indicador de temporização, que utiliza um relógio de no para gerar um indicador de temporização de leitura; um comparador para comparar o indicador de leitura de dados e o indicador de temporização de leitura; e meios para justificarem a corrente de dados de saída da memória intermédia, de acordo com a saída do dito comparador.

Lisboa Por GPT LIMITED =0 AGENTE OFICIAL-