JPH07162433A - 速度変換方式 - Google Patents

Abstract

(57)【要約】 【目的】ＳＴＭ−ｎを伝送パイプとしてＡＴＭセルを伝
送する場合に、極力ＡＴＭセルを失わずにＳＴＭ−ｎの
フレームから確実にＡＴＭセルを取り出す事ができ、ま
た、確実にＳＴＭ−ｎのフレームにＡＴＭセルをマッピ
ンクして、正しく転送できる事を目的にする。 【構成】ＳＴＭ−ｎのフレームのＰＯＨ部の一部を用い
て、ＶＣ−４の先頭からｍタイムスロット目にマッピン
グされたＡＴＭセルの先頭位置を表示し、ｓ番目のＡＴ
Ｍセルの書き込み中に速度変換回路への書き込みと読み
出しのアドレス値が接近したことをアドレス接近検出部
（１０４）で検出した場合には、この先頭位置情報を使
って作成したＡＴＭセル先頭位置情報テーブル（１０
９）を用いて、ＶＣ−４におけるｓ＋ｋ番目のＡＴＭセ
ルの先頭位置まで読みだしアドレスを移動し、その後、
速度変換回路の読み出しを開始する。これにより、両ア
ドレスの衝突を回避し、ＡＴＭセルの欠落を少なくす
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信装置において通信
フレームの伝送クロックと機器内部のクロックとの調整
を取るための速度変換方式に関する。

【０００２】

【従来の技術】通信ネットワークはアナログからデジタ
ルへ、さらにデジタルの非同期多重（スタッフ多重）か
ら同期多重へと変貌をとげつつある。デジタル・ネット
ワークが世界的規模で同期化されれば任意の位置で所望
の速度へ直接飛び越し多重化が可能になると共に、多重
レベルのまま所望の信号へのアクセスが可能になり、高
度な技術を簡単な形で実現しやすくなり、ネットワーク
の経済化及び保守運用の向上が図られる。

【０００３】このような背景のもと、ＣＣＩＴＴ（電信
電話諮問委員会）では世界統一デジタルハイアラキー
（ＳＨＤ：Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ
Ｈｉｅｒａｒｃｈｙ）を１５５．５２Ｍｂｐｓ（ＳＴＭ
−１と呼ばれる）を基本単位速度として、その上位多重
化ハイアラキーを１５５．５２Ｍｂｐｓの整数倍とし、
それぞれＧ．７０７，Ｇ．７０８，Ｇ．７０９として標
準化した。

【０００４】そして、このＳＨＤが提供する伝送パイプ
に情報をＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔｒａｎ
ｓｆｅｒ Ｍｏｄｅ）多重化しＢ−ＩＳＤＮ（広帯域Ｉ
ＳＤＮ）の伝達網を経済的に構築することが計画されて
いる。

【０００５】このＡＴＭモードは、図５に示すようなセ
ルを単位（パケット）とした情報転送を行い、各セルの
セルヘッダのラベルで通信を認識するラベル多重を行
い、ハードウェアがセルヘッダのラベルを見てスイッチ
ングすることを基本にしている。 ＡＴＭセルのラベル
アドレスは階層化されているセルを転送するバーチャル
チャネル（ＶＣ：Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ）、
バーチャルパス（ＶＰ：Ｖｉｒｔｕａｌ Ｐａｔｈ）を
示すことでスイッチングを行う仕組みになっている。
また、ＡＴＭモードは回線交換とパケット交換の両者の
利点を取り入れた転送方式で、情報を固定長セル（５３
バイト固定長）で転送することによりメディアを意識し
ない柔軟性を持つと共に、回線が空き次第転送すること
で複数の通信を同一回線に収容して回線効率を上げる等
の統計多重効果が図れる。これは従来のＳＴＭ（Ｓｙｎ
ｃｈｒｏｎｏｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ）モー
ドによる時分割交換方式で、例えば電話回線の利用時
に、回線の半分近くで無音データを送っている事実から
分かる回線の利用効率の悪さに比べて勝れた点であり、
ＡＴＭ方式が次世代通信の転送方式として着目されてい
る点である。

【０００６】セルは図５に示すように５バイトのヘッダ
と４８バイトの情報部から構成されている。５バイトの
ヘッダには多重化識別子（ＶＰＩ：Ｖｉｒｔｕａｌ Ｐ
ａｔｈ ＩｄｅｎｔｉｆｉｅｒとＶＣＩ：Ｖｉｒｔｕａ
ｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉｆｉｅｒ）、ＧＦ
Ｃ：一般フロー制御、ＰＴ：ペイロードタイプ、ＣＬ
Ｐ：セル損失優先表示、ＨＥＣ：ヘッダ誤り表示等を有
する。そしてセルはＶＰＩ，ＶＣＩ情報をもとにＳＤＨ
による伝送路をパイプとして循環する。

【０００７】図６にＳＤＨの基本単位であるＳＴＭ−１
のフレーム構成を示す。

【０００８】ＳＴＭ−１は９×９バイトのセクション・
オーバヘッド（ＳＯＨ）と呼ばれる保守情報と、９バイ
トのパス・オーバヘッド（ＰＯＨ）と、２６０×９バイ
トのコンテナ（Ｃ−４）と呼ばれる情報部から構成され
ている。またＰＯＨとＣ−４からなる部分をＶＣ−４
（Ｖｉｒｔｕａｌ Ｃｏｎｔａｉｎｅｒ）と呼ぶ。ＳＤ
Ｈのフレームは１２５μｓｅｃの周期で転送される。

【０００９】ＳＨＤではポインター（ＡＵ−４）という
概念が導入されている。これは従来のスタッフィングに
相当するもので、ＰＯＨとＣ−４からなるＶＣ−４のＳ
ＴＭ−１における先頭位置すなわちＪ１バイトの位置を
ポインター値として示す。

【００１０】このポインターはＳＯＨにあり、ポインタ
値を増減させることでＶＣ−４の１２５μｓｅｃを確保
することができる。

【００１１】ＳＤＨではＡＴＭセルをＳＴＭ−１のＣ−
４にマッピングする際、５３バイトの固定長のＡＴＭセ
ルを隙間無く連続してマッピングすると、２６０×９バ
イトのＣ−４に４４個分のセルを納めることができる
（２６０×９÷５３＝４４あまり８）。そして４５番目
のセルは８バイト分が最初のＳＴＭ−１のフレームのＣ
−４に、残りの４５バイト分が次のＳＴＭ−１のフレー
ムのＣ−４に割り当てられる。この様にして、順番に隙
間無く詰めて行くと５４番目で、再びＡＴＭセルのヘッ
ダ先頭位置が同じ位置になる。このような数フレームの
周期をＰＯＨに挿入して通知することができる。

【００１２】このような構成で、ＳＴＭ−１のフレーム
からＡＴＭセルを取り出す場合には、ＳＴＭ−１のフレ
ームの伝送速度に相当するクロックと、Ｃ−４からＡＴ
Ｍセルを取り出すためのクロックが必要になる。また、
ＳＴＭ−１のフレームにＡＴＭセルをマッピングする際
には、ＳＴＭ−１のフレームを形成するためのクロック
とＣ−４に相当するクロックが必要になる。このような
場合には、速度変換回路が必要になる。

【００１３】速度変換回路の書き込みクロック及び読み
だしクロックには、周波数確度の高い発振器の出力を用
いる方法と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏ
ｏｐ）等を用いてクロック周波数同期を取る方法が考え
られる。

【００１４】前者では各ノードでの発振器が互いに独立
になるので、他ノードから転送されてくるＡＴＭセルが
自ノードの読みだしクロックと非同期になって、速度変
換回路の読みだしアドレスが他ノードでの書き込みアド
レスよりも速く進んでしまって、書き込んでいないＡＴ
Ｍセルのデータを読み出すようなこと（スリップ）が起
きる。

【００１５】一方、後者では、各ノードのクロック周波
数同期がとれるため、速度変換回路での読みだし及び書
き込みの位相及びタイミングが同期し、書き込みクロッ
ク及び読みだしクロックにある程度の時間差を設けてお
けばスリップなどの心配はない。しかし、ＳＴＭ−ｎ
（ｎは正の整数）のフレームのインタフェースが多数存
在する通信装置においては、ＳＴＭ−ｎのフレームから
抽出したクロックを選んでＰＬＬに同期させるため、ク
ロック切り替え時や装置の立ち上げ時に、ＰＬＬへの同
期引き込み時間が問題になる。ＡＴＭセルは通信装置が
立ち上がり次第、すぐにでも到着する可能性があり、同
期引き込み時にスリップが生じ、ＡＴＭセルが多量に欠
落するような問題がある。

【００１６】従来の速度変換回路では、読みだしアドレ
スと書き込みアドレスを監視し、ある程度近ずいた場合
（しきい値を超えた場合）、読みだしアドレスあるいは
書き込みアドレスのいずれか一方のアドレスを、１２５
μｓｅｃの遅延時間に相当する程度移すようにして、ア
ドレスの衝突を避けるようにしている。

【００１７】しかしながら、一方のアドレスに根拠もな
く大きな遅延を付けてアドレスを飛ばすことは、ＡＴＭ
セルをいくつも失う事になり、画像等のメディアを転送
する場合には問題がある。といって遅延量を小さくし過
ぎるとアドレス移動を行った結果、偶然にＡＴＭセルの
ヘッダと他のＡＴＭセルの情報部とが接続して、誤った
ＶＰＩ、ＶＣＩ情報によってＡＴＭセルが誤った場所に
交換、転送される事になりかねない。

【００１８】

【発明が解決しようとする課題】上述のごとく世界統一
デジタルハイアラキーＳＤＨにしたがってＳＴＭ−ｎ
（ｎは正の整数）を伝送パイプとしてＡＴＭセルを伝送
する場合に、ＳＴＭ−ｎのフレームからＡＴＭセルを取
り出したり、ＳＴＭ−ｎのフレームにＡＴＭセルをマッ
ピングする作業で、従来の速度変換回路ではＡＴＭセル
の誤った伝送・交換あるいはＡＴＭセルの多量の欠落が
生じるなどの問題があった。

【００１９】本発明では、これらの問題を解決して、Ｓ
ＴＭ−ｎを伝送パイプとしてＡＴＭセルを伝送する場合
に、極力ＡＴＭセルを失わずにＳＴＭ−ｎのフレームか
ら確実にＡＴＭセルを取り出す事ができ、確実にＳＴＭ
−ｎのフレームにＡＴＭセルをマッピンクして、正しく
転送できる事を目的にしている。

【００２０】

【課題を解決するための手段】時分割多重のフレームを
用いて連続する固定長のパケットを転送するネットワー
クにおいて、時分割多重のフレームの開始位置からｍタ
イムスロット目にマッピングされた固定長のパケットの
先頭位置を時分割多重のフレームの一部を用いて転送
し、そのパケット先頭位置の情報をもとに次フレームの
ｎ番目までのパケットの先頭位置を示すテーブルを構成
する。

【００２１】そして、ｓ番目のパケットを受信中に、速
度変換回路への書き込みアドレスと読みだしアドレスが
接近した場合には、前記パケットの先頭位置を示すテー
ブルををもとに、読みだしアドレスをｓ＋ｋ番目のパケ
ットの先頭位置まで移し、そこから速度変換回路の読み
出しを開始するようにする。

【００２２】

【作用】このように、パケットの先頭位置を示すテーブ
ルを設けておき、速度変換回路への書き込みアドレスと
読みだしアドレスが接近した場合には、このテーブルを
参照して、必要最小限の範囲で読みだしアドレスを、後
ろのパケットの先頭位置まで移して読みだしを開始する
ようにしたので、アドレスの衝突を避け、パケット情報
の欠落を少なくして、確実に情報を取り出し、転送する
事ができる。

【００２３】

【実施例】図１は、本発明が適用される装置の受信部の
速度変換処理部１０の詳細図で、図２は、本発明が適用
される装置の受信部の構成である。

【００２４】図２において、光信号として受信されるＳ
ＴＭ−ｎフレームはＯ／Ｅ変換部２で光／電気変換さ
れ、ＳＴＭ−ｎの受信データと受信クロックｆｒが抽出
される。受信クロックｆｒはクロック分周部３でバイト
クロック（ｆｒ／８）に変換され、直／並列変換部４で
バイト・データに変換されたデータは、以後このバイト
クロック（ｆｒ／８）で比較的低速で処理される。

【００２５】バイト変換されたＳＴＭ−ｎフレームはフ
レーム同期処理部５で同期パターンが検出された後、Ｓ
ＯＨの第１行目を除くＳＴＭ−ｎフレームはデスクラン
ブラ処理部６でデスクランブラ処理され、フレーム同期
のタイミングをもとにＳＯＨ終端処理部７でＳＯＨ終端
の検出、ＡＵ−４ポインタ処理部８でＡＵ−４ポインタ
の検出が行われる。これによりＶＣ−４のＪ１バイトの
位置がわかり、ＰＯＨ処理部９でＰＯＨの検出が行わ
れ、Ｃ−４データの分離がなされる。そしてＰＯＨのＨ
４に記載されたＶＣ−４内のＡＴＭセルの先頭位置情報
が得られる。この先頭位置情報は速度変換処理部１０で
のアドレス処理に使用され、ＳＴＭ−ｎフレームから速
度変換回路を介してＣ−４データのＡＴＭセルが出力さ
れる。

【００２６】図３は、本発明が適用される装置の送信部
の速度変換処理部３０の詳細図で、図４は、本発明が適
用される装置の送信部の構成である。

【００２７】図４において、速度変換処理部３０に入力
データとして外部よりＡＴＭデータとＡＴＭセルの先頭
位置を示すＡＴＭセル先頭信号が入力される。速度変換
処理部３０からのＣ−４データ出力にはＰＯＨ処理部２
９でＰＯＨが挿入されてＶＣ−４が構成され、ＳＯＨ処
理部２７でＳＯＨが挿入され、さらにＳＴＭ−ｎフレー
ム合成部２５でＳＴＭ−ｎフレームが構成される。

【００２８】その後、さらにスクランブラ処理部２６で
ＳＯＨの第１行目を除くＳＴＭ−ｎフレームにスクラン
ブラがかけられ、並／直列データ変換部２４でバイト・
データがシリアルデータに変換され、Ｅ／Ｏ変換部２２
で電気信号が光信号に変換され、送信される。

【００２９】図１に図２に示した受信部の速度変換処理
部１０の詳細を示す。

【００３０】速度変換処理部１０はバッファ部１０２と
アドレス処理部１０１から構成されている。バッファ部
１０２はメモリあるいはレジスタで構成されていて、Ｓ
ＴＭ−ｎフレームのデータと書き込みアドレス、読みだ
しアドレスを入力に、ＡＴＭセルデータをバイト単位に
分解したＣ−４データを出力する。書き込みアドレスと
読みだしアドレスはアドレス処理部１０１からバッファ
部１０２に入力される。 書き込みアドレスはアドレス
処理部１０１で書き込みアドレスカウンタ１０３により
受信クロックｆｒ／８から作られる。この時、ＳＯＨと
ＰＯＨのデータをバッファに書き込まないように、ＳＯ
ＨとＰＯＨを検出したときは書き込みアドレスカウンタ
１０３のカウントを停止するようにする。また読みだし
アドレスはＰＬＬまたはクロック発振器１１からのクロ
ックをメモリ読みだしクロックとして、読みだしアドレ
スカウンタ１０５で計数して作られる。

【００３１】アドレス接近検出部１０４は書き込みアド
レスと読みだしアドレスの接近を検出してアラームを出
力し、このアラームでカウント停止回路１０７を働かし
て読みだしアドレスカウンタ１０５のカウントを一端停
止させ、遅延負荷回路１０８で一定の遅延量を読みだし
アドレスカウンタのカウント値に加算して遅延を付加す
る。付加する遅延量は、ＡＴＭセル先頭位置情報テーブ
ル１０９から指示する。 ＡＴＭセル先頭位置情報テー
ブル１０９は、前のＳＴＭ−ｎフレーム、つまりｍ番目
のＳＴＭ−ｎのフレームを処理しているときには、その
一つ前のｍ−１番目のＳＴＭ−ｎフレームのＰＯＨに記
載されたＨ４データをもとに、ｍ番目のフレームの最初
に出現するＡＴＭセルの先頭位置を導きだし、それをも
とにｍ番目のフレームのＣ−４内で、ｎ番目（ｎ＝１，
２，３…）のＡＴＭセル先頭信号位置を示すテーブルを
作成する。そしてアドレス接近検出部１０４のアラーム
を受けたカウント停止回路１０７からロード信号が出た
時、遅延付加回路１０８に読みだしアドレスカウンタ１
０５が示すべきアドレス値、即ちメモリ１０２を読み始
める時のアドレス値を提示する。もし、アラームが出た
とき、例えば３番目のＡＴＭセルを書き込んでいるとき
だとすると、読みだしアドレスｔとして３＋ｋ（ｋ＝
１，２，３…）番目のＡＴＭセル先頭位置が読みだしア
ドレスとして示される。そして３＋ｋ番目のＡＴＭセル
をメモリに書き終えた時点でメモリ１０２の読み出しを
開始する。ｋの価を小さくすればＡＴＭセルの喪失を最
小限に押さえる事ができる。また、読み出しを再開する
ときには３＋ｋ番目のＡＴＭセルの先頭から始まるた
め、ＡＴＭセルを確実に読み出せる。

【００３２】図３は図４に示した送信部の速度変換処理
部３０の詳細を示す。

【００３３】速度変換処理部３０はバッファ部３０２と
アドレス処理部３０１とで構成される。バッファ部３０
２はメモリあるいはレジスタで構成され、ＡＴＭセルデ
ータと書き込みアドレスと読みだしアドレスを入力し、
ＡＴＭセルデータをバイト単位に分解したＣ−４データ
を出力する。書き込みアドレスと読みだしアドレスはア
ドレス処理部３０１から出力され、バッファ部３０２に
入力される。

【００３４】書き込みアドレスはアドレス処理部３０１
で書き込みアドレスカウンタ３０３により、ＰＬＬまた
はクロック発振器３１からのクロックを用いて作られ
る。この時、ＳＯＨとＰＯＨのデータをバッファに書き
込まないように、ＳＯＨとＰＯＨを検出したときは書き
込みアドレスカウンタ３０３のカウントを停止する。ま
た読みだしアドレスはメモリ読みだしクロックとして、
送信クロックｆｒ／８を用いた読みだしアドレスカウン
タ３０５で計数して作られる。

【００３５】アドレス接近検出部３０４は書き込みアド
レスと読みだしアドレスの接近を検出してアラームを出
力し、このアラームでカウント停止回路３０６を働かし
て読みだしアドレスカウンタ３０５のカウントを一端停
止させ、遅延付加回路３０８で一定の遅延量を読みだし
アドレスカウンタ３０５のカウント値に加えて遅延を付
加する。付加する遅延量は、ＡＴＭセル先頭位置情報テ
ーブル３０９から指示する。

【００３６】ＡＴＭセル先頭位置情報テーブル３０９は
外部から入力したＡＴＭセル先頭信号をもとに構成され
る。テーブルには次ＳＴＭ−ｎフレームのｐ番目（ｐ＝
１，２，３…）のＡＴＭセル先頭信号位置が記載されて
いる。そしてアドレス接近検出部３０４のアラームを受
けたカウント停止回路３０６からロード信号が出た時、
遅延付加回路３０８に読みだしアドレスカウンタが示す
べきアドレス値、即ちメモリを読み始める時のアドレス
値を提示する。もし、アラームが出たとき、例えば３番
目のＡＴＭセルを書き込んでいるときだとすると、読み
だしアドレスｔとして３＋ｉ（ｉ＝１，２，３…）番目
のＡＴＭセル先頭位置が読みだしアドレスとして示され
る。そして３＋ｉ番目のＡＴＭセルをメモリ３０２に書
き終えた時点でメモリ３０２の読み出しを開始する。ｉ
の値を小さくすればＡＴＭセルの喪失を最小限に押さえ
る事ができる。また、読み出しを再開するときには３＋
ｉ番目のＡＴＭセルの先頭から始まるため、ＡＴＭセル
を確実に読み出せる。なお、ｍ番目のＳＴＭ−ｎフレー
ムのＰＯＨのＨ４データはＨ４挿入時にテーブルからロ
ードする。

【００３７】

【発明の効果】以上説明したように、本発明では、ＰＯ
Ｈ部の一部を用いて、ＶＣ−４の先頭からｍタイムスロ
ット目にマッピングされたＡＴＭセルの先頭位置を表示
し、ｓ番目のＡＴＭセルの書き込み中に速度変換回路へ
の書き込みと読み出しのアドレス値が接近したことを検
出した場合には、この先頭位置情報を使って作成したテ
ーブルを用いて、ＶＣ−４におけるｓ＋ｋ番目のＡＴＭ
セルの先頭位置まで読みだしアドレスを移動し、その
後、速度変換回路の読み出しを開始する。これにより、
両アドレスの衝突を回避し、ＡＴＭセルの欠落を少なく
し、ＡＴＭセルのヘッダ部と情報部を確実にＳＴＭ−ｎ
のフレームから取り出し、フレームにマッピングするこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例の受信部の速度変換処理部の
詳細を示すブロック図。

【図２】図１に示した本発明の一実施例の受信部の構成
を示すブロック図。

【図３】本発明の他の実施例の送信部の速度変換処理部
の詳細を示すブロック図。

【図４】図３に示した本発明の他の実施例の送信部の構
成を示すブロック図。

【図５】本発明に使われるＡＴＭセルの構成図。

【図６】本発明に使われるＳＴＭ−１のフレーム構成を
示す構成図。

【符号の説明】

１、２１ 光通信回線 ２ Ｏ／Ｅ変換部 ３、２３ クロック分周回路 ４、２４ 直／並列データ変換部 ５ フレーム同期処理部 ６ デスクランブラ処理部 ７ ＳＯＨ終端処理部 ８ ＡＵ−４ポインタ処理部 ９、２９ ＰＯＨ処理部 １０、３０ 速度変換処理部 １１ 読みだしクロック発振部 ２２ Ｅ／Ｏ変換部 ２５ ＳＴＭ−ｎフレーム合成部 ２６ スクランブラ処理部 ２７ ＳＯＨ処理部 ３１ 書き込みクロック発振部 ３２ 送信クロック発振部 １０１、３０１ アドレス処理部 １０２、３０２ バッファ部 １０３、３０３ 書き込みアドレスカウンタ １０４、３０４ アドレス接近検出部 １０５、３０５ 読みだしアドレスカウンタ １０６、１０７、３０６ カウント停止回路 １０８、３０８ 遅延付加回路 １０９、３０９ ＡＴＭセル先頭位置情報テーブル ３１０ ＡＴＭセル先頭位置カウンタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 時分割多重のフレームを用いて連続する
   固定長のパケットを転送する通信装置内で用いられるク
   ロック調整用の速度変換方式において、 時分割多重のフレームの開始位置からｍタイムスロット
   目にマッピングされた固定長のパケットの先頭位置を時
   分割多重のフレームの一部を用いて転送し、 そのパケット先頭位置の情報をもとに次フレームのｎ番
   目までのパケットの先頭位置を示すテーブルを形成し、 ｓ番目のパケットを受信又は送信中に、速度変換回路へ
   の書き込みアドレスと読みだしアドレスが接近した場合
   には、 前記パケットの先頭位置を示すテーブルをもとに、読み
   だしアドレスをｓ＋ｋ番目のパケットの先頭位置まで移
   し、そこから速度変換回路の読み出しを開始することを
   特徴とする速度変換方式。