JPH08139727A - Ａｔｍセルフォーマット変換回路 - Google Patents

Ａｔｍセルフォーマット変換回路

Info

Publication number
JPH08139727A
JPH08139727A JP27217694A JP27217694A JPH08139727A JP H08139727 A JPH08139727 A JP H08139727A JP 27217694 A JP27217694 A JP 27217694A JP 27217694 A JP27217694 A JP 27217694A JP H08139727 A JPH08139727 A JP H08139727A
Authority
JP
Japan
Prior art keywords
block data
address
format conversion
cell
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27217694A
Other languages
English (en)
Other versions
JP2655495B2 (ja
Inventor
Akihiro Miyamoto
晃宏 宮本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27217694A priority Critical patent/JP2655495B2/ja
Priority to EP19950117516 priority patent/EP0711094A3/en
Priority to CA 2162351 priority patent/CA2162351C/en
Priority to US08/551,809 priority patent/US5715249A/en
Publication of JPH08139727A publication Critical patent/JPH08139727A/ja
Application granted granted Critical
Publication of JP2655495B2 publication Critical patent/JP2655495B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】 回路の誤動作による影響を最小限に抑えるこ
とができるＡＴＭセルフォーマット変換回路を提供す
る。 【構成】 メモリ１１として、１アドレスでアクセスさ
れる単位が、セルデータの記憶単位よりも大きいメモリ
を用いるとともに、入力セルパルスに応じた信号を出力
するセル先頭表示ビット生成回路１４を設けることによ
り、メモリ１１内にセルを構成する各ブロックデータが
書き込まれる際に、書き込まれるデータが先頭ブロック
データである場合に限り、そのブロックデータと共に、
そのデータが先頭ブロックデータであることを示す情報
が書き込まれるようにしておく。そして、読出側アドレ
スカウンタ１６によって指定されるアドレスのデータを
読み出した際に、そのデータ中に、先頭ブロックデータ
であることを示す情報が含まれていたときに、そのデー
タに含まれるブロックデータが先頭ブロックデータとし
て扱われるように回路を構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＡＴＭセルフォーマッ
ト変換回路に係わり、とくに、フォーマット変換時の位
相ずれに対処する機能を有するＡＴＭセルフォーマット
変換回路に関する。
【０００２】
【従来の技術】図２を用いて、従来のＡＴＭセルフォー
マット変換回路の概要を説明する。ＡＴＭセルフォーマ
ット変換回路は、たとえば、ＳＤＨフレームのヘッダ部
およびペイロード部にＡＴＭセルが挿入されている状態
から、ＳＤＨフレームのペイロード部にのみにＡＴＭセ
ルが挿入されている状態への変換を行う回路であり、図
示してあるように、その変換は、ＡＴＭセルを所定サイ
ズのブロックに分割して一時的に記憶するためのセルフ
ォーマット変換メモリ２１を用いて行われる。
【０００３】セルフォーマット変換メモリ２１の書込側
には、書込タイミング生成回路２２と書込側アドレスカ
ウンタ２３が設けられており、書込タイミング生成回路
２２には、ＡＴＭセルの先頭ブロックを示す信号（入力
セルパルス）と、ＡＴＭセルを構成する各ブロックデー
タの供給に同期した信号である書込制御信号が入力され
ている。
【０００４】書込タイミング生成回路２２は、最初の入
力セルパルスが入力された際に、書込側アドレスカウン
タ２３の内容をリセットすることによって、ＡＴＭセル
の先頭データを、セルフォーマット変換メモリ２１のア
ドレス０番地に書き込み、また、書込制御信号に応じ
て、書込側アドレスカウンタ２３の内容を順次インクリ
メントすることによって、ＡＴＭセルを構成する各ブロ
ックをセルフォーマット変換メモリ２１に記憶させてい
く。
【０００５】このようにして書き込まれたＡＴＭセルを
構成するブロックデータを、セルフォーマット変換メモ
リ１１からの読み出す際の、読出アドレスは、ＳＤＨペ
イロード部表示信号と出力セルパルスとを受けて、読出
アドレスカウンタ２６の制御を開始する読出タイミング
生成回路１５によって指定されていた。
【０００６】
【発明が解決しようとする課題】以上、説明した従来の
技術では、書込側、読出側において、共に、セルパルス
が正確に入力されていた場合には、セルフォーマット変
換を正確に行うことができる。
【０００７】しかしながら、入力される出力セルパルス
に応じて、読出アドレスが決定されていたため、回路の
誤動作などにより、一旦、メモリの読出側で出力セルパ
ルスとＡＴＭセルの先頭データとの位相にずれが生じて
しまった場合には、そのずれは、復旧されることなく、
後続する全てのＡＴＭセルデータに影響を及ぼしてしま
っていた。この位相ずれは、出力データおよび出力セル
パルスを用いて、図示した回路の後段で行われるＨＥＣ
(Header Error Contorol) 演算処理において対処できる
ものではないため、従来のＡＴＭセルフォーマット変換
回路では、自動復旧を行わせることもできず、たとえ
ば、１フレーム分のデータが全く無意味のものになって
しまうこともあった。
【０００８】そこで、本発明の目的は、回路の誤動作に
よる影響を最小限に抑えることができるＡＴＭセルフォ
ーマット変換回路を提供することにある。
【０００９】
【課題を解決するための手段】請求項１記載の発明は、
（イ）ＡＴＭセルを一時的に記憶するための、Ｎビット
単位でアクセスされるセルフォーマット変換用メモリ
と、（ロ）ＡＴＭセルをＮビット未満のＭビットのブロ
ックデータに分割してセルフォーマット変換メモリに供
給する供給手段と、（ハ）この供給手段によって供給さ
れる各ブロックデータのセルフォーマット変換用メモリ
における書込位置を規定するアドレスを所定の規則に従
って生成する書込アドレス生成手段と、（ニ）この書込
アドレス生成手段によって生成された各アドレスにＡＴ
Ｍセルの各ブロックデータを書き込む際に、ＡＴＭセル
の先頭ブロックが格納されるべきアドレスには、その先
頭ブロックデータとともに、先頭ブロックデータである
ことを示す情報を書き込み、先頭ブロックデータ以外が
格納されるアドレスには、そのブロックデータととも
に、先頭ブロックデータではないことを示す情報を書き
込む書込手段と、（ホ）セルフォーマット変換用メモリ
から、ＡＴＭセルを構成する各ブロックデータを読み出
す位置を規定するアドレスを、所定の規則に応じた規則
にしたがって生成する読出アドレス生成手段と、（ヘ）
この読出アドレス生成手段によって生成されたアドレス
から読み出したデータ中に、書込手段によって書き込ま
れた先頭ブロックデータであることを示す情報が含まれ
ていた場合には、読み出したデータ内に含まれるブロッ
クデータを、ＡＴＭセルの先頭ブロックデータとして扱
う読出手段とを具備する。
【００１０】すなわち、請求項１記載の発明では、ＡＴ
Ｍセルのフォーマット変換を行う際に使用されるセルフ
ォーマット変換用メモリとして、１アドレスでアクセス
される単位が、ＡＴＭセルデータの記憶単位よりも大き
いメモリを用いる。そして、セルフォーマット変換メモ
リ内に、ＡＴＭセルを構成する各ブロックデータを書き
込む際に、書き込むデータが先頭ブロックデータである
場合に限り、そのブロックデータと共に、そのデータが
先頭ブロックデータであることを示す情報が、同一アド
レスでアクセスされる記憶領域に記憶させるようにして
おき、読み出されたデータ中に、先頭ブロックデータで
あることを示す情報が含まれていたときに、そのデータ
を先頭ブロックデータとして扱うように、ＡＴＭセルフ
ォーマット変換回路を構成する。
【００１１】請求項２記載の発明では、（イ）ＡＴＭセ
ルを一時的に記憶するためのセルフォーマット変換用メ
モリと、（ロ）ＡＴＭセルの先頭位置を示す情報を記憶
するための先頭位置情報メモリと、（ハ）ＡＴＭセルを
所定サイズのブロックデータに分割してセルフォーマッ
ト変換メモリに供給する供給手段と、（ニ）この供給手
段によって供給される各ブロックデータのセルフォーマ
ット変換用メモリにおける書込位置を規定するアドレス
を所定の規則に従って生成する書込アドレス生成手段
と、（ホ）この書込アドレス生成手段によって生成され
た各アドレスにＡＴＭセルの各ブロックデータを書き込
む際に、そのブロックデータがＡＴＭセルの先頭ブロッ
クデータである場合には、先頭位置情報メモリの、書込
アドレス生成手段によって生成されたアドレスに応じた
アドレスに、先頭ブロックデータであることを示す情報
を書き込み、先頭ブロックデータではない場合には、先
頭位置情報メモリの、書込アドレス生成手段によって生
成されたアドレスに応じたアドレスに、先頭ブロックデ
ータではないことを示す情報を書き込む書込手段と、
（ヘ）セルフォーマット変換用メモリから、ＡＴＭセル
を構成する各ブロックデータを読み出す位置を規定する
アドレスを、書込アドレス生成手段で用いられる所定の
規則に応じた規則にしたがって生成する読出アドレス生
成手段と、（ト）この読出アドレス生成手段によって生
成されたアドレスのデータを、セルフォーマット変換メ
モリから読み出すとともに、そのアドレスに応じたアド
レスの情報を、先頭位置情報メモリから読み出し、読み
出した情報が、先頭ブロックデータであることを示す情
報であった場合には、セルフォーマット変換メモリから
読み出したデータを、ＡＴＭセルの先頭ブロックデータ
として扱う読出手段とを具備する。
【００１２】すなわち、請求項２記載の発明では、ＡＴ
Ｍセルフォーマット変換回路内に、ＡＴＭセルのフォー
マット変換を行うためのセルフォーマット変換用メモリ
と、ＡＴＭセルの先頭位置を示す情報を記憶するための
先頭位置情報メモリを設けておき、セルフォーマット変
換メモリ内に、先頭ブロックデータを書き込む場合に
は、先頭位置情報メモリの、先頭ブロックデータを書き
込んだアドレスに応じたアドレスに、先頭ブロックデー
タであることを示す情報が書き込まれるようにしてお
く。そして、セルフォーマット変換用メモリからＡＴＭ
セルを構成するブロックデータを読み出す際に、先頭位
置情報メモリ内の、その読出アドレスに対応するアドレ
スのデータをも読み出させ、先頭位置情報メモリから読
み出されたデータが先頭ブロックデータであることを示
す情報であったときに、セルフォーマット変換用メモリ
から読み出されたデータを先頭ブロックデータとして扱
うように、ＡＴＭセルフォーマット変換回路を構成す
る。
【００１３】
【実施例】以下、実施例につき本発明を詳細に説明す
る。
【００１４】図１に、本発明の一実施例におけるＡＴＭ
(Asynchronous Transfer Mode)セルフォーマット変換回
路の概略構成を示す。実施例のＡＴＭセルフォーマット
変換回路は、ＳＤＨ(Synchronous Digital Hierarchy)
フレームのヘッダ部およびペイロード部にＡＴＭセルが
挿入されている状態から、ＳＤＨフレームのペイロード
部のみに、ＡＴＭセルが挿入されている状態への変換を
行う回路であり、図示してあるように、セルフォーマッ
ト変換メモリ１１と書込タイミング生成回路１２と書込
側アドレスカウンタ１３とセル先頭表示ビット生成回路
１４と読出タイミング生成回路１５と読出アドレスカウ
ンタ１６と出力セルパルス生成回路１７によって構成さ
れている。
【００１５】セルフォーマット変換メモリ１１は、Ｎビ
ット単位でデータがアクセスされるメモリであり、実施
例のＡＴＭセルフォーマット変換回路では、ＡＴＭセル
を構成するブロックデータは、Ｍビット（Ｍ＜Ｎ）単位
で、セルフォーマット変換メモリ１１に格納される。
【００１６】このセルフォーマット変換メモリ１１への
データの書込指示は、書込制御信号に応じたタイミング
で書込アドレスカウンタ１３の内容を制御する書込タイ
ミング生成回路１２によって行われており、実施例のＡ
ＴＭセルフォーマット変換回路では、ＡＴＭセルを構成
する各ブロックデータ（入力データ）は、書込側アドレ
スカウンタ１３で指定されるアドレスの第０ビットから
第Ｍ─１ビットに書き込まれるようになっている。
【００１７】また、ＡＴＭセルの先頭位置を示す情報で
ある入力セルパルスは、入力セルパルスが入力された際
に１ビットの信号“１”を出力し、入力セルパルスの入
力が成されていないときには、“０”を出力するように
構成された回路であるセル先頭表示ビット生成回路１４
に入力されており、実施例のＡＴＭセルフォーマット変
換回路では、このセル先頭表示ビット生成回路１４の出
力が、セルフォーマット変換メモリ１１の第Ｎ−１ビッ
トのデータ端子に接続されている。
【００１８】セルフォーマット変換メモリ１１からのデ
ータの読出アドレスの指定は、ＳＤＨペイロード部表示
信号を受けて、書込アドレスカウンタ１６の制御を開始
する書込タイミング生成回路１５によって行われてお
り、実施例のＡＴＭセルフォーマット変換回路では、セ
ルフォーマット変換メモリ１１の出力端子の第０ビット
から第Ｍ─１ビットから出力データ、すなわち、ＡＴＭ
セルを構成するブロックデータが取り出されるようにな
っている。そして、セルフォーマット変換メモリ１１の
第Ｎ−１ビットは、“１”が入力されたときに、所定形
状のパルスを出力する出力セルパルス生成回路１７に入
力されるようになっている。
【００１９】このように構成された実施例のＡＴＭセル
フォーマット変換回路では、セルフォーマット変換メモ
リ１１の各アドレスには、ＡＴＭセルを構成するブロッ
クデータだけではなく、そのブロックデータが先頭ブロ
ックデータであるか否かを示す情報も記憶されているこ
とになる。このため、出力セルパルス生成回路１７が出
力するパルスは、正確に、セルフォーマット変換メモリ
１１から読み出されたブロックデータから、先頭ブロッ
クデータを特定できる情報になっており、出力セルパル
ス生成回路１７が出力する出力セルパルスを用いて、出
力データに対して、たとえば、ＨＥＣ演算を行うことが
できることになる。
【００２０】なお、実施例のＡＴＭセルフォーマット変
換回路では、セルフォーマット変換メモリとして、ＡＴ
Ｍセルを構成するブロックデータと、そのブロックデー
タが先頭ブロックデータであるか否かを示す情報とを、
１アドレスに記憶できるメモリを用いたが、たとえば、
ブロックデータと先頭ブロックデータであるか否かを示
す情報を記憶するためのメモリを別けて、両情報が同一
アドレスでアクセスされるようにＡＴＭセルフォーマッ
ト変換回路を構成しても良いことは当然である。
【００２１】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、出力セルパルスが、ＡＴＭセルデータの先頭デ
ータと常に同期した形で出力されることになるので、従
来のＡＴＭセルフォーマット変換回路のように、回路の
誤動作によって発生した位相ずれが、後続するＡＴＭセ
ルデータにまで影響を与えてしまうといったことがな
く、回路の誤動作によって発生した位相ずれは、短期的
な影響しか及ぼさないことになる。すなわち、本発明の
ＡＴＭセルフォーマット変換回路は、位相ずれ状態から
自動的に復旧できる変換回路になっていることになる。
【図面の簡単な説明】
【図１】本発明の一実施例によるＡＴＭセルフォーマッ
ト変換回路の概要を示すブロック図である。
【図２】従来のＡＴＭセルフォーマット変換回路の概要
を示すブロック図である。
【符号の説明】 １１、２１ セルフォーマット変換用メモリ １２、２２ 書込タイミング生成回路 １３、２３ 書込側アドレスカウンタ １４ セル先頭表示ビット生成回路 １５、２５ 読出タイミング生成回路 １６、２６ 読出側アドレスカウンタ １７ 出力セルパルス生成回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＡＴＭセルを一時的に記憶するための、
    Ｎビット単位でアクセスされるセルフォーマット変換用
    メモリと、 ＡＴＭセルをＮビット未満のＭビットのブロックデータ
    に分割して前記セルフォーマット変換メモリに供給する
    供給手段と、 この供給手段によって供給される各ブロックデータの前
    記セルフォーマット変換用メモリにおける書込位置を規
    定するアドレスを所定の規則に従って生成する書込アド
    レス生成手段と、 この書込アドレス生成手段によって生成された各アドレ
    スに前記ＡＴＭセルの各ブロックデータを書き込む際
    に、ＡＴＭセルの先頭ブロックが格納されるべきアドレ
    スには、その先頭ブロックデータとともに、先頭ブロッ
    クデータであることを示す情報を書き込み、先頭ブロッ
    クデータ以外が格納されるアドレスには、そのブロック
    データとともに、先頭ブロックデータではないことを示
    す情報を書き込む書込手段と、 前記セルフォーマット変換用メモリから、ＡＴＭセルを
    構成する各ブロックデータを読み出す位置を規定するア
    ドレスを、前記所定の規則に応じた規則にしたがって生
    成する読出アドレス生成手段と、 この読出アドレス生成手段によって生成されたアドレス
    から読み出したデータ中に、前記書込手段によって書き
    込まれた先頭ブロックデータであることを示す情報が含
    まれていた場合には、読み出したデータ内に含まれるブ
    ロックデータを、ＡＴＭセルの先頭ブロックデータとし
    て扱う読出手段とを具備することを特徴とするＡＴＭセ
    ルフォーマット変換回路。
  2. 【請求項２】 ＡＴＭセルを一時的に記憶するためのセ
    ルフォーマット変換用メモリと、 ＡＴＭセルの先頭位置を示す情報を記憶するための先頭
    位置情報メモリと、 ＡＴＭセルを所定サイズのブロックデータに分割して前
    記セルフォーマット変換メモリに供給する供給手段と、 この供給手段によって供給される各ブロックデータの前
    記セルフォーマット変換用メモリにおける書込位置を規
    定するアドレスを所定の規則に従って生成する書込アド
    レス生成手段と、 この書込アドレス生成手段によって生成された各アドレ
    スに前記ＡＴＭセルの各ブロックデータを書き込む際
    に、そのブロックデータがＡＴＭセルの先頭ブロックデ
    ータである場合には、前記先頭位置情報メモリの、書込
    アドレス生成手段によって生成されたアドレスに応じた
    アドレスに、先頭ブロックデータであることを示す情報
    を書き込み、先頭ブロックデータではない場合には、先
    頭位置情報メモリの、書込アドレス生成手段によって生
    成されたアドレスに応じたアドレスに、先頭ブロックデ
    ータではないことを示す情報を書き込む書込手段と、 前記セルフォーマット変換用メモリから、ＡＴＭセルを
    構成する各ブロックデータを読み出す位置を規定するア
    ドレスを、前記書込アドレス生成手段で用いられる所定
    の規則に応じた規則にしたがって生成する読出アドレス
    生成手段と、 この読出アドレス生成手段によって生成されたアドレス
    のデータを、前記セルフォーマット変換メモリから読み
    出すとともに、そのアドレスに応じたアドレスの情報
    を、前記先頭位置情報メモリから読み出し、読み出した
    情報が、先頭ブロックデータであることを示す情報であ
    った場合には、前記セルフォーマット変換メモリから読
    み出したデータを、ＡＴＭセルの先頭ブロックデータと
    して扱う読出手段とを具備することを特徴とするＡＴＭ
    セルフォーマット変換回路。
  3. 【請求項３】 前記セルフォーマット変換メモリによっ
    て行われるフォーマット変換が、ＳＤＨフレームのヘッ
    ダ部およびペイロード部にＡＴＭセルが挿入されている
    状態から、ＳＤＨフレームのペイロード部のみに、ＡＴ
    Ｍセルが挿入されている状態への変換であることを特徴
    とする請求項１または請求項２記載のＡＴＭセルフォー
    マット変換回路。
JP27217694A 1994-11-07 1994-11-07 Ａｔｍセルフォーマット変換回路 Expired - Fee Related JP2655495B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27217694A JP2655495B2 (ja) 1994-11-07 1994-11-07 Ａｔｍセルフォーマット変換回路
EP19950117516 EP0711094A3 (en) 1994-11-07 1995-11-07 ATM cell format converter using cell start indicator for generating output cell pulse
CA 2162351 CA2162351C (en) 1994-11-07 1995-11-07 Atm cell format converter using cell start indicator for generating output cell pulse
US08/551,809 US5715249A (en) 1994-11-07 1995-11-07 ATM cell format converter using cell start indicator for generating output cell pulse

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27217694A JP2655495B2 (ja) 1994-11-07 1994-11-07 Ａｔｍセルフォーマット変換回路

Publications (2)

Publication Number Publication Date
JPH08139727A true JPH08139727A (ja) 1996-05-31
JP2655495B2 JP2655495B2 (ja) 1997-09-17

Family

ID=17510143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27217694A Expired - Fee Related JP2655495B2 (ja) 1994-11-07 1994-11-07 Ａｔｍセルフォーマット変換回路

Country Status (4)

Country Link
US (1) US5715249A (ja)
EP (1) EP0711094A3 (ja)
JP (1) JP2655495B2 (ja)
CA (1) CA2162351C (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9400682A (nl) * 1994-04-28 1995-12-01 Nederland Ptt Werkwijzen voor het tussen systemen uitwisselen van een bericht dat ten minste één informatie-element omvat, inrichting voor het tussen systemen uitwisselen van een bericht dat ten minste één informatie-element omvat, alsmede systeem omvattende deze inrichting.
JP3047861B2 (ja) * 1997-07-08 2000-06-05 日本電気株式会社 Ａｔｍ通信装置における現用系／予備系無瞬断切替装置
JPH1132042A (ja) * 1997-07-11 1999-02-02 Fujitsu Ltd Ｓｄｈ通信網／既存通信網監視統合装置及び方法
US20010046233A1 (en) * 2001-05-25 2001-11-29 Zhao Wu Symmetric universal format conversion mechanism with gray code
BRPI0802545A2 (pt) * 2008-07-11 2009-07-07 Tecnologia Bancaria Sa método para acompanhamento e avaliação do comportamento de parques de terminais de auto-atendimento por meio de análises estatìsticas e/ou geração de gráficos de indicadores atualizados

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162433A (ja) * 1993-12-03 1995-06-23 Toshiba Corp 速度変換方式

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69114780T2 (de) * 1990-07-27 1996-07-25 Nippon Electric Co Formatumwandlungssystem für ATM-Zellen.
EP0519563A3 (en) * 1991-06-21 1997-08-27 Koninkl Philips Electronics Nv System for converting synchronous time-division-multiplex signals into asynchronous time-division data packets
JP3075809B2 (ja) * 1991-11-12 2000-08-14 株式会社東芝 データ伝送システムにおける受信データ転送制御装置
US5384774A (en) * 1993-01-11 1995-01-24 At&T Corp. Asynchronous transfer mode (ATM) payload synchronizer
FR2701180B1 (fr) * 1993-01-29 1995-03-10 Cit Alcatel Dispositif de cellulisation et dispositif de décellulisation de voies numériques synchromes, centre de commutation de voies numériques synchrones, et centre de commutation de voies numériques asynchrones.
US5428609A (en) * 1994-01-03 1995-06-27 At&T Corp. STM-to-ATM converters

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07162433A (ja) * 1993-12-03 1995-06-23 Toshiba Corp 速度変換方式

Also Published As

Publication number Publication date
CA2162351C (en) 2000-08-15
EP0711094A3 (en) 1998-09-16
CA2162351A1 (en) 1996-05-08
US5715249A (en) 1998-02-03
JP2655495B2 (ja) 1997-09-17
EP0711094A2 (en) 1996-05-08

Similar Documents

Publication Publication Date Title
JP2596208B2 (ja) メモリ装置
JP2655495B2 (ja) Ａｔｍセルフォーマット変換回路
JPS58115673A (ja) 記憶情報制御方式及び装置
JPH08149160A (ja) データ受信装置
JPH08205211A (ja) 時分割多重時間スイッチ回路
JPH10340596A (ja) データ記憶装置および半導体記憶装置
JPS619766A (ja) デ−タ転送装置
JPS60108944A (ja) 記憶装置
JPS6362083A (ja) 射影デ−タ生成方式
KR100224798B1 (ko) 데이타 셔플링장치
JP2853555B2 (ja) 記憶制御装置
JPH08115268A (ja) メモリ回路装置
JPH05174144A (ja) ヒストグラム算出回路
JPS6117480Y2 (ja)
JP2996601B2 (ja) エラスティックストア回路とタイムスイッチ回路の共有回路
JP3013011B2 (ja) バッファ回路
JPH05210981A (ja) 半導体記憶装置
JPS61117970A (ja) 画像デ−タ記憶メモリの制御方法
JPH0516451A (ja) プリンタ
JPH0414924A (ja) 同期保護回路
JPH01246651A (ja) Ｅｃｃ機構付メモリモジュールにおけるデータ書換え装置
JPH0241058B2 (ja)
JPH04134789A (ja) メモリ装置
JPH0332823B2 (ja)
JPH0387957A (ja) バスアクセス方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090530

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100530

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110530

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees