JPH01246651A - Ｅｃｃ機構付メモリモジュールにおけるデータ書換え装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はＥ　ＣＣ（Ｅｒｒｏｒ　Ｃｈｅｃｋｉｎｇ　Ｃ
ｏｒｒｅｃｔｉｏｎ）機構付メモリモジュールにおける
データ書換え方法に関する。

（従来の技術） 計算機システムにおけるメモリの高記録密度化に伴い磁
気ディスク等の記録媒体から得られる信号の品質が劣化
する。これを補償するため、近年のメモリモジュールに
はＥＣＣ機構を設けたものが在る。

このＥＣＣ機構は、メモリにあるデータ（説明の便宜上
、データＡという。）を書込む際、そのデータＡに特定
の計算を施すことによりデータＡ特有のエラー訂正コー
ド（説明の便宜上、この書込み時のものを、エラー訂正
コードＷという。）を作成し、このエラー訂正コードＷ
をデータＡに付加してメモリに書込み、このメモリから
データＡを読出す際、そのエラー訂正コードＷをも読出
し、かつ読出したデータＡから書込み時と同じ上記特定
の計算を施すことによりエラー訂正コード（説明の便宜
上、この読出し時のものを、エラー訂正コードＲという
。）を作成し、エラー訂正コードＷとエラー訂正コード
Ｒとを比較することにより読出したデータＡが正しいも
のか否かを判定するとともに、正しくない場合には同時
に誤っているビットを検出して訂正する、というもので
ある。

ところで、このようなＥＣＣ機構を持つものであって２
単位以上のデータを扱うメモリモジュール、例えば２バ
イトのものによりデータの書換えを行う場合、まず該当
アドレスのデータをメモリから読出し、この旧データと
新たに書込まれるべき書換えデータとを合成する。つま
り、２つの両バイト共、書換える全バイトライトのとき
には、その合成は、旧データと書換えデータとの取換え
になり、一方のバイトを書換えるパーシャルライトの場
合、該当バイトのデータの取換えになる。

そして、このようにデータを合成し、新規データを作成
したら、この新規データに上記特定の計算を施して２バ
イト用エラー訂正コードを作成し、新規データに該エラ
ー訂正コードを付加してメモリに書込むことにより書換
えを完了するものである。

このように、従来の書換え方法では、エラー訂正コード
の作成のため、旧データをメモリから読出し、これを加
工して新規データを得るようにしているが、全バイトラ
イトの場合にはその加工が不要であり、したがって、全
バイトライトにおいても旧データの読出しを行う分、無
駄にメモリサイクルを長くすることとなっていた。

そこで、バイト毎にＥＣＣ回路を配し、バイト毎にエラ
ー訂正コードを作成するようにし、全バイトライトかパ
ーシャルライトかに拘らずエラー訂正コードの作成の際
に旧データの読出しを不要にする方法も考えられるが、
エラー訂正コードを例えば２バイトデータの場合、２つ
に分けることとなるから、ビット数対情報量が半減する
こととなるので、その格納に要するビット数が多くなり
、それだけメモリの容量が大きめに必要になるという問
題を生ずる。

（発明が解決しようとする課題） このように、従来にあっては、メモリサイクルを短縮し
ようとするとメモリ容量を大きくしなければならないと
いう問題かった。

本発明は、上記した従来技術の有する問題点に鑑みてな
されたもので、その目的とするところはメモリ容量を大
きくすることを必要とすることなくメモリサイクルの短
縮化を図ることのできるＥＣＣ機構付メモリジュールに
おけるデータ書換え装置を提供することにある。

（課題を解決するための手段） そのため、本発明は２単位以上で構成されるデータが書
込まれるメモリと、ＥＣＣ回路とを備え、該ＥＣＣ回路
によって前記メモリに書換えるべき新データのエラー訂
正コードを作成し且つ該新データを該エラー訂正コード
と共に前記メモリに書込むことにより前記メモリ内の旧
データを前記新データに書換えるものであって、データ
出力指令を待って前記旧データの書換え対象単位に対応
した書換えデータを前記ＥＣＣ回路に向けて出力する書
換えデータ出力手段と、前記データの各単位毎に書換え
対象単位識別用ゾーン信号を発生するゾーン信号発生手
段と、このゾーン信号を受けると、このゾーン信号によ
り前記書換え対象単位を識別し、その識別結果が前記デ
ータの全単位を書換える全単位ライトの場合には前記書
換えデータ出力手段に前記データ出力指令を与え前記Ｅ
ＣＣ回路に前記書換えデータを前記新データとして前記
エラー訂正コードを作成させるとともに、前記識別結果
が前記データの一部の単位を書換えるパーシャルライト
の場合には前記メモリに前記旧データの読出し指令信号
を与える且つ前記書換えデータ出力手段に前記データ出
力指令を与え前記ＥＣＣ回路に前記旧データの書換え対
象単位を前記書換えデータと交換したものを新データと
して前記エラー訂正コードを作成させる制御手段とを備
えている。

（作　用） 本発明によれば、データの各単位毎に書換え対象単位識
別用ゾーン信号を設け、このゾーン信号により全単位ラ
イト及びパーシャルライトのうちの何れであるか判断し
、パーシャルライトの場合のみメモリから旧データの読
出しを行うようにしである。したがって、全単位ライト
時の無駄な旧データ読出し時間を省くことができるので
、メモリアクセスの無駄な時間を削除することができる
。

（実施例） 以下に、本発明の実施例につい′て図面を参照しつつ説
明する。

図は本発明に係る一実施例を示すブロック図である。

この図において、１はＣＰＵ、２はメモリモジュール、
３はメモリバスであり、ＣＰＵ１とメモリモジュール２
とはメモリバス３を介して接続されている。

ＣＰＵＩは、読出・書込各指令信号を出力する機能、読
出し時にはアドレス信号を、書込み時にはアドレス信号
とゾーン信号とを出力する機能、後述する応答発生回路
からの応答信号を待って書換えデータを出力する機能等
を有する。

メモリモジュール２はメモリ４とＥＣＣ回路５とメモリ
制御回路６と応答発生回路７とを有し、メモリ４には、
ここでは２バイト構成のデータが書込まれるようになっ
ている。

ＣＰＵＩから書込み指令信号、アドレス信号及びゾーン
信号が出力されると、メモリ制御回路６は、アドレス信
号のアドレスが自己のアドレスであるとき、ゾーン信号
のデコードを行う。このゾーン信号は、書換え対象バイ
トを表示するもので、各バイト毎に書換えの有無を１ビ
ツトで表した２ビツトデータで構成される。つまり、ゾ
ーン信号の各ビットは、データの各バイトに対応し、こ
こではそのビットの値が「１」ならそのバイトは書換え
対象であり、逆に同値が「０」なら非書換え対象である
。よって、ゾーン信号の２とットデータが（１，１）な
らば全バイトライトであり、同データが（１，０）また
は（０，１，１ならばパーシャルライトである。

メモリ制御回路６は、かかるゾーン信号のデコードの後
、その２とットデータにより全バイトライトか、あるい
はパーシャルライトかを識別する。

この識別の結果、全バイトライトであるときには、メモ
リ制御回路６は応答発生回路７に指令して上記応答信号
を発生する。ＣＰＵＩは、この応答信号を受けると書換
えデータをＥＣＣ回路５に供給する。ＥＣＣ回路５は、
この書換えデータを新データとしてそのエラー訂正コー
ドＷを作成する。メモリ制御回路６からメモリ４のアド
レス指示を含む書込みタイミング信号が出ると、メモリ
４は新データとそのエラー訂正コードＷとを該当アドレ
スに書込む。これをもって、全バイトライトの書換えは
終了する。

上記識別の結果、パーシャルライトであるときには、メ
モリ制御回路６はメモリ４に対し旧データのアドレスを
指定しその読出しを指令する。メモリ４は、この指令を
受けてその旧データを読出してＥＣＣ回路５に記憶させ
る。メモリ４はＥＣＣ回路５からの通知でその旧データ
記憶が完了したことを知ると、応答発生回路７に指令し
て応答信号を発生させる。ＣＰＵＩは、この応答信号を
受けると、書換えデータをＥＣＣ回路５に送る。これを
受けたＥＣＣ回路５は、記憶している旧データの書換え
対象バイトを書換えデータと入換えて新データを形成し
、この新データのエラー訂正コードＷを作成する。メモ
リ制御回路６からメモリ４のアドレス指示を含む書込み
タイミング信号が出ると、メモリ４は新データとそのエ
ラー訂正コードＷとを該当アドレスに書込む。これをも
って、パーシャルライトの書換えを終了するようになっ
ている。

メモリ制御回路６は、ＣＰＵＩから読出し指令信号とア
ドレス信号とを受けると、アドレス信号が自己のもので
あったとき、メモリ４に該当アドレスのデータ読出しを
指令する。メモリ４は、この指令に応答してデータとそ
のエラー訂正コードＷとを読出し、ＥＣＣ回路５に記憶
させる。このＥＣＣ回路５は、読出されたデータのエラ
ー訂正コードＲを作成し、エラー訂正コードＷとエラー
訂正コードＲとを比較する。ＥＣＣ回路５は、この比較
の結果、エラー訂正コードＷ、　Ｒが互いに同じもので
あるときにはデータが正しく読出されたものであると判
断し、その読出されたデータをＣＰＵＩに向けて出力し
、同比較の結果、エラー訂正コードＷ、Ｒが異なってい
る場合、データが正しく読出されてないと判断し、同時
に読出されたデータの誤り箇所（ビット）の検出も行い
、その誤っているビットを訂正し、正しいデータをＣＰ
ＵＩに向けて出力する。ＣＰＵＩは、このようにしてＥ
ＣＣ回路５から出力されたデータを取込み、これにより
読出しを終了するものである。

上述したように、本実施例によれば、メモリ制御回路６
においてＣＰＵＩからの、全バイトライトの場合にはメ
モリ４からの旧データの読出しを省略し、パーシャルラ
イトの場合のみメモリ４からの旧データの読出しを行う
ようにしたので、メモリアクセスの無駄な時間を削除す
ることができる。

なお、上記実施例にあっては、２バイトデータがメモリ
に書込まれるメモリジュールの場合について説明されて
いるが、本発明は、これに限らず、３バイト以上の場合
についても成立するものである。

〔発明の効果〕

以上説明したように本発明によれば、ゾーン信号により
全単位ライト及びパーシャルライトのうち何れであるか
を識別し、パーシャルライトの場合のみメモリからの旧
データの読出しを行うようにしたので、メモリアクセス
の無駄な時間となっていた全バイトライトのときの旧デ
ータ読出し時間を削除することができる。よって、ＥＣ
Ｃ回路を増設しその分メモリ容量を大きくするようなこ
とは必要とすることなくメモリサイクルの短縮化を図る
ことができるという効果を奏する。

【図面の簡単な説明】

図は本発明に係る一実施例のブロック図である。 １・・・ＣＰＵ　（書換えデータ出力手段、ゾーン信号
発生手段）、２・・・メモリモジュール、４・・・メモ
リ、５・・・ＥＣＣ回路、６・・・メモリ制御回路（制
御手段）、７・・・応答発生回路。 出願人代理人　　佐　　藤　　−雄

Claims (1)

1. 【特許請求の範囲】 　２単位以上で構成されるデータが書込まれるメモリと
   、ＥＣＣ回路とを備え、該ＥＣＣ回路によって前記メモ
   リに書換えるべき新データのエラー訂正コードを作成し
   且つ該新データを該エラー訂正コードと共に前記メモリ
   に書込むことにより前記メモリ内の旧データを前記新デ
   ータに書換えるＥＣＣ機構付メモリモジュールにおける
   データ書換え装置であって、 データ出力指令を待って前記旧データの書換え対象単位
   に対応した書換えデータを前記ＥＣＣ回路に向けて出力
   する書換えデータ出力手段と、前記データの各単位毎に
   書換え対象単位識別用ゾーン信号を発生するゾーン信号
   発生手段と、このゾーン信号を受けると、このゾーン信
   号により前記書換え対象単位を識別し、その識別結果が
   前記データの全単位を書換える全単位ライトの場合には
   前記書換えデータ出力手段に前記データ出力指令を与え
   前記ＥＣＣ回路に前記書換えデータを前記新データとし
   て前記エラー訂正コードを作成させるとともに、前記識
   別結果が前記データの一部の単位を書換えるパーシャル
   ライトの場合には前記メモリに前記旧データの読出し指
   令信号を与え且つ前記書換えデータ出力手段に前記デー
   タ出力指令を与え前記ＥＣＣ回路に前記旧データの書換
   え対象単位を前記書換えデータと交換したものを新デー
   タとして前記エラー訂正コードを作成させる制御手段と
   、 を備えているＥＣＣ機構付メモリモジュールにおけるデ
   ータ書換え装置。