JPH0229839A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はマイクロプログラム制御装置に関し−特に１と
ットエラーの訂正方式に関する。

従１Ｊ先街 従来、この種のマイクロプログラム制御装置は、読出し
たデータの１ビツトエラーを検出した場合、データを修
正し制御記憶に再書込みを行う構成となっている。第２
図にその従来例のブロックを示す。この従来例では制御
記憶１・よりマイクロ命令を読出してデータセレクタ２
を介してデータレジスタ３に設定する。データレジスタ
３の出力を１とットエラー訂正２ビットエラー検出回路
４（ＥＤＡＣ回路と称する。ＥＤＡＣ回路については公
知文献である特公昭５３−２０３６７　ｒエラー検出及
び訂正システムＪＩＢＭに述べられている）によりエラ
ーチエツクを行い、１ビツトエラーを検出した場合、被
制御部に抑止信号を送る。ＥＤＡＣ回路４により訂正さ
れたマイクロ命令はデータレジスタ３と制御記憶１に再
書込みされる。制御記憶の再書込みが完了した後、抑止
信号を解除しマイクロ命令による制御が行われる。尚、
５は制御記憶１を制御する制御部を示す。

上述した従来のマイクロプログラム制御装置は、読出し
たデータが間欠の１ビツトエラーである場合、読出した
データを訂正し制御記憶に再書込みを行いエラー処理は
完了する。しかし、１ビツトエラーのある固定故障アド
レスからは、読出しを行うごとにデータを訂正し制御記
憶に再書込みを行い、その間被制御部は抑止され時間の
無駄となるという欠点がある。

１匪立旦預 本発明の目的は、固定故障エラーの場合に、その都度デ
ータを訂正して制御記憶に再書込みを行うという時間の
無駄をなくしたマイクロプログラム制御装置を提供する
ことである。

ｌ５し１１處 本発明によるマイクロプログラム制御装置は、マイクロ
プログラムを格納するエリアの他に交代エリアを有する
制御記憶手段と、この制御記憶手段から読出されたマイ
クロプログラムに固定的エラーを生じなと”きに前記交
代エリア内に前記固定的エラーを発生したマイクロプロ
グラムの訂正後のデータを格納する手段と、読出しアド
レスが前記固定的エラーを発生したマイクロプログラム
のアドレスと一致したとき前記交代エリアのアドレスを
指定して前記訂正後のデータを読出すよう制御する手段
とを含むことを特徴とする。

尺施ｊ 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例である。３１は書込みデータ
信号線１０から送られるエラー訂正コードを含む書込み
データを設定するデータレジスタ、３２はレジスタ３１
の出力か訂正データ信号線１３からのデータを選択する
データセレクタ、３３はデータセレクタ３２の出力を保
持し交代エリア３４を含む制御記憶、３５は制御記憶３
３の出力か訂正データ信号線１３からのデータを選択す
るデータセレクタ、３６はデータセレクタ３５の出力を
設定するデータレジスタ、３７はデータレジスタ３６の
出力の１とットエラー検出、１とットエラー訂正を行う
訂正回路である。３８は読出し／書込みアドレス信号線
１２から送られる制御記憶３３のアドレスを設定するア
ドレスレジスター３９はアドレスレジスタ３８の出力を
設定するアドレスレジスタ、４０は制御レジスタ４３の
出力で保持され、１とットエラー指示信号線１４によっ
てアドレスレジスタ３９の出力を設定するアドレスレジ
スタ、４１はアドレスレジスタ３８の出力とアドレスレ
ジスタ４０の出力とを比較し、両アドレスの一致検出を
行う比較回路、４２は比較回路４１の出力を設定する制
御レジスタ、４３は制御レジスタ４２の出力を設定し、
４１″入力で保持される制御レジスタ、４４は制御記憶
３３のアドレスを選択するアドレスセレクタであり、比
較回路４１の出力と制御レジスタ４３の出力のナンド論
理、または書込みデータ制ｍ信号線１１によってアドレ
スレジスタ３８の出力を選択し、制御レジスタ４２の出
力の否定と１とットエラー指示信号線１４のアンド論理
によって、アドレスレジスタ３９の出力を選択し、比較
回路４１の出力と制御レジスタ４３の出力とのアンド論
理、または制御レジスタ４２の出力と１とットエラー指
示信号線１４とのアンド論理によって一交代エリア３４
のアドレスを選択する。

以上の構成とされた一実施例について動作を説明する。

まず、書込みデータ信号線１０からデータレジスタ３１
にデータを設定する。読出し／書込みアドレス信号線１
２からアドレスレジスタ３８に設定したアドレスを書込
みデータ制御信号１１によってアドレスセレクタ４４で
選択し、該アドレスによりデータレジスタ３１に設定さ
れたデータを制御記憶３３に貯える。

アドレスレジスタ３８に設定された読出しアドレスによ
り、制御記憶３３からデータがデータレジスタ３６へ設
定され、データレジスタ３６の出力は演算回路などの制
御に使われる。同時に、データレジスタ３６の出力を訂
正回路３７に送り１とットエラー検出を行う。

ここで、該データが１とットエラーであったならば、デ
ータを訂正し制御記憶３３とデータレジスタ３６に書込
む、このときの書込みアドレスはアドレスレジスタ３８
の出力である読出しアドレスを設定するアドレスレジス
タ３９の出力であり、制御記憶３３に再書込みが行われ
る。同時に、１とットエラー指示信号線１４によりアド
レスレジスタ４０にアドレスレジスタ３９の出力である
エラーデータの再書込みアドレス（読出しアドレス）が
設定される。

以後、制御記憶３３のデータが訂正回路３７で１とット
エラー検出をされなければ、１ビツト工ラー指示信号線
１４によりアドレスレジスタ４０の内容は保持される。

ここで、制御記憶３３の他のアドレスからの読出しデー
タが訂正回路３７で１とットエラー検出されたならば、
再書込みが行われ、アドレスレジスタ４０に再書込みア
ドレスが設定される。しかし、１とットエラーを検出さ
れたデ°−夕の読出しアドレスがアドレスレジスタ４０
に保持されたアドレスと等しかったならば、比較回路４
１でアドレスの一致か検出され、その結果が制御レジス
タ４２にセットされ、制御レジスタ４２の出力と１とッ
トエラー指示信号線１４とのアンド論理により交代エリ
ア３４のアドレスかアドレスセレクタ４４で選択され、
交代エリア３４に訂正後のデータか格納される。このと
き、制御レジスタ４３がセットされて、固定故障がある
ことを指示する。

制御レジスタ４３はそのセット状態を保持する。

アドレスレジスタ４０は制御レジスタ４３によってその
内容である固定故障アドレスを保持する。

アドレスレジスタ３８とアドレスレジスタ４０の出力と
は比較回路４１で比較され、その一致が検出され、さら
に制御レジスタ４３が固定故障の指示（セント状態）を
していれば、該アドレスは固定故障アドレスであるので
、アドレスセレクタ４４で交代エリア３４のアドレスが
選択される。

１１五里盟 以上説明したように本発明によれば、制御記憶の交代エ
リアに固定故障によるエラー訂正後のマイクロプログラ
ムを格納しておくことにより、以降は固定故障を回避で
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は従来技
術を示すブロック図である。 ３３・・・・・・制御記憶 ３４・・・・・・交代エリア ３７・・・・・・訂正回路 ４１・・・・・比較回路 ４４・・・・・・アドレスセレクタ 第１図

Claims (1)

【特許請求の範囲】
1. （１）マイクロプログラムを格納するエリアの他に交代
   エリアを有する制御記憶手段と、この制御記憶手段から
   読出されたマイクロプログラムに固定的エラーを生じた
   ときに前記交代エリア内に前記固定的エラーを発生した
   マイクロプログラムの訂正後のデータを格納する手段と
   、読出しアドレスが前記固定的エラーを発生したマイク
   ロプログラムのアドレスと一致したとき前記交代エリア
   のアドレスを指定して前記訂正後のデータを読出すよう
   制御する手段とを含むことを特徴とするマイクロプログ
   ラム制御装置。