JPH02144633A - コントロールストレージのエラー訂正装置 - Google Patents
コントロールストレージのエラー訂正装置Info
- Publication number
- JPH02144633A JPH02144633A JP63297708A JP29770888A JPH02144633A JP H02144633 A JPH02144633 A JP H02144633A JP 63297708 A JP63297708 A JP 63297708A JP 29770888 A JP29770888 A JP 29770888A JP H02144633 A JPH02144633 A JP H02144633A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- register
- signal line
- logic
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 16
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１１立１
本発明はコントロールストレージのエラー訂正装置に関
し、特にコントロールストレージから読出されたマイク
ロ命令にエラーが発生したとき、そのエラーを訂正する
コントロールストレージのエラー訂正装置に関するもの
である。
し、特にコントロールストレージから読出されたマイク
ロ命令にエラーが発生したとき、そのエラーを訂正する
コントロールストレージのエラー訂正装置に関するもの
である。
Ｋ氷肱隻
従来のコントロールストレージのエラー訂正装置の動作
について説明する。コントロールストレージより読出さ
れたマイクロ命令にエラーが発生していることがエラー
検出回路によって検出されると、そのエラーが訂正可能
なエラーか否かが判別され、訂正可能エラーでない場合
、他装置に障ＩＦ発生が通知される。
について説明する。コントロールストレージより読出さ
れたマイクロ命令にエラーが発生していることがエラー
検出回路によって検出されると、そのエラーが訂正可能
なエラーか否かが判別され、訂正可能エラーでない場合
、他装置に障ＩＦ発生が通知される。
一方、訂正可能エラーであれば、その旨エラー訂正回路
へ通知されると共に、訂正可能エラーが発生したマイク
ロアドレスを保持し続けるように指示が出される。この
とき、マイクロ命令レジスタは訂正可能なエラーが生じ
たままのマイクロ命令を保持することになる。
へ通知されると共に、訂正可能エラーが発生したマイク
ロアドレスを保持し続けるように指示が出される。この
とき、マイクロ命令レジスタは訂正可能なエラーが生じ
たままのマイクロ命令を保持することになる。
マイクロ命令レジスタに保持されたマイクロ命令はエラ
ー検出回路によりエラーが検出されたマイクロ命令であ
るから、マイクロ命令無効化手段はマイクロ命令レジス
タより出力されるマイクロ命令を無効化し、エラー訂正
回路はマイクロ命令レジスタより入力されるマイクロ命
令の訂正可能なエラー箇所を訂正すると共に、マイクロ
命令レジスタに訂正後のマイクロ命令を供給する。そし
てエラー訂正回路で訂正されたマイクロ命令を、コント
ロールストレージに書込む手段を用いてマイクロアドレ
スレジスタが保持する訂正可能なエラーが発生したマイ
クロアドレスに書込む。
ー検出回路によりエラーが検出されたマイクロ命令であ
るから、マイクロ命令無効化手段はマイクロ命令レジス
タより出力されるマイクロ命令を無効化し、エラー訂正
回路はマイクロ命令レジスタより入力されるマイクロ命
令の訂正可能なエラー箇所を訂正すると共に、マイクロ
命令レジスタに訂正後のマイクロ命令を供給する。そし
てエラー訂正回路で訂正されたマイクロ命令を、コント
ロールストレージに書込む手段を用いてマイクロアドレ
スレジスタが保持する訂正可能なエラーが発生したマイ
クロアドレスに書込む。
エラー検出回路はコントロールストレージへの書込み時
にマイクロアドレスレジスタに新たなマイクロアドレス
を保持するように指示する０次に、マイクロ命令レジス
タが保持している訂正後のマイクロ命令が無効化されず
実行されることになる。
にマイクロアドレスレジスタに新たなマイクロアドレス
を保持するように指示する０次に、マイクロ命令レジス
タが保持している訂正後のマイクロ命令が無効化されず
実行されることになる。
上述した従来のコントロールストレージのエラー訂正装
置は、コントロールストレージより続出されたマイクロ
命令に訂正可能なエラーが発生していた場合、エラー訂
正のために必ず正常動作時に比べ余分な時間を必要とす
る柘造となっている。
置は、コントロールストレージより続出されたマイクロ
命令に訂正可能なエラーが発生していた場合、エラー訂
正のために必ず正常動作時に比べ余分な時間を必要とす
る柘造となっている。
よって、読出されたマイクロ命令は訂正可能なエラーに
はなるが、エラー訂正後のマイクロ命令を書込んでも正
常に戻らない故障がコンｌ−ロールス１−レージに発生
した場合、その故障の部分に存在しているマイクロ命令
が非常に使用頻度が高いと、［Ｘｉにマシン性能が低下
してしまうという欠点がある。
はなるが、エラー訂正後のマイクロ命令を書込んでも正
常に戻らない故障がコンｌ−ロールス１−レージに発生
した場合、その故障の部分に存在しているマイクロ命令
が非常に使用頻度が高いと、［Ｘｉにマシン性能が低下
してしまうという欠点がある。
九肌立旦預
本発明の目的は、訂正可能なエラー発生時におけるマイ
クロ命令の読出し処理を早めて、マシン性能を良好とし
たコントロールストレージのエラー訂正装置を提供する
ことである。
クロ命令の読出し処理を早めて、マシン性能を良好とし
たコントロールストレージのエラー訂正装置を提供する
ことである。
１匪立璽蔦
本発明によるコントロールストレージのエラー訂正装置
は、マイクロ命令を記憶１．たコントロールストレージ
の読出しアドレスを指定するアドレス指定手段と、前記
読出しアドレスによって続出されたマイクロ命令の訂正
可能エラー発生時にこれを訂正するエラー検出訂正手段
と、前記エラー検出訂正手段による訂正後のマイクロ命
令を格納する訂正マイクロ命令格納レジスタと、前記訂
正可能エラー発生時における読出しアドレスを格納する
続出しアドレス格納レジスタと、前記読出しアドレス格
納レジスタの読出しアドレスとが一致したときに、前記
訂正マイクロ命令格納レジスタ内の訂正後のマイクロ命
令をマイクロ命令実行部へ送出する手段とを含むことを
特徴としている。
は、マイクロ命令を記憶１．たコントロールストレージ
の読出しアドレスを指定するアドレス指定手段と、前記
読出しアドレスによって続出されたマイクロ命令の訂正
可能エラー発生時にこれを訂正するエラー検出訂正手段
と、前記エラー検出訂正手段による訂正後のマイクロ命
令を格納する訂正マイクロ命令格納レジスタと、前記訂
正可能エラー発生時における読出しアドレスを格納する
続出しアドレス格納レジスタと、前記読出しアドレス格
納レジスタの読出しアドレスとが一致したときに、前記
訂正マイクロ命令格納レジスタ内の訂正後のマイクロ命
令をマイクロ命令実行部へ送出する手段とを含むことを
特徴としている。
Ｋ組上
次に、本発明について図面を参照して説明する。
本発明によるコントロールストレージのエラー訂正装置
の一実施例を図に示す０図において、コントロールスト
レージのエラー訂正装置は、コントロールストレージ１
と、エラー検出回路２と、エラー訂正回路３と、ｌ／ジ
スタ４〜９と、選択器１０〜１４と、識別子１５〜１６
と、比較器１７と、論理和ゲート１８と、論理積ゲート
１９とを具備している。
の一実施例を図に示す０図において、コントロールスト
レージのエラー訂正装置は、コントロールストレージ１
と、エラー検出回路２と、エラー訂正回路３と、ｌ／ジ
スタ４〜９と、選択器１０〜１４と、識別子１５〜１６
と、比較器１７と、論理和ゲート１８と、論理積ゲート
１９とを具備している。
コントロールストレージ１は、１ワード４バイトで構成
され８１７２ワードの容量を有し１ワードに４ビツトの
チエツクビットを有するメモリであり、レジスタ４は１
３ビツトのマイクロアドレスを保持するレジスタである
。レジスタ７はコントロールストレージより読出された
マイクロ命令１ワード４バイトを保持するレジスタであ
り、レジスタ５はレジスタ７に保持されるマイクロ命令
の１３ビツトのマイクロアドレスを保持するレジスタで
ある。
され８１７２ワードの容量を有し１ワードに４ビツトの
チエツクビットを有するメモリであり、レジスタ４は１
３ビツトのマイクロアドレスを保持するレジスタである
。レジスタ７はコントロールストレージより読出された
マイクロ命令１ワード４バイトを保持するレジスタであ
り、レジスタ５はレジスタ７に保持されるマイクロ命令
の１３ビツトのマイクロアドレスを保持するレジスタで
ある。
エラー検出回路２はコントロールストレージ１より読出
されたマイクロ命令にエラーが発生しているか否か、お
よび訂正可能なエラーか否かを１ワード毎に存在するチ
エツクビットを用いて検出する回路である。このエラー
検出回路２は訂正不可能なエラーを検出した場合は他装
置に障害発生を通知し、訂正可能なエラーを検出した場
合は、識別子１５に論理“１″を供給すると共に、レジ
スタ８に訂正可能なエラーが発生したビット位置を供給
し、エラーを検出しなかった場合は、識別子１５に論理
“０”を供給する。
されたマイクロ命令にエラーが発生しているか否か、お
よび訂正可能なエラーか否かを１ワード毎に存在するチ
エツクビットを用いて検出する回路である。このエラー
検出回路２は訂正不可能なエラーを検出した場合は他装
置に障害発生を通知し、訂正可能なエラーを検出した場
合は、識別子１５に論理“１″を供給すると共に、レジ
スタ８に訂正可能なエラーが発生したビット位置を供給
し、エラーを検出しなかった場合は、識別子１５に論理
“０”を供給する。
レジスタ８はエラー検出回路２で検出された訂正可能な
エラーが発生したビット位置を保持する４バイトからな
るレジスタである。識別子１５はエラー検出回１ｉ２で
訂正可能なエラーが検出された場合は論理“１°゛を保
持し、それ以外の場合には論理″０″を保持するもので
ある。
エラーが発生したビット位置を保持する４バイトからな
るレジスタである。識別子１５はエラー検出回１ｉ２で
訂正可能なエラーが検出された場合は論理“１°゛を保
持し、それ以外の場合には論理″０″を保持するもので
ある。
選択器１１は比較器１７が一致を検出した場合は論理“
０”を選択し、比較器１７が不一致を検出した場合は識
別子１５の保持する情報を選択する選択器である０選択
器１０は選択器１１の出力が論理″０″の場合はレジス
タ４の保持するマイクロアドレスを選択し、選択器１１
の出力が論理″１”の場合はレジスタ５の保持するマイ
クロアドレスを選択する選択器である。そして選択した
マイクロアドレスをコントロールストレージ１のアクセ
スアドレスとして出力する。
０”を選択し、比較器１７が不一致を検出した場合は識
別子１５の保持する情報を選択する選択器である０選択
器１０は選択器１１の出力が論理″０″の場合はレジス
タ４の保持するマイクロアドレスを選択し、選択器１１
の出力が論理″１”の場合はレジスタ５の保持するマイ
クロアドレスを選択する選択器である。そして選択した
マイクロアドレスをコントロールストレージ１のアクセ
スアドレスとして出力する。
エラー訂正回路３は選択器１１の出力が論理“１″の場
合はレジスタ７の保持するマイクロ命令とレジスタ８の
保持する訂正可能なビット位置と入力とし、訂正可能な
エラーを訂正して出力すると共にコントロールストレー
ジ１に選択器１０の選択するレジスタ５の保持するマイ
クロアドレスをアクセスアドレスとして訂正後のマイク
ロ命令を書込み、選択器１１の出力が論理“０”の場合
はレジスタ７の保持するマイクロ命令をそのまま出力す
る。
合はレジスタ７の保持するマイクロ命令とレジスタ８の
保持する訂正可能なビット位置と入力とし、訂正可能な
エラーを訂正して出力すると共にコントロールストレー
ジ１に選択器１０の選択するレジスタ５の保持するマイ
クロアドレスをアクセスアドレスとして訂正後のマイク
ロ命令を書込み、選択器１１の出力が論理“０”の場合
はレジスタ７の保持するマイクロ命令をそのまま出力す
る。
レジスタ８および９はエラー訂正回路で訂正可能なエラ
ーを訂正した後のマイクロアドレスおよびマイクロ命令
をそれぞれ保持する０選択器１２および１３は選択器１
１の出力が論理“０″の場合はレジスタ６およびレジス
タ９の出力を夫々選択し、選択器１１の出力が論理“１
”の場合はレジスタ５の出力およびエラー訂正回路３の
出力をそれぞれ選択する選択器である。識別子１６は選
択器１１の出力を保持するものである。
ーを訂正した後のマイクロアドレスおよびマイクロ命令
をそれぞれ保持する０選択器１２および１３は選択器１
１の出力が論理“０″の場合はレジスタ６およびレジス
タ９の出力を夫々選択し、選択器１１の出力が論理“１
”の場合はレジスタ５の出力およびエラー訂正回路３の
出力をそれぞれ選択する選択器である。識別子１６は選
択器１１の出力を保持するものである。
比較＠％１７はレジスタ５に保持されているマイクロア
ドレスとレジスタ６に保持されているマイクロアドレス
との一致・不一致を検出する比較器である。論理和ゲー
ト１８は識別子１６の出力が論理“１“または比較器１
７の出力が一致を示す論理“１″である場合は論理和を
取った論理“１″を出力し、それ以外の場合は論理″０
′″を出力するものである。
ドレスとレジスタ６に保持されているマイクロアドレス
との一致・不一致を検出する比較器である。論理和ゲー
ト１８は識別子１６の出力が論理“１“または比較器１
７の出力が一致を示す論理“１″である場合は論理和を
取った論理“１″を出力し、それ以外の場合は論理″０
′″を出力するものである。
選択器１４は論理和ゲートの出力が論理“１″の場合は
レジスタ９の保持するマイクロ命令を実行すべきマイク
ロ命令として選択し、論理和ゲートの出力が論理“θ″
の場合はレジスタ７の保持するマイクロ命令を実行すべ
きマイクロ命令として選択する選択器である。
レジスタ９の保持するマイクロ命令を実行すべきマイク
ロ命令として選択し、論理和ゲートの出力が論理“θ″
の場合はレジスタ７の保持するマイクロ命令を実行すべ
きマイクロ命令として選択する選択器である。
論理積ゲート１９は選択器１１の出力が論理“１”かつ
比較器１７の出力が不一致を示す論理“０″の否定であ
る論理“１”である場合は論理積を取った論理“１”を
出力し、それ以外の場合は論理“０”を出力するもので
ある。この論理積ゲート１９の出力が論理“０”である
場合は、選択器１４より出力されたマイクロ命令は有効
となるが、論理積ゲート１９の出力が論理“１”である
場合は、選択器１４より出力されたマイクロ命令は無効
となる。
比較器１７の出力が不一致を示す論理“０″の否定であ
る論理“１”である場合は論理積を取った論理“１”を
出力し、それ以外の場合は論理“０”を出力するもので
ある。この論理積ゲート１９の出力が論理“０”である
場合は、選択器１４より出力されたマイクロ命令は有効
となるが、論理積ゲート１９の出力が論理“１”である
場合は、選択器１４より出力されたマイクロ命令は無効
となる。
次に、第１図に示す実施例の動作について詳細に説明す
る。レジスタ４はマイクロアドレスとして１６進のｒｏ
ｏｌｏ」 （’Ｊは１６進数を示す）を保持しており、
コントロールストレージ１はマイクロアドレスｒｏｏ１
０Ｊに対応する場所にマイクロ命令ｒｌＦ２Ｅ３Ｄ２０
」を格納しているはずであるが故障しており、ｒｌＦ３
Ｅ３Ｄ２０」を格納しているものとする。またレジスタ
６はマイクロアドレスとしてｒｏｏｏｏｊを保持してお
り、レジスタ９はマイクロ命令ｒｏｏｏｏｏｏ。
る。レジスタ４はマイクロアドレスとして１６進のｒｏ
ｏｌｏ」 （’Ｊは１６進数を示す）を保持しており、
コントロールストレージ１はマイクロアドレスｒｏｏ１
０Ｊに対応する場所にマイクロ命令ｒｌＦ２Ｅ３Ｄ２０
」を格納しているはずであるが故障しており、ｒｌＦ３
Ｅ３Ｄ２０」を格納しているものとする。またレジスタ
６はマイクロアドレスとしてｒｏｏｏｏｊを保持してお
り、レジスタ９はマイクロ命令ｒｏｏｏｏｏｏ。
Ｏ」を保持しており、レジスタ５はマイクロアドレス「
０００９」を保持しているものとし、更に識別子１５お
よび１６はともに論理″０″を保持しているものとする
。
０００９」を保持しているものとし、更に識別子１５お
よび１６はともに論理″０″を保持しているものとする
。
比較器１７はレジスタ５の保持するマイクロアドレスｒ
０００９」を信号ｉ１！１０２より、レジスタ６の保持
するマイクロアドレスｒｏ０００Ｊを信号線１０４より
夫々入力し比較して信号線１１８に論理“０″を信号線
１１９に論理“１″を出力する。
０００９」を信号ｉ１！１０２より、レジスタ６の保持
するマイクロアドレスｒｏ０００Ｊを信号線１０４より
夫々入力し比較して信号線１１８に論理“０″を信号線
１１９に論理“１″を出力する。
これにより、選択器１１は識別子１５の保持する論理″
０”を信号Ｒ１１２に出力する。
０”を信号Ｒ１１２に出力する。
選択器１０は信号線１１２より論理“Ｏ”が入力される
ため、信号線１０１より入力されるレジスタ４の保持す
るマイクロアドレスｒｏｏ１０Ｊを選択し信号［１０５
に出力し、コントロールストレージ１のアクセスアドレ
スとする。コントロールストレージ１はマイク１７アド
レス’００１０Ｊに対応する場所に格納し、ているマイ
クロ命令「ＩＦ３Ｅ３Ｄ２０．を信号線１０６に出力す
る。つまり、レジスタ７はマイクｒ′１６令ｒｉ Ｆ３
Ｅ３Ｄ２０Ｊを保持することになる。
ため、信号線１０１より入力されるレジスタ４の保持す
るマイクロアドレスｒｏｏ１０Ｊを選択し信号［１０５
に出力し、コントロールストレージ１のアクセスアドレ
スとする。コントロールストレージ１はマイク１７アド
レス’００１０Ｊに対応する場所に格納し、ているマイ
クロ命令「ＩＦ３Ｅ３Ｄ２０．を信号線１０６に出力す
る。つまり、レジスタ７はマイクｒ′１６令ｒｉ Ｆ３
Ｅ３Ｄ２０Ｊを保持することになる。
ここで、エラー検出回路２はｒｌＦ３Ｅ３Ｄ２０Ｊ
ｒｌＦ２Ｅ３Ｄ２０」の１とットエラーであることを検
出１７、訂正可能なエラーであることより信号１ｓ、１
０７に論理“１″を出力し信号線１１４にｒｈｏ １０
００００Ｊを出力する。この時、信号１１１０９には論
理“０″が出力され、他装置にｆｌＩ害発生の通知は行
なわれない。
ｒｌＦ２Ｅ３Ｄ２０」の１とットエラーであることを検
出１７、訂正可能なエラーであることより信号１ｓ、１
０７に論理“１″を出力し信号線１１４にｒｈｏ １０
００００Ｊを出力する。この時、信号１１１０９には論
理“０″が出力され、他装置にｆｌＩ害発生の通知は行
なわれない。
また、選択器１２および１３は信号線１１２より論理″
′０“が入力されるために、信号線１０４より供給され
るレジスタ６の保持するマイクロ”アドレスｒＱＯＯＯ
Ｊおよび信号線１１７より供給される！／レジスタの保
持するマイクロ命令ｒ ００００００００」を選択１７
、それぞれ信号線１０３および信号ａ１１６に出力する
。
′０“が入力されるために、信号線１０４より供給され
るレジスタ６の保持するマイクロ”アドレスｒＱＯＯＯ
Ｊおよび信号線１１７より供給される！／レジスタの保
持するマイクロ命令ｒ ００００００００」を選択１７
、それぞれ信号線１０３および信号ａ１１６に出力する
。
１マシンザイクル後、レジスタ４には新たなマイクロア
ドレスｒ００２０Ｊが保持されており、レジスタ５には
マイクロアドレスｒｏＯＸ ＯＪが保持されており、レ
ジスタ６にはマイクロアドレスｒｏｏｏｏ」が保持され
ており、レジスタ８にはマイクロ命令ｒＩ Ｆ３Ｅ３Ｄ
２０Ｊが保持されている。また、レジスタ９にはマイク
ロ命令「００００００００Ｊが保持されており、識別子
１５には論理“１”が保持されており、識別子１６には
論理“０″が保持されている。
ドレスｒ００２０Ｊが保持されており、レジスタ５には
マイクロアドレスｒｏＯＸ ＯＪが保持されており、レ
ジスタ６にはマイクロアドレスｒｏｏｏｏ」が保持され
ており、レジスタ８にはマイクロ命令ｒＩ Ｆ３Ｅ３Ｄ
２０Ｊが保持されている。また、レジスタ９にはマイク
ロ命令「００００００００Ｊが保持されており、識別子
１５には論理“１”が保持されており、識別子１６には
論理“０″が保持されている。
比較器１７はレジスタ５の保持するマイクロアドレス１
００１０Ｊを信号線１０２よりレジスタ６の保持するマ
イクロアドレスｆ００００」を信号線１０４より夫々入
力し比較し、て、信号線１１８に論理“０”を、信号線
１１９に論理“１“を夫々出力する。これにより、選択
器１１は識別子１５の保持する論理“１”を信号線１１
２に出力する０選択器１０は信号線１１２より論理“１
”が入力されるため、信号線１０２より入力されるレジ
スタ５の保持するマイクロアドレスｒｏｏｆＯ＋を選択
し信号線１０５に出力し、コント１コールストレージ１
のアクセスアドレスとする。
００１０Ｊを信号線１０２よりレジスタ６の保持するマ
イクロアドレスｆ００００」を信号線１０４より夫々入
力し比較し、て、信号線１１８に論理“０”を、信号線
１１９に論理“１“を夫々出力する。これにより、選択
器１１は識別子１５の保持する論理“１”を信号線１１
２に出力する０選択器１０は信号線１１２より論理“１
”が入力されるため、信号線１０２より入力されるレジ
スタ５の保持するマイクロアドレスｒｏｏｆＯ＋を選択
し信号線１０５に出力し、コント１コールストレージ１
のアクセスアドレスとする。
論理和ゲート１８は信号線１１８より論理“０”信号線
１２０より論理“Ｏ”を入力し、論理和として信号・線
１２１に論理“Ｏ”を出力する。これより、選択器１４
は信号線１１３より供給されるマイクロ命令ｒ １．
Ｆ ３ Ｅ ３ Ｄ ２０ Ｊを選択し、実行すべきマ
イクロ命令として信号線１２２に出力する６論理積ゲー
ト・１９は信号線１１９より論理“１”、信号線１１２
より論理“１”を入力し、論理積として信り１１１２３
に論理“１ｎを出力する。これより、信号線１２２より
出力されたマイクロ命令は無効化される。
１２０より論理“Ｏ”を入力し、論理和として信号・線
１２１に論理“Ｏ”を出力する。これより、選択器１４
は信号線１１３より供給されるマイクロ命令ｒ １．
Ｆ ３ Ｅ ３ Ｄ ２０ Ｊを選択し、実行すべきマ
イクロ命令として信号線１２２に出力する６論理積ゲー
ト・１９は信号線１１９より論理“１”、信号線１１２
より論理“１”を入力し、論理積として信り１１１２３
に論理“１ｎを出力する。これより、信号線１２２より
出力されたマイクロ命令は無効化される。
また、エラー訂正回路３は信号線１１２１り論理“１”
が入力されるため、信号線１１３より入力されるレジス
タ１の保持するマイクロ命令「１Ｆ３Ｅ３Ｄ２０Ｊと信
号・線１１４より入力されるレジスタ８の保持する訂正
ビット位置情報ｒｏｏｉｏ。
が入力されるため、信号線１１３より入力されるレジス
タ１の保持するマイクロ命令「１Ｆ３Ｅ３Ｄ２０Ｊと信
号・線１１４より入力されるレジスタ８の保持する訂正
ビット位置情報ｒｏｏｉｏ。
０００Ｊを用いて、マイクロ命令ｒ Ｉ Ｆ３Ｅ３Ｄ２
０」を’ Ｉ Ｐ ２ Ｅ ３ Ｄ ２ Ｄ Ｊと訂正
し信号線１１５に出力すると共に、コントロールストレ
ージ１の信号線１０５より供給されるマイクロアドレス
ｒ ００１０ 、＋に対応する場所に訂正後のマイクロ
命令’ＩＦ２Ｅ３Ｄ２０Ｊを書込む。
０」を’ Ｉ Ｐ ２ Ｅ ３ Ｄ ２ Ｄ Ｊと訂正
し信号線１１５に出力すると共に、コントロールストレ
ージ１の信号線１０５より供給されるマイクロアドレス
ｒ ００１０ 、＋に対応する場所に訂正後のマイクロ
命令’ＩＦ２Ｅ３Ｄ２０Ｊを書込む。
エラー検出回Ｗ＆２はコントロールストレージ１への書
込みが行われる際は、信号１！ １０７には論理″０”
を、信号線１０８にはｒｏｏｏｏｏｏｏｏ」を夫々出力
する０選択器１２および１３は信号線１１２より論理″
１”が入力される為、信号線１０２より供給されるレジ
スタ５の保持するマイクロアドレスｒｏｏｔｏＪおよび
信号線１１５より供給されるエラー訂正回路３により訂
正されたマイクロ命令ｒｌＦ２Ｅ３Ｄ２０Ｊを選択し、
それぞれ信号線１０３および信号線１１６に出力する。
込みが行われる際は、信号１！ １０７には論理″０”
を、信号線１０８にはｒｏｏｏｏｏｏｏｏ」を夫々出力
する０選択器１２および１３は信号線１１２より論理″
１”が入力される為、信号線１０２より供給されるレジ
スタ５の保持するマイクロアドレスｒｏｏｔｏＪおよび
信号線１１５より供給されるエラー訂正回路３により訂
正されたマイクロ命令ｒｌＦ２Ｅ３Ｄ２０Ｊを選択し、
それぞれ信号線１０３および信号線１１６に出力する。
これによりレジスタ６およびレジスタ９にそれぞれ訂正
可能なエラーが発生したマイクロアドレスおよびマイク
ロ命令が保持されることになる。
可能なエラーが発生したマイクロアドレスおよびマイク
ロ命令が保持されることになる。
ここで、レジスタ６およびレジスタ９にそれぞれ訂正可
能なエラーが発生したマイクロアドレス「００１０」お
よびマイクロ命令ｒ Ｉ Ｆ２Ｅ３Ｄ２０」が保持され
ており、マイクロアドレス「００１０」が供給され、現
在レジスタ５に該マイクロアドレスｒｏｏｉｏ、が保持
されている場合について考える。
能なエラーが発生したマイクロアドレス「００１０」お
よびマイクロ命令ｒ Ｉ Ｆ２Ｅ３Ｄ２０」が保持され
ており、マイクロアドレス「００１０」が供給され、現
在レジスタ５に該マイクロアドレスｒｏｏｉｏ、が保持
されている場合について考える。
この時、レジスタ７には故障したままのマイクロ命令ｒ
ｌＦ３Ｅ３Ｄ２０」が保持されており、識別子１５には
論理“１”が保持されており、レジスタ８にはｒｏｏｌ
ｏｏｏｏｏ」が保持されている。また、エラー検出回路
は読出されたマイクロ命令が訂正可能エラーであるため
、障害発生通知は行っていない。
ｌＦ３Ｅ３Ｄ２０」が保持されており、識別子１５には
論理“１”が保持されており、レジスタ８にはｒｏｏｌ
ｏｏｏｏｏ」が保持されている。また、エラー検出回路
は読出されたマイクロ命令が訂正可能エラーであるため
、障害発生通知は行っていない。
比較器１７はレジスタ５の保持するマイクロアドレスｒ
ｏｏ１０Ｊを信号線１０２より、レジスタ６の保持する
マイクロアドレスｒｏｏ１０Ｊを信号線１０４より夫々
入力し比較して信号線１１８に論理″１”を、信号線１
１９に論理“０”を夫々出力する。これにより、選択器
１１は信号線１１１より入力される論理”０″を信号線
１１２に出力する。
ｏｏ１０Ｊを信号線１０２より、レジスタ６の保持する
マイクロアドレスｒｏｏ１０Ｊを信号線１０４より夫々
入力し比較して信号線１１８に論理″１”を、信号線１
１９に論理“０”を夫々出力する。これにより、選択器
１１は信号線１１１より入力される論理”０″を信号線
１１２に出力する。
論理和ゲート１８は信号線１１８より論理“１”が入力
されたことより、信号線１２１に論理“１”を出力する
。これより、選択器１４は信号線１１７より供給される
。マイクロ命令ｒｌＦ２Ｅ３Ｄ２０」を選択し実行すべ
きマイクロ命令として信号線１２２に出力する。論理積
ゲート１９は信号線１１９より論理“０”、信号線１１
２より論理′０”を入力し論理積として信号ＩＩ １２
３に論理“Ｏ″を出力する。これより、信号線１２２よ
り出力されたマイクロ命令は無効化されず実行される。
されたことより、信号線１２１に論理“１”を出力する
。これより、選択器１４は信号線１１７より供給される
。マイクロ命令ｒｌＦ２Ｅ３Ｄ２０」を選択し実行すべ
きマイクロ命令として信号線１２２に出力する。論理積
ゲート１９は信号線１１９より論理“０”、信号線１１
２より論理′０”を入力し論理積として信号ＩＩ １２
３に論理“Ｏ″を出力する。これより、信号線１２２よ
り出力されたマイクロ命令は無効化されず実行される。
また、信号線１１２の出力が論理“０”であることより
、エラー訂正回路は動作せずコントロールストレージ１
への書込みは行われることはなく、選択器１２および１
３はそれぞれ信号線１０４および信号１１１１７を選択
し、それぞれ信号線１０３および信号線１１６に出力す
る。したがって、レジスタ６およびレジスタ９はそれぞ
れもとのままのマイクロアドレスｒｏｏｉｏ、およびマ
イクロ命令ｒｌＦ２Ｅ３Ｄ２０Ｊを保持し続けることに
なる。
、エラー訂正回路は動作せずコントロールストレージ１
への書込みは行われることはなく、選択器１２および１
３はそれぞれ信号線１０４および信号１１１１７を選択
し、それぞれ信号線１０３および信号線１１６に出力す
る。したがって、レジスタ６およびレジスタ９はそれぞ
れもとのままのマイクロアドレスｒｏｏｉｏ、およびマ
イクロ命令ｒｌＦ２Ｅ３Ｄ２０Ｊを保持し続けることに
なる。
加えて、信号線１１２の出力が論理“０″であることよ
り、選択器１０は信号線１０１より供給されるレジスタ
４の保持するマイクロアドレスを選択し信号１１１０５
に出力し、次のマイクロ命令の読出しが開始される。
り、選択器１０は信号線１０１より供給されるレジスタ
４の保持するマイクロアドレスを選択し信号１１１０５
に出力し、次のマイクロ命令の読出しが開始される。
光Ｊし１艷星
以上説明したように、本発明によれば、訂正可能なエラ
ーが発生したマイクロアドレスを保持するレジスタと、
そのアドレスに対応する訂正可能なエラーを訂正した後
のマイクロ命令を保持するレジスタを設け、再度そのア
ドレスがアクセスされた時訂正した後のマイクロ命令を
保持するレジスタよりマイクロ命令を出力することによ
り、続出されたマイクロ命令は訂正可能なエラーにはな
るが、エラー訂正後のマイクロ命令を書込んでも正常に
戻らない故障がコントロールストレージに発生した場合
も、マシン性能を低下させずに済むことができるという
効果がある。
ーが発生したマイクロアドレスを保持するレジスタと、
そのアドレスに対応する訂正可能なエラーを訂正した後
のマイクロ命令を保持するレジスタを設け、再度そのア
ドレスがアクセスされた時訂正した後のマイクロ命令を
保持するレジスタよりマイクロ命令を出力することによ
り、続出されたマイクロ命令は訂正可能なエラーにはな
るが、エラー訂正後のマイクロ命令を書込んでも正常に
戻らない故障がコントロールストレージに発生した場合
も、マシン性能を低下させずに済むことができるという
効果がある。
図は本発明の実施例のブロック図である。
主要部分の符号の説明
１・・・・・・コントロールストレージ２・・・・・・
エラー検出回路 ３・・・・・・エラー訂正回路 ９・・・・・・エラー訂正後のマイクロ命令格納レジス
タ ６・・・・・・エラー発生マイクロ命令アドレス格納レ
ジスタ １７・・・・・・アドレス比較器
エラー検出回路 ３・・・・・・エラー訂正回路 ９・・・・・・エラー訂正後のマイクロ命令格納レジス
タ ６・・・・・・エラー発生マイクロ命令アドレス格納レ
ジスタ １７・・・・・・アドレス比較器
Claims (1)
- （１）マイクロ命令を記憶したコントロールストレージ
の読出しアドレスを指定するアドレス指定手段と、前記
読出しアドレスによって読出されたマイクロ命令の訂正
可能エラー発生時にこれを訂正するエラー検出訂正手段
と、前記エラー検出訂正手段による訂正後のマイクロ命
令を格納する訂正マイクロ命令格納レジスタと、前記訂
正可能エラー発生時における読出しアドレスを格納する
読出しアドレス格納レジスタと、前記読出しアドレス格
納レジスタの読出しアドレスと前記アドレス指定手段の
読出しアドレスとが一致したときに、前記訂正マイクロ
命令格納レジスタ内の訂正後のマイクロ命令をマイクロ
命令実行部へ送出する手段とを含むことを特徴とするコ
ントロールストレージのエラー訂正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297708A JPH02144633A (ja) | 1988-11-25 | 1988-11-25 | コントロールストレージのエラー訂正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63297708A JPH02144633A (ja) | 1988-11-25 | 1988-11-25 | コントロールストレージのエラー訂正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144633A true JPH02144633A (ja) | 1990-06-04 |
Family
ID=17850136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63297708A Pending JPH02144633A (ja) | 1988-11-25 | 1988-11-25 | コントロールストレージのエラー訂正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144633A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012010108A (ja) * | 2010-06-24 | 2012-01-12 | Fujitsu Ltd | データ処理回路及びデータ処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447540A (en) * | 1977-09-22 | 1979-04-14 | Hitachi Ltd | Fault correction system for control memory |
| JPS54146548A (en) * | 1978-05-09 | 1979-11-15 | Nec Corp | Microprogram control unit |
-
1988
- 1988-11-25 JP JP63297708A patent/JPH02144633A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447540A (en) * | 1977-09-22 | 1979-04-14 | Hitachi Ltd | Fault correction system for control memory |
| JPS54146548A (en) * | 1978-05-09 | 1979-11-15 | Nec Corp | Microprogram control unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012010108A (ja) * | 2010-06-24 | 2012-01-12 | Fujitsu Ltd | データ処理回路及びデータ処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9760434B2 (en) | ECC method for double pattern flash memory | |
| US3898443A (en) | Memory fault correction system | |
| US4016409A (en) | Longitudinal parity generator for use with a memory | |
| US6681299B1 (en) | Cache-tag control method in information processing apparatus having cache, with error checking mechanism in cache tag, and information processing apparatus using this control method | |
| US5357521A (en) | Address sensitive memory testing | |
| JPH0594377A (ja) | パリテイ検出回路 | |
| JP2001290710A (ja) | データエラー検出装置 | |
| JPH02144633A (ja) | コントロールストレージのエラー訂正装置 | |
| JPS6129024B2 (ja) | ||
| JP3130796B2 (ja) | 制御記憶装置 | |
| US7831889B2 (en) | Method and device for error detection for a cache memory and corresponding cache memory | |
| JPH04233052A (ja) | 二重化メモリ装置 | |
| JPH06139152A (ja) | 記憶装置用入出力回路 | |
| JPH0520215A (ja) | 情報処理装置 | |
| JP3271685B2 (ja) | パトロール方式を採用した記憶装置 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JPS61253565A (ja) | 記憶装置 | |
| JPH0683718A (ja) | 障害検出回路 | |
| JPS59217298A (ja) | メモリエラ−救済方式 | |
| JPS61161564A (ja) | 記憶装置 | |
| JPH0229839A (ja) | マイクロプログラム制御装置 | |
| JPH06110783A (ja) | キャッシュメモリ装置 | |
| JPS6226492B2 (ja) | ||
| JPS5837638B2 (ja) | キオクソウチ |