KR100224798B1 - 데이타 셔플링장치 - Google Patents

Abstract

본 발명은 디지탈 VTR 시스템에서 서플링을 수행하는 장치에 관한 것으로, 화상데이타를 상호 교환적으로 저장하기 위한 제1화상메모리 및 제2화상메모리와; 음성데이타를 상호 교환적으로 저장하기 위한 제1음성메모리 및 제2음성메모리와; 상기 제1화상메모리 또는 제2화상메모리중 그 어느 하나로 화상데이타의 기입이 이루어지는 경우에 상기 화상데이타가 기입되는 메모리공간을 지정하는 어드레스를 발생하기 위한 제1기입어드레스 발생부와; 상기 제1음성메모리 또는 제2음성메모리중 그 어느 하나로 음성데이타의 기입이 이루어지는 경우에 음성데이타가 기입되는 메모리공간을 지정하는 어드레스를 발생하기 위한 제2기입어드레스 발생부와; 상기 제1화상메모리 또는 제2화상메모리중 그 하나가 가지는 메모리의 가상크기와 상기 제1음성메모리 또는 제2음성메모리중 그 하나가 가지는 메모리의 가상크기를 합한 수를 T라고 하고 M과 N은 각각 자연수이고 그들의 최소공배수값이 상기 T보다 큰 값을 가질 때, M단계-N모듈로 카운팅을 수행함으로써 가상어드레스를 출력하는 서플 가상어드레스 카운터와; 상기 서플 가상어드레스를 소정어드레스로 대응시킨 후 클럭을 업카운팅함으로써 하나의 서플 가상어드레스에 대하여 복수의 실제 어드레스를 발생하는 실제어드레스 변환부를 구비하며, 상기 서플 가상어드레스가 가지는 값에 따라 상기 제1화상메모리, 제2화상메모리, 제1음성메모리 및 제2음성메모리중 그 어느 하나를 선택하여 상기 실제어드레스를 인가함으로써 상기 제1화상메모리와 제1음성메모리 또는 제2화상메모리와 제2음성메모리에 기입된 데이타중 그 어느 한쌍의 메모리공간에 기입된 데이타를 서플링하며 출력하여 이를 기록계로 인가하는 것을 특징으로 한다. 이와 같은 서플링 장치는 집적회로화가 용이하여 이를 포함하는 디지탈 VTR 시스템의 구성을 간단하게 할 수 있으며 제품의 가격을 저렴하게 할 수 있는 잇점을 갖는다.

Description

데이타 서플링장치

제1도는 종래의 서플링 장치의 블럭도이다.

제2a도 및 제2b도는 종래의 ROM테이블의 구성을 나타낸 것이다.

제3도는 본 발명에 의한 서플링 장치의 블럭도이다.

제4도는 본 발명에 의한 서플링기능을 수행하는 디지탈 브이티알 시스템의 기록장치의 블럭도이다.

제5도는 본 발명의 일실시예에 따른 서플링기능을 수행하는 디지탈 브이티알 시스템의 기록장치의 상세 블럭도이다.

제6도는 ID데이타포맷의 일실시예를 나타낸 것이다.

제7도는 화상/음성판별수단의 일실시예에 따른 블럭도이다.

제8도는 프레임판별수단의 일실시예에 따른 블럭도이다.

제9도는 포맷데이타 발생부의 일실시예에 따른 블럭도이다.

제10a도 및 제10b도는 메모리 맵의 구성과 서플링된 데이타 출력시퀀스를 나타낸 것이다.

제11도는 서플 가상어드레스 카운터의 일실시예에 따른 블럭도이다.

제12도는 실제어드레스 변환부의 일실시예에 따른 블럭도이다.

제13도는 상기 제4도에서의 각부파형도이다.

* 도면의 주요부분에 대한 부호의 설명

301 : 서플 어드레스 발생부 302 : 서플 가상어드레스 카운터

303 : 실제 어드레스 변환부 305 : 메모리

401 : 오류정정 부호수단 403 : 합성신호 발생부

504 : 제1화상메모리 507 : 제2화상메모리

517 : 제1음성메모리 518 : 제2음성메모리

512 : 제1기입어드레스 발생부 528 : 제2기입어드레스 발생부

501, 502, 503, 505, 506, 508, 509, 510, 511, 513, 514, 515, 516, 519, 520, 521, 522, 523, 524, 525, 526, 527 : 랫치수단

본 발명은 디지탈 브이티알(VTR, 이하 VTR이라 한다)시스템에 관한 것으로, 특히 기록시에 데이타의 서플링(shuffling)을 수행하는 디지탈 VTR 시스템의 기록장치에 관한 것이다.

디지탈 VTR 시스템에서는 오류정정을 위해서 오류정정부호화(ECC, Error Correcting Coding)를 수행하게 된다.

그러나 상기 오류정정코드는 랜덤오류(random error)에 대한 정정능력은 매우 뛰어나나 버스트오류(burst error)에 대한 정정은 실질적으로 불가능하게 된다. 따라서 연속적인 형태를 갖는 상기 버스트오류(burst error)를 상기 랜덤오류(random error)와 같은 형태로 변환시켜줄 필요가 있다. 서플링(shuffling)은 이와 같은 기능을 수행하기 위한 것으로 데이타를 기록매체에 기록시에 마치 카드를 뒤섞는 것과 마찬가지 방법으로 소정범위에 포함되는 데이타를 서로 뒤섞는 것을 의미한다. 이 때 서플링(shuffling)되어 기록된 데이타는 재생시에 디서플링(deshuffling)되어야 한다.

제1도는 종래의 서플링 장치의 블럭도로서, 어드레스 카운터(101)와 서플 어드레스 테이블(102)와 메모리(104)와 기입어드레스 발생부(105)와 제어부(103)등으로 구성된다.

제1도를 이용하여 종래의 서플링 장치의 기능을 살펴보면, 서플링되고자 하는 소스데이타(source data)는 상기 기입어드레스 발생부(105)로부터 발생되는 기입어드레스에 따라 상기 메모리(104)로 기입(writing)된다. 이때 기입어드레스 발생을 소정 서플링알고리즘에 의하여 발생시키는 방법이 가능하다. 이와 같이 메모리(104)에 기입(writing) 및 독출(reading)시에 모두 서플링(shuffling)을 수행하는 방법은 미국공보 4,161,036에 개재되어 있다. 어드레스 카운터(101) 및 서플 어드레스 테이블(102)은 리딩어드레스를 발생하는 부분으로, 서플링기능을 수행하기 위하여 어드레스를 순차적으로 발생하는 대신에 소정 서플링 알고리즘에 따라 발생하게 된다. 이 때 상기 서플링 알고리즘은 여러가지 다양한 형태가 있기 때문에 이를 실질적으로 수행하는 장치는 도면에 나타낸 바와 같이 소정 리셋트신호에 응답하여 업카운팅을 수행하는 어드레스 카운터(101)와 어드레스 카운터(101)로부터 출력되는 어드레스로 지정되는 메모리공간에 저장되어 있는 서플어드레스를 출력하는 서플 어드레스 테이블(102)로 구성된다. 즉 서플 어드레스 테이블(102)은 일반적으로 ROM(Read Only Memory)로 구성되며 소정 서플링 알고리즘에 따른 서플어드레스값을 그안에 저장하게 되는 것으로, 서플링 및 디서플링시에 이용하게 된다.

제2a도 및 제2b도는 종래의 ROM테이블의 구성을 나타낸 것으로 제2a도는 상기 메모리(104)에 지정할 수 있는 모든 어드레스가 0∼99999라고 할 때 그 가능한 모든 어드레스값을 소정 서플링 알고리즘에 따라 같은 크기를 갖는 ROM상에 저장하여 테이블화한 것이다. 제2b도는 상기 제2a도와는 달리 상기 서플 어드레스 테이블(102)을 구성하는 ROM의 크기를 축소시키기 위하여 실질적인 서플링이 수행되는 부분만을 ROM테이블화 한 것이다. 제2b도와 같은 ROM 테이블을 사용하여 서플링을 수행하는 경우에는 ROM테이블로부터 출력되는 값을 소정연산을 통하여 소정값에 대응시킨 후 순차적으로 증가시켜 메모리(104)로 인가하는 방식을 사용하게 된다.

그러나 이와 같은 서플링 장치는 상기 소스데이타를 저장하는 메모리(104)외에 상기 서플 어드레스 테이블(102)을 구성하기 위한 메모리소자(ROM)를 필요로 하기 때문에 반도체집적회로로 구현하는 것이 용이하지 못하게 된다. 즉 상기 서플링 장치를 포함하는 신호처리부를 반도체집적회로로 구현하려고 할 때, 상기 서플 어드레스 테이블(102)인 ROM이 차지하는 부분이 지나치게 커서 하나의 칩으로 구성하는 것이 용이하지 못하며 그 크기로 인하여 제조가격이 상승하게 되는 문제점이 있게 된다.

따라서 본 발명의 목적은 그 크기를 줄일 수 있어 반도체 집적회로화가 용이하게 되는 데이타 서플링장치를 제공하는 것에 있다.

본 발명의 다른 목적은 서플링 기능을 갖으면서도 반도체 집적회로화가 용이하게 되는 디지탈 VTR 시스템의 기록장치를 제공하는 것에 있다.

상기 목적을 달성하기 위하여 본 발명인 데이타 서플링 장치는 데이타를 서플링하기 위한 장치에 있어서, 어드레스지정 방식을 사용하여 소정공간으로 데이타를 기입 및 독출할 수 있는 메모리와, M과 N이 각각 자연수이고 그들의 최소공배수값이 상기 메모리의 가상 크기보다 큰 값을 가질 때 M단계-N모듈로 카운팅을 수행함으로써 서플링된 가상어드레스를 출력하는 서플 가상어드레스 카운터와, 상기 서플 가상어드레스를 입력하여 소정어드레스로 대응시킨후 클럭을 업카운팅함으로써 하나의 서플 가상어드레스에 대하여 복수의 실제어드레스를 발생하는 실제어드레스 변환부를 구비하며, 상기 실제어드레스를 상기 메모리로 인가함으로써 상기 메모리에 기입된 데이타를 서플링하며 출력하게 되는 것을 특징으로 한다.

상기 다른 목적을 달성하기 위하여 본 발명인 디지탈 VTR 시스템의 기록장치는 디지탈 브이티알(DVTR) 시스템에 있어서, 화상데이타를 상호 교환적으로 저장하기 위한 제1화상메모리 및 제2화상메모리와, 음성데이타를 상호 교환적으로 저장하기 위한 제1음성메모리 및 제2음성메모리와, 상기 제1화상메모리 또는 제2화상메모리중 그 어느 하나로 화상데이타의 기입이 이루어지는 경우에 상기 화상데이타가 기입되는 메모리공간을 지정하는 어드레스를 발생하기 위한 제1기입어드레스 발생부와, 상기 제1음성메모리 또는 제2음성메모리중 그 어느 하나로 음성데이타의 기입이 이루어지는 경우에 음성데이타가 기입되는 메모리공간을 지정하는 어드레스를 발생하기 위한 제2기입어드레스 발생부와, 상기 제1화상메모리 또는 제2화상메모리중 그 하나가 가지는 메모리의 가상크기와 상기 제1음성메모리 또는 제2음성메모리중 그 하나가 가지는 메모리의 가상크기를 합한 수를 T라고 하고 M과 N은 각각 자연수이고 그들의 최소공배수값이 상기 T보다 큰 값을 가질때, M단계-N모듈로 카운팅을 수행함으로써 서플링된 가상어드레스를 출력하는 서플 가상어드레스 카운터와, 상기 서플 가상어드레스를 소정어드레스로 대응시킨 후 클럭을 업카운팅함으로써 하나의 서플 가상어드레스에 대하여 복수의 실제 어드레스를 발생하는 실제어드레스 변환부를 구비하며, 상기 서플 가상어드레스가 가지는 값에 따라 상기 제1화상메모리, 제2화상메모리, 제1음성메모리 및 제2음성메모리중 그 어느 하나를 선택하여 상기 실제어드레스를 인가함으로써 상기 제1화상메모리와 제1음성메모리 또는 제2화상메모리와 제2음성메모리에 기입된 데이타중 그 어느 한쌍의 메모리공간에 기입된 데이타를 서플링하며 출력하여 이를 기록계로 인가하는 것을 특징으로 한다.

이어서 첨부한 도면을 이용하여 본 발명에 관하여 좀 더 상세히 설명하기로 한다.

제3도는 본 발명에 의한 서플링 장치의 블럭도로서, 서플 어드레스 발생부(301)와 메모리(305)와 기입어드레스 발생부(306)와 제어신호 발생부(304)를 포함하여 구성되며, 상기 서플 어드레스 발생부(301)는 서플 가상어드레스 카운터(302)와 실제 어드레스 변환부(303)을 포함하여 구성된다.

제3도에 있어서, 서플 어드레스 발생부(301)는 종래와는 달리 ROM등과 같은 메모리로 구성되는 것이 아니라 논리회로와 카운터등의 조합으로 구성된다. 이를 기능적으로 구분하여 보면, 도면에 나타낸 바와 같이 서플 가상어드레스 카운터(302)와 실제 어드레스 변환부(303)로 나타낼 수 있다. 서플 가상어드레스 카운터(302)는 M과 N이 각각 자연수이고 그들의 최소공배수값이 상기 메모리의 가상크기보다 큰 값을 가질 때 M단계-N모듈로 카운팅을 수행하게 된다. 즉 상기 서플 가상어드레스 카운터(302)는 M단계씩 업카운팅을 수행하다가 그 출력값이 N값이상이 되면 N으로 나눈 나머지 값을 출력하게 된다. 예를 들어 상기 메모리(305)의 가상크기가 0∼99=1000인 경우에 100단계 999모듈로 카운팅을 수행한다고 하면, 그 출력형태는 0, 100, 200, 300, 400, ..., 900, 1, 101, 201, 301, ..., 901, 2, 102, 202, ..., 902, 3, 103, ..., 903, 4, ..., 904, 905, ..., 998, 99, 199, 299, 399, ..., 899, 999와 같이 이루어지게 된다. 여기서 상기 메모리(305)의 가상크기란 메모리(305)를 바이트단위로 나타낸 것이 아니라 여러개의 바이트를 하나의 단위로 취급하여 나타낸 크기를 말한다. 좀 더 구체적으로 설명하면, 100000×2³의 메모리를 나타내는 실제 어드레스는 0-100000의 값을 갖는다. 그러나 100000×2³의 메모리를 100바이트를 한 묶음으로 하여 나누면 1000개로 구분되며 이를 지정하기 위한 가상 어드레스는 0-1000까지의 값을 갖는다. 즉 메모리의 가상크기는 1000이 된다.

제3도에 있어서, 상기 실제 어드레스 변환부(303)는 상기 서플 가상어드레스를 입력하여 소정어드레스로 대응시킨 후 클럭을 업카운팅함으로써 하나의 서플 가상어드레스에 대하여 복수의 실제어드레스를 발생하는 기능을 수행하게 된다. 즉 상기 가상어드레스값을 실제어드레스값들로 변환하게 되는 것으로 예를 들어 상술한 메모리구성을 가질 때, 상기 가상어드레스값 1에 대응되는 실제어드레스값은 100이 되며 상기 실제 어드레스 변환부(303)의 출력형태는 100, 101, 102, 103, ..., 199와 같이 이루어지게 되며, 가상어드레스값이 100이면 그에 대응되는 실제어드레스값은 10000이 되며 상기 실제 어드레스 변환부(303)의 출력형태는 10000, 10001, 10002, 10003, 10004, ..., 1099가 된다.

제4도는 본 발명에 의한 서플링기능을 수행하는 디지탈 브이티알 시스템의 기록장치의 블럭도로서, 제3도에 나타낸 구성외에 상기 서플 가상어드레스 카운터(302)로부터 출력되는 가상어드레스값을 상기 메모리(305)로부터 서플링되어 출력되는 데이타와 합성하기 위한 합성신호 발생부(403)과 오류정정 부호수단(401)을 더 포함하여 구성되고 있다. 이는 재생시에 편이를 도모하기 위한 방법의 하나로서 재생시 상기 서플링에 대응되는 디서플링을 수행하기 위하여 서플 어드레스를 다시 발생하는 대신에 그 가상어드레스값을 데이타와 함께 오류정정 부호화하여 기록매체에 저장시킨 후 재생시에 그 가상어드레스값에 따라 데이타를 처리하도록 한다. 이와 같은 방법은 재생시에 요구되는 디서플링 어드레스를 발생하기 위한 부가적인 장치를 줄이며 데이타 처리속도를 개선할 수 있는 점이 있다. 그러나 저장되었던 가상어드레스값이 파괴되는 경우에는 실질적인 데이타복원이 매우 어려워지는 문제점을 가지기 때문에 상기 가상어드레스값만을 별도의 보다 강력한 오류정정부호를 사용하여 오류정정을 수행하여 기록할 수 있다. 이 때 상기 합성신호 발생부(403)는 상기 메모리에 기입되어 있는 데이타와 상기 가상어드레스값외에 재생시 요구되는 제어데이타를 발생하여 삽입시키는 것이 가능하다.

제5도는 본 발명의 일실시예에 따른 서플링기능을 수행하는 디지탈 브이티알 시스템의 기록장치의 상세 블럭도로서, 상기 제4도의 개념을 디지탈 VTR 시스템의 기록장치에 적용한 것이다. 즉 제1화상메모리(504)와 제2화상메모리(507)와 제1음성메모리(517)와 제2음성메모리(518)과 제1기입어드레스 발생부(512)와 제2기입어드레스발생부(528)와 서플어드레스발생부(301)와 제어신호 발생부(304)와 합성신호 발생부(403)와 오류정정 부호수단(401)과 랫치수단(501, 502, 503, 505, 506, 508, 509, 510, 511, 513, 514, 515, 516, 519, 520, 521, 522, 523, 524, 525, 526, 527)등을 포함하여 구성된다.

제5도에 있어서, 상기 제1화상메모리(504) 및 제2화상메모리(507)는 화상데이타를 상호 교환적으로 저장하게 되며, 제1음성메모리(517)와 제2음성메모리(518)는 음성데이타를 상호 교환적으로 저장하게 된다. 제1기입어드레스 발생부(512)는 상기 제1화상메모리(504) 또는 제2화상메모리(507)중 그 어느 하나로 화상데이타의 기입이 이루어지는 경우에 상기 화상데이타가 기입되는 메모리공간을 지정하는 어드레스를 발생하며, 제2기입어드레스 발생부(528)는 상기 제1음성메모리(517) 또는 제2음성메모리(518)중 그 어느 하나로 음성데이타의 기입이 이루어지는 경우에 음성데이타가 기입되는 메모리공간을 지정하는 어드레스를 발생한다. 이 때 화상메모리 및 음성메모리를 각각 2개씩으로 구성하는 것은 데이타의 실시간처리를 수행하기 위한 것이다. 즉 그 어느 하나로는 연속적으로 입력되는 데이타를 기입하고 다른 하나로는 저장되어있는 데이타를 서플링하면서 출력하게 된다. 이를 좀더 구체적으로 설명하면 제1화상메모리(504)의 입력랫치수단(502)와 제2화상메모리(507)의 입력랫치수단(505)은 서로 반대의 극성을 갖는 인에이블신호들(E1, /E1)이 인가되며, 각각의 출력랫치수단들(503, 504)로는 각 입력랫치수단들로 인가되는 인에이블신호와 반대 극성을 갖는 인에이블신호들(/E1, E1)이 인가된다. 한편, 상기 각 화상메모리들의 어드레스단자로 인가되는 신호는 데이타기입이 이루어지는 경우에는 상기 제1기입어드레스 발생부(512)로부터 출력되는 어드레스값이 인가되고 서플링출력되는 경우에는 상기 서플 어드레스 발생부(301)의 출력값이 인가되도록 한다. 이와 같은 기능은 상기 랫치수단(508, 509, 510, 511)의 인에이블신호를 조절함으로써 달성되는 것으로 각각 /E1, E1, E1, /E1의 인에이블신호가 인가된다.

상술한 각 화상메모리의 입출력 랫치수단의 구성 및 각 랫치수단의 인에이블신호는 각 음성메모리에 경우에도 같게 된다.

제어신호 발생부(304)는 상기 각 랫치수단에 인가되는 인에이블 신호들(/E1, E1)과 서플링단위마다 엑티브되는 리셋트(RESET)신호와 각 클럭신호들(CK1, CK2)과 선택신호(ASEL)를 발생한다. 제1클럭신호(CK1)는 실제 어드레스가 발생되는 싯점을 제어하기 위한 클럭이고 제2클럭신호(CK2)는 가상 어드레스가 발생되는 싯점을 제어하기 위한 클럭이다. 선택신호(ASEL)는 서플링되어 출력되는 데이타가 화상메모리로부터 출력되는 데이타인지 음성메모리로부터 출력되는 데이타인지를 판별하는 신호로서, 상기 가상어드레스가 소정범위의 값을 가지는 경우에 액티브되며, 멀티플렉서(523) 및 멀티플렉서(524)의 선택제어단자로 인가된다.

제5도에 있어서, 상기 서플 어드레스 발생부(301)는 상기 제4도에서와 같이 서플 가상어드레스 카운터(302)와 실제 어드레스 변환부(303)로 구성되는 것으로, 서플 가상어드레스 카운터(302)는 상기 제1화상메모리(504) 또는 제2화상메모리(507)중 그 하나가 가지는 메모리의 가상크기와 상기 제1음성메모리(517) 또는 제2음성메모리(518)중 그 하나가 가지는 메모리의 가상크기를 합한수를 T라고 하고 , M과 N은 각각 자연수이고 그들의 최소공배수값이 상기 T보다 큰 값을 가질 때, M단계-N모듈로 카운팅을 수행함으로써 서플링된 가상어드레스를 출력하게 되며, 상기 실제 어드레스 변환부(303)는 상기 서플 가상어드레스를 소정어드레스로 대응시킨 후 클럭을 업카운팅함으로써 하나의 서플 가상어드레스에 대하여 복수의 실제 어드레스를 발생하게 된다.

합성신호 발생부(403)는 상기 서플링된 가상어드레스를 입력하여 그에 대응되는 메모리가 화상메모리인지 음성메모리인지를 판별하는 화상/음성판별신호를 출력하는 화상/음성판별수단과 상기 서플링된 가상어드레스를 입력하여 그 값이 어느 프레임을 나타내는지를 판별하는 프레임판별신호를 출력하는 프레임판별수단 및 상기 화상/음성판별신호와 상기 프레임판별신호 및 상기 서플링된 가상어드레스값들로 이루어지는 인덱스값과 소정 동기데이타값과 상기 서플링된 데이타를 소정포맷에 따라 순차적으로 출력하는 포맷데이타 발생부를 포함하여 구성된다. 이에 대한 좀더 구체적인 설명은 제6도 내지 제9도를 이용하여 하기로 한다.

제6도는 ID데이타포맷의 일실시예를 나타낸 것으로, 2바이트(BYTE)로 구성된다. 제6도에서 V/A비트는 화상/음성 판별신호이며 I/P비트는 상기 서플링이 2프레임분의 데이타를 단위로 서플링을 수행하는 경우에 각 프레임을 구분하기 위한 프레임판별신호이며, RA9∼RA0는 상기 가상어드레스값을 나타내는 비트들이다.

제7도는 화상/음성판별수단의 일실시예에 따른 블럭도로서, 2개의 비교기(701, 702)를 포함하여 구성된다. 비교기(701)은 상기 가상어드레스(RA)과 소정값(900)을 비교하여 가상어드레스가 소정값보다 작은 경우에 액티브되는 신호를 출력한다. 여기서 소정값 900은 상기 화상메모리의 가상크기를 나타낸다. 즉 총 가상메모리의 크기가 1000인 경우에 0∼899는 화상메모리에 대한 가상어드레스이고 900∼999는 음성메모리에 대한 가상어드레스로서 화상메모리의 가상크기는 900이 된다. 비교기(702)는 상기 화상메모리의 가상크기와 음성메모리의 가상크기의 합보다 1작은 수인 999와 상기 가상어드레스(RA)를 비교하는 기능을 수행하는 것으로, 가상어드레스(RA)의 값이 999보다 큰 경우에 액티브되는 신호를 출력하게 된다. OR-게이트(703)는 상기 비교기(701)의 출력과 비교기(702)의 출력을 논리합하여 화상/음성판별신호를 출력한다.

제8도는 프레임판별수단의 일실시예에 따른 블럭도로서, 2개의 비교기들(801, 802)과 OR-게이트(804) 및 AND게이트(803)을 포함하여 구성되어 하나의 서플링이 이루어지는 데이타가 복수의 프레임으로 구성되는 경우에 각 프레임을 구별하는 신호를 출력하는 기능을 수행한다.

제8도는 하나의 서플링단위를 이루는 데이타가 2개의 프레임으로 이루어지는 경우로서 화상메모리에 저장되는 데이타중 상기 가상어드레스(RA)의 값이 0∼449까지는 제1프레임에 해당하고 500∼899까지는 제2프레임에 해당하며, 음성메모리에 저장되는 데이타중 상기 가상어드레스(RA)의 값이 900∼949까지는 제1프레임에 해당하고 950∼999까지는 제2프레임에 해당하게 된다. 이와 같은 데이타구성을 가질 때 상기 비교기(801)는 상기 가상어드레스(RA)와 소정 기준값인 450을 비교하여 가상어드레스(RA)의 값이 450보다 작은 경우에 액티브되는 신호를 출력하며, 상기 비교기(802)는 상기 가상어드레스(RA)의 값과 소정 기준값 950을 비교하여 가상어드레스(RA)의 값이 950보다 작은 경우에 액티브되는 신호를 출력한다. 상기 AND-게이트(803)는 상기 화상/음성판별데이타를 반전한 신호와 상기 비교기(802)의 출력을 논리곱하는 기능을 수행하며 상기 OR-게이트(804)는 상기 비교기(801)의 출력과 상기 AND-게이트(803)의 출력을 논리합하여 출력함으로써 서플링되어 출력되는 데이타가 어느 프레임이 속하는 것인지를 표시하는 프레임 판별신호를 출력하게 된다.

제9도는 포맷데이타 발생부의 일실시예에 따른 블럭도로서, 3개의 멀티플렉서들(901, 902, 903)을 포함하여 구성된다.

제9도에 있어서, 상기 3개의 멀티플렉서(903, 901, 902)로 인가되는 선택제어신호들(S1, S2, S3)은 제13도에 나타낸 파형도에 알 수 있는 바와 같이 상기 리셋트신호(RESET)가 액티브된 직후부터 순차적으로 하이레벨로 천이된다. 따라서 상기 멀티플렉서(903)으로 출력되는 합성데이타의 구성은 제13도에 나타낸 바와 같이 순차적으로 동기신호(SYNC), ID1, ID2, 서플링된 데이타등으로 이루어지게 된다.

제10a도 및 제10b도는 메모리 맵의 구성과 서플링된 데이타 출력시퀀스를 나타낸 것으로 도면의 각 코드(CODE)는 하나 또는 2이상의 바이트로 구성된다. 이와 같은 메모리맵 및 서플링된 데이타 출력시퀀스를 참조하여 서플 가상어드레스 카운터(302)와 실제 어드레스 변환부(303)의 구성을 제11도 및 제12도를 이용하여 설명하기로 한다.

제11도는 서플 가상어드레스 카운터의 일실시예에 따른 블럭도로서, 가산기(1101)과 감산기(1102)와 멀티플렉서(1103)와 비교기(1105) 및 랫치수단(1104)을 포함하여 구성된다.

제11도에 있어서, 상기 가산기(1101)는 서플링단위마다 리세트되며 현재싯점에서 출력되는 서플 가상어드레스(RA)에 상기 M값을 가산하여 출력한다. 즉 100단계로 업카운팅을 수행하는 경우에 100을 가산하는 기능을 수행한다. 상기 감산기(1102)는 상기 가산기(1101)의 출력으로부터 상기 N값을 감산하여 출력하는 것으로, 설명의 예에서는 가상어드레스의 최대값이 999이므로 상기 감산기(1102)는 상기 가산기(1101)의 출력값으로부터 999를 감산하게 된다. 상기 비교기(1105)는 상기 가산기(1101)의 출력을 입력하여 그 값이 상기 N보다 작거나 같은 경우에 액티브되는 모듈로판별신호를 출력하며, 상기 멀티플렉서(1103)는 상기 모듈로판별신호가 액티브인 경우에는 상기 가산기(1101)의 출력을 선택하고 그렇지 않는 경우에는 상기 감산기(1102)의 출력을 선택한다. 상기 랫치수단(1104)은 버퍼로서의 기능을 수행하는 것으로 상기 멀티플렉서(1103)의 출력을 랫치하였다가 상기 가산기(1101)로 귀환하여 인가한다.

제12도는 실제어드레스 변환부의 일실시예에 따른 블럭도로서, 감산기(1201)와 카운터(1203)와 멀티플렉서(1202)를 포함하여 구성되며 상기 가상어드레스(RA)의 값에 대한 복수의 실제 어드레스를 발생하게 된다.

제12도에 있어서, 상기 감산기(1201)는 상기 제1화상메모리 또는 제2화상메모리중 그 어느 하나의 메모리의 최대크기를 TS(900)라 할 때 상기 서플링된 가상어드레스로부터 상기 TS(900)값을 감산하며, 상기 멀티플렉서(1202)는 상기 화상/음성판별신호에 따라 상기 제2감산기의 출력과 상기 서플링된 가상어드레스(RA)중 그 하나를 선택하여 출력한다. 상기 카운터(1203)는 상기 멀티플렉서(1202)로부터 동일한 출력이 이루어지는 기간동안 소정클럭(CK1)을 입력하여 업카운팅을 수행한다. 여기서 상기 카운터(1203)가 카운팅하는 클럭은 제1클럭신호(CK1)이고 그 자신의 로우액티브로 구성된 인에이블단자(/E1)로는 제2클럭신호(CK2)를 입력하며, 상기 코드가 100바이트로 구성된다고 할 때 0∼99까지 업카운팅을 수행한다.

특히 제12도에 나타낸 실제 어드레스 변환부(303)는 어드레스지정을 용이하게 하기 위하여 상기 멀티플렉서(1202)의 출력을 상위 어드레스(HA)로 하고 상기 카운터(1203)의 출력을 하위 어드레스(LA)로 하였다.

제13도는 상기 제4도에서의 각부파형도를 나타낸 것이다. 여기서 제1클럭신호(CK1)는 제2클럭신호(CK2)가 로우인 기간에 적어도 100개의 펄스를 나타내어야 한다. 이는 상기 코드가 100바이트로 구성되었기 때문이다.

상술한 바와 같이 본 발명은 기록매체에 기록되는 데이타의 신뢰성을 높이기 위하여 서플링을 수행하고자 할 때 이를 수행하는 장치를 보다 간단하게 구성한 것으로서, 집적회로화가 용이하여 이를 포함하는 디지탈 VTR 시스템의 구성을 간단하게 할 수 있으며 제품의 가격을 저렴하게 할 수 있는 잇점을 갖는다.

Claims (9)

1. 데이타를 서플링하기 위한 장치에 있어서, 어드레스지정 방식을 사용하여 소정공간으로 데이타를 기입 및 독출할 수 있는 메모리와, M과 N이 각각 자연수이고 그들의 최소공배수값이 상기 메모리의 가상 크기보다 큰 값을 가질 때 M단계-N모듈로 카운팅을 수행함으로써 서플링된 가상어드레스를 출력하는 서플 가상어드레스 카운터와, 상기 서플 가상어드레스를 입력하여 소정어드레스로 대응시킨 후 클럭을 업카운팅함으로써 하나의 서플 가상어드레스에 대하여 복수의 실제어드레스를 발생하는 실제어드레스 변환부를 구비하며, 상기 실제어드레스를 상기 메모리로 인가함으로써 상기 메모리에 기입된 데이타를 서플링하며 출력하게 되는 것을 특징으로 하는 데이타 서플링 장치.
2. 디지탈 브이티알(DVTR) 시스템에 있어서, 화상데이타를 상호 교환적으로 저장하기 위한 제1화상메모리 및 제2화상메모리와, 음성데이타를 상호 교환적으로 저장하기 위한 제1음성메모리 및 제2음성메모리와, 상기 제1화상메모리 또는 제2화상메모리중 그 어느 하나로 화상데이타의 기입이 이루어지는 경우에 상기 화상데이타가 기입되는 메모리공간을 지정하는 어드레스를 발생하기 위한 제1기입어드레스 발생부와, 상기 제1음성메모리 또는 제2음성메모리중 그 어느 하나로 음성데이타의 기입이 이루어지는 경우에 음성데이타가 기입되는 메모리공간을 지정하는 어드레스를 발생하기 위한 제2기입어드레스 발생부와, 상기 제1화상메모리 또는 제2화상메모리중 그 하나가 가지는 메모리의 가상크기와 상기 제1음성메모리 또는 제2음성메모리중 그 하나가 가지는 메모리의 가상크기를 합한 수를 T라고 하고 M과 N은 각각 자연수이고 그들의 최소공배수값이 상기 T보다 큰 값을 가질때, M단계-N모듈로 카운팅을 수행함으로써 서플링된 가상어드레스를 출력하는 서플 가상어드레스 카운터와, 상기 서플 가상어드레스를 소정어드레스로 대응시킨 후 클럭을 업카운팅함으로써 하나의 서플 가상어드레스에 대하여 복수의 실제 어드레스를 발생하는 실제어드레스 변환부를 구비하며, 상기 서플 가상어드레스가 가지는 값에 따라 상기 제1화상메모리, 제2화상메모리, 제1음성메모리 및 제2음성메모리중 그 어느 하나를 선택하여 상기 실제어드레스를 인가함으로써 상기 제1화상메모리와 제1음성메모리 또는 제2화상메모리와 제2음성메모리에 기입된 데이타중 그 어느 한쌍의 메모리공간에 기입된 데이타를 서플링하며 출력하여 이를 기록계로 인가하는 것을 특징으로 하는 디지탈 브이티알 시스템의 기록장치.
3. 제2항에 있어서, 상기 장치는 상기 서플링데이터와 상기 서플링된 가상어드레스를 입력한 후 이들을 소정포맷으로 합성하여 출력하는 합성신호 발생부를 더 구비하는 것을 특징으로 하는 디지탈 브이티알 시스템의 기록장치.
4. 제3항에 있어서, 상기 합성신호 발생부는 상기 서플링된 가상어드레스를 입력하여 그에 대응되는 메모리가 화상메모리인지 음성메모리인지를 판별하는 화상/음성판별신호를 출력하는 화상/음성판별수단과, 상기 서플링된 가상어드레스를 입력하여 그 값이 어느 프레임을 나타내는지를 판별하는 프레임판별신호를 출력하는 프레임판별수단, 및 상기 화상/음성판별신호와 상기 프레임판별신호 및 상기 서플링된 가상어드레스값들로 이루어지는 인덱스값과 소정 동기데이타값과 상기 서플링된 데이타를 소정포맷에 따라 순차적으로 출력하는 포맷데이타 발생부를 구비하는 것을 특징으로 하는 디지탈 브이티알 시스템의 기록장치.
5. 제4항에 있어서, 상기 포맷데이타 발생부는 하나 이상의 멀티플렉서를 이용하여 구성되는 것을 특징으로 하는 디지탈 브이티알 시스템의 기록장치.
6. 제3항에 있어서, 상기 장치는 오류정정부호를 사용하여 상기 서플링된 데이타를 부호화하는 오류정정부호수단을 더 구비하는 것을 특징으로 하는 디지탈 브이티알 시스템의 기록장치.
7. 제4항에 있어서, 상기 서플 가상어드레스 카운터는 서플링단위마다 리세트되며 현재싯점에서 출력되는 서플 가상어드레스에 상기 M값을 가산하여 출력하는 가산기와, 상기 가산기의 출력으로부터 상기 N값을 감산하여 출력하는 제1감산기와, 상기 가산기의 출력을 입력하여 그 값이 N보다 작거나 같은 경우에 액티브되는 모듈로판별신호를 출력하는 비교기와, 상기 모듈로판별신호가 액티브인 경우에 상기 가산기의 출력을 선택하고 그렇지 않는 경우에는 상기 제1감산기의 출력을 선택하는 제1멀티플렉서를 구비하는 것을 특징으로 하는 디지탈 브이티알 시스템의 기록장치.
8. 제7항에 있어서, 서플 가상어드레스 카운터는 상기 제1멀티플렉서의 출력을 랫치하였다가 상기 가산기의 입력으로 귀환인가하는 랫치수단을 더 구비하는 것을 특징으로 하는 디지탈 브이티알 시스템의 기록장치.
9. 제4항에 있어서, 상기 실제어드레스 변환부는 상기 제1화상메모리 또는 제2화상메모리중 그 어느 하나의 메모리의 최대크기를 TS라 할 때 상기 서플 가상어드레스로부터 상기 TS값을 감산하는 제2감산기와, 상기 화상/음성판별신호에 따라 상기 제2감산기의 출력과 상기 서플 가상어드레스중 그 하나를 선택하여 출력하는 제2멀티플렉서와, 상기 제2멀티플렉서로부터 동일한 출력이 이루어지는 기간동안 소정클럭을 입력하여 업카운팅을 수행하는 카운터를 구비하는 것을 특징으로 하는 디지탈 브이티알 시스템의 기록장치.