JPS59186485A - 時間軸補正装置 - Google Patents
時間軸補正装置Info
- Publication number
- JPS59186485A JPS59186485A JP58060699A JP6069983A JPS59186485A JP S59186485 A JPS59186485 A JP S59186485A JP 58060699 A JP58060699 A JP 58060699A JP 6069983 A JP6069983 A JP 6069983A JP S59186485 A JPS59186485 A JP S59186485A
- Authority
- JP
- Japan
- Prior art keywords
- dropout
- signal
- memory
- code
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビデオテープレコーダ（以下、単にＶＴＲと
いう。）等の映像信号再生装置にて得られる再生映像信
号の時間軸誤差をデジタルメモリにて補正する時間軸補
正装置に関し、特に、再生映像信号のドロップアウト補
正機能をも備えた時間軸補正装置に関する。
いう。）等の映像信号再生装置にて得られる再生映像信
号の時間軸誤差をデジタルメモリにて補正する時間軸補
正装置に関し、特に、再生映像信号のドロップアウト補
正機能をも備えた時間軸補正装置に関する。
一般に、ＶＴＲによって得られる再生映像信号は、映像
ヘッドの回転むらやテープ走行速度の変化等によって時
間軸誤差を含んでおり、また、磁気テープの磁気記録媒
体の欠落等によって信号の欠落すなわち所謂ドロップア
ウトを生ずることが広く知られている。従って、再生映
像信号から高画質の再生画像を得るためには、上記再生
映像信号の時間軸誤差やドロップアウトを補正する必要
がある。
ヘッドの回転むらやテープ走行速度の変化等によって時
間軸誤差を含んでおり、また、磁気テープの磁気記録媒
体の欠落等によって信号の欠落すなわち所謂ドロップア
ウトを生ずることが広く知られている。従って、再生映
像信号から高画質の再生画像を得るためには、上記再生
映像信号の時間軸誤差やドロップアウトを補正する必要
がある。
従来より、門生映像信号の時間軸誤差の補正は、上記再
生映像信号全デジタル信号に変換してデジタルメモリに
書込み、上記メモリに筈込んだデジタル信号を基準信号
にて読出すことにより行なわれている。また、再生映像
信号のドロップアウト補正は、画像の垂直相関性を利用
して、ドロップアウトした映像信号を１水平走査期間（
ＩＨ）前の映像信号に置換えることにより行なわれてい
る。
生映像信号全デジタル信号に変換してデジタルメモリに
書込み、上記メモリに筈込んだデジタル信号を基準信号
にて読出すことにより行なわれている。また、再生映像
信号のドロップアウト補正は、画像の垂直相関性を利用
して、ドロップアウトした映像信号を１水平走査期間（
ＩＨ）前の映像信号に置換えることにより行なわれてい
る。
第１図は、ＶＴＲＩにて得られる再生映像信号について
、時間軸誤差とドロップアウトの補正を行なうだめの信
号処理系の一般的な構成を示すブロック図である。
、時間軸誤差とドロップアウトの補正を行なうだめの信
号処理系の一般的な構成を示すブロック図である。
第１図に示す従来例において、ＶＴＪ（１は、再生映像
信号を出力するとともに、その再生映像信号のドロップ
アウトを示すドロップアウト信号を出力する機能を有し
ている。
信号を出力するとともに、その再生映像信号のドロップ
アウトを示すドロップアウト信号を出力する機能を有し
ている。
上記ＶＴＲ１から出力される再生映像信号は、アナログ
デジタルＡ／Ｄ変換器２に供給され、上記Ａ／Ｄ変換器
２によｆ）ｎビットのデジタル信号に変換される。そし
て、上記ｎビットのデジタル信号は、再生映像信号中の
同期信号に基いて形成される時間軸誤差を含んだ書込み
クロック（ＣＫＷＲ）によって、ｎビットのデジタルメ
モリ３に書込まれる。そして、上記デジタルメモリ３に
書込まれたデジタル信号は、時間軸誤差を含まない基準
信号に基いて形成した読出しクロック（ＣＫＲＥ）にて
上記デジタルメモリ３から読出されることにより、時間
軸誤差が補正されて、ドロップアウト補正回路４に供給
される。また、上記ＶＴＲ１から出力されるドロップア
ウト信号は、上記ｎビットのデジタルメモリ３と同じア
ドレス量のｌビットメモリ５を介して上記ドロップアウ
ト補正回路４に供給される。
デジタルＡ／Ｄ変換器２に供給され、上記Ａ／Ｄ変換器
２によｆ）ｎビットのデジタル信号に変換される。そし
て、上記ｎビットのデジタル信号は、再生映像信号中の
同期信号に基いて形成される時間軸誤差を含んだ書込み
クロック（ＣＫＷＲ）によって、ｎビットのデジタルメ
モリ３に書込まれる。そして、上記デジタルメモリ３に
書込まれたデジタル信号は、時間軸誤差を含まない基準
信号に基いて形成した読出しクロック（ＣＫＲＥ）にて
上記デジタルメモリ３から読出されることにより、時間
軸誤差が補正されて、ドロップアウト補正回路４に供給
される。また、上記ＶＴＲ１から出力されるドロップア
ウト信号は、上記ｎビットのデジタルメモリ３と同じア
ドレス量のｌビットメモリ５を介して上記ドロップアウ
ト補正回路４に供給される。
また、上記ドロップアウト補正回路４は、ＬＨ分の記憶
容量を有するＩＨメモリを備え、上記ドロップアウト信
号によってドロップアウト期間中にＩＨメモリからのＩ
Ｈ前のデジタル信号を出力スルことによジ、ドロップア
ウト補正を行なう。
容量を有するＩＨメモリを備え、上記ドロップアウト信
号によってドロップアウト期間中にＩＨメモリからのＩ
Ｈ前のデジタル信号を出力スルことによジ、ドロップア
ウト補正を行なう。
このドロップアウト補正回路４は、ドロップアウト期間
以外には上記時間軸補正用のｎビットデジタルメモリ３
から読出されるデジタル信号を直接出力する。
以外には上記時間軸補正用のｎビットデジタルメモリ３
から読出されるデジタル信号を直接出力する。
そして、このようにして時間軸誤差およびドロップアウ
トの補正されたデジタル信号は、デジタルアナログＤ／
Ａ変換器６にてアナログ化されて、補正処理済の再生映
像信号として信号出力端子７から出力される。
トの補正されたデジタル信号は、デジタルアナログＤ／
Ａ変換器６にてアナログ化されて、補正処理済の再生映
像信号として信号出力端子７から出力される。
ところで、上記の如き構成の従来例においては、ドロッ
プアウト補正回路４を働かせるために、映像信号の時間
軸補正用のｎビットのデジタルメモリ３の他に、ドロッ
プアウト信号の時間軸補正用に上記デフタルメモリ３と
同じアドレス量の１ビツトメモリ５を用いなければなら
ず、メモリが大規模になってしまうという問題点があっ
た。
プアウト補正回路４を働かせるために、映像信号の時間
軸補正用のｎビットのデジタルメモリ３の他に、ドロッ
プアウト信号の時間軸補正用に上記デフタルメモリ３と
同じアドレス量の１ビツトメモリ５を用いなければなら
ず、メモリが大規模になってしまうという問題点があっ
た。
そこで、本発明は、上述の如き従来例の問題点に鑑み、
映像信号の時間軸補正用のメモリの記憶容量を増加させ
ることなく、ドロップアウト信号の時間軸補正機能を上
記メモリにて果すようにした新規な構成の時間軸補正装
置を提供するものである。
映像信号の時間軸補正用のメモリの記憶容量を増加させ
ることなく、ドロップアウト信号の時間軸補正機能を上
記メモリにて果すようにした新規な構成の時間軸補正装
置を提供するものである。
本発明に係る時間軸補正装置は、上述の目的を達成する
ために映像信号再生装置にて得られる再生映像信号をデ
ジタル信号に変換し、このデジタル信号をメモリに書込
み、上記メモリに書込んだデジタル信号を基準信号にて
読出すことによシ時間軸誤差の補正を行なう時間軸補正
装置において、上記再生映像信号のドロップアウト期間
を検出し、このドロップアウト期間のデジタル信号をド
ロップアウトを示すコード信号に置換して上記メモリに
書込むようにしたことを特徴とするものである。
ために映像信号再生装置にて得られる再生映像信号をデ
ジタル信号に変換し、このデジタル信号をメモリに書込
み、上記メモリに書込んだデジタル信号を基準信号にて
読出すことによシ時間軸誤差の補正を行なう時間軸補正
装置において、上記再生映像信号のドロップアウト期間
を検出し、このドロップアウト期間のデジタル信号をド
ロップアウトを示すコード信号に置換して上記メモリに
書込むようにしたことを特徴とするものである。
すなわち、ドロップアウト期間中の再生映像信号の情報
はドロップアウト補正処理にて他の情報に置換えられる
ものであるから時間軸補正用のメモリに書込む必要がな
いので、本発明では、上記ドロップアウト期間中の再生
映像信号の情報をドロップアウト期間中であることを示
すコード信号に置換えることにより、ドロソゲアウト信
号専用の時間軸補正用メモリを省略する。
はドロップアウト補正処理にて他の情報に置換えられる
ものであるから時間軸補正用のメモリに書込む必要がな
いので、本発明では、上記ドロップアウト期間中の再生
映像信号の情報をドロップアウト期間中であることを示
すコード信号に置換えることにより、ドロソゲアウト信
号専用の時間軸補正用メモリを省略する。
以下、本発明に係る時間軸補正装置の一実施例について
図面に従い詳細に説明する。
図面に従い詳細に説明する。
第２図のブロック図に示す実施例において、ＶＴＲＩ
Ｏは、再生映像信号を出力するとともに、その再生映像
信号のドロップアウトヲ示すドロップアウト信号を出力
する機能を有しているものとする。
Ｏは、再生映像信号を出力するとともに、その再生映像
信号のドロップアウトヲ示すドロップアウト信号を出力
する機能を有しているものとする。
この実施例において、ＶＴＲ１０から出力される再生映
像信号は、先ずＡ／Ｄ変換器２１に供給され、このＡ／
Ｄ変換器２１にょ９ｎビツトのデジタル信号に変換され
る。そして、上記Ａ／Ｄ変換器２１にて得られるｎビッ
トのデジタル信号は、禁止コード置換回路２２を介して
、ドロップアウトコード置換回路２３に供給される。
像信号は、先ずＡ／Ｄ変換器２１に供給され、このＡ／
Ｄ変換器２１にょ９ｎビツトのデジタル信号に変換され
る。そして、上記Ａ／Ｄ変換器２１にて得られるｎビッ
トのデジタル信号は、禁止コード置換回路２２を介して
、ドロップアウトコード置換回路２３に供給される。
上記禁止コード置換回路２２は、Ａ／Ｄ変換器２１から
供給されるデジタル信号の中で、ドロップアウトコード
に相当するデータを他のコードデータに置換える。ここ
で、上記ドロップアウトコードは、デジタル信号のデー
タの上限または下限のデータを示すコードが用いられる
。また、上記禁止コード置換回路２２にて直換えられる
他のコードデータは、上記デジタル信号のデータの上限
または下限の１量子化前のデータを示すコードに設定さ
れる。上記禁止コード置換回路２２にて得られるデジタ
ル信号は、データの上限または下限のデータが１量子化
前のデータに置換えた連続したもので、上記データすな
わちドロップアウトコードが除去されたものとなる。
供給されるデジタル信号の中で、ドロップアウトコード
に相当するデータを他のコードデータに置換える。ここ
で、上記ドロップアウトコードは、デジタル信号のデー
タの上限または下限のデータを示すコードが用いられる
。また、上記禁止コード置換回路２２にて直換えられる
他のコードデータは、上記デジタル信号のデータの上限
または下限の１量子化前のデータを示すコードに設定さ
れる。上記禁止コード置換回路２２にて得られるデジタ
ル信号は、データの上限または下限のデータが１量子化
前のデータに置換えた連続したもので、上記データすな
わちドロップアウトコードが除去されたものとなる。
また、上記ドロップアウトコード置換回路２３は、上記
ＶＴＲ１０からドロップアウト信号が供給されており、
このドロップアウト信号に基いてドロップアウト期間中
のデジタル信号をドロップアウトコード信号に置換える
。そして、上記ドロップアウトコード置換回路２３がら
出力されるデジタル信号は、ｎビットのデジタルメモリ
２４に書込まれ、時間軸補正処理が施こされる。すなわ
ち、上記デジタル信号は、再生映像信号中の同期信号に
基いて形成される時間軸誤差を含んだ書込みクロック（
ＣＫＷＲ）にてデジタルメモリ２４に書込まれ、時間軸
誤差を含まない基準信号に基いて形成された読出しクロ
ック（ＣＫＲＥ）にて上記デジタルメモリ２４から読出
されることによって１１５間ＩＩＩ］誤差が除去される
。
ＶＴＲ１０からドロップアウト信号が供給されており、
このドロップアウト信号に基いてドロップアウト期間中
のデジタル信号をドロップアウトコード信号に置換える
。そして、上記ドロップアウトコード置換回路２３がら
出力されるデジタル信号は、ｎビットのデジタルメモリ
２４に書込まれ、時間軸補正処理が施こされる。すなわ
ち、上記デジタル信号は、再生映像信号中の同期信号に
基いて形成される時間軸誤差を含んだ書込みクロック（
ＣＫＷＲ）にてデジタルメモリ２４に書込まれ、時間軸
誤差を含まない基準信号に基いて形成された読出しクロ
ック（ＣＫＲＥ）にて上記デジタルメモリ２４から読出
されることによって１１５間ＩＩＩ］誤差が除去される
。
上記デジタルメモリ２４から読出されるデジタル信号は
、ドロップアウト補正回路２５とドロツメモリ２４から
読出されるデジタル信号中のドロップアウトコードを検
出することにより、ドロップアウト期間中であることを
示す検出出力信号を上記ドロップアウト補正回路２５に
供給する。そして、上記ドロップアウト補正回路２５は
、上記検出出力信号に基いてドロップアウト補正処理を
行なう。
、ドロップアウト補正回路２５とドロツメモリ２４から
読出されるデジタル信号中のドロップアウトコードを検
出することにより、ドロップアウト期間中であることを
示す検出出力信号を上記ドロップアウト補正回路２５に
供給する。そして、上記ドロップアウト補正回路２５は
、上記検出出力信号に基いてドロップアウト補正処理を
行なう。
そして、このようにして時間軸誤差およびドロップアウ
トの補正されたデジタル信号は、Ｄ／Ａ変換器２７にて
アナログ化され、補正処理済の再生映像信号として信号
出力端子２８がら出力される。
トの補正されたデジタル信号は、Ｄ／Ａ変換器２７にて
アナログ化され、補正処理済の再生映像信号として信号
出力端子２８がら出力される。
ここで、上述の実施例において、Ａ／Ｄ変換器２１にて
４ビツトのデジタル信号を出力するものとして、上記禁
止コード置換回路２２およびドロップアウトコード置換
回路２３の具体的な構成を第３図に示しである。
４ビツトのデジタル信号を出力するものとして、上記禁
止コード置換回路２２およびドロップアウトコード置換
回路２３の具体的な構成を第３図に示しである。
第３図に示す具体例では、Ａ／Ｄ変換器２１から出力さ
れる４ビツトのデジタル信号の上限コードすなわち（１
、ｌ 、 １ 、’ １ ］をドドロツプアラトコ−と
し、上記ドロップアウトコー）’ｅＮＡＮＤゲート３１
にて検出して、このＮＡＮＤ ゲート３１の出力にてゲ
ート制御されるＡＮＤゲート３２に０ よジデジタル信号の最下位ビット＝＝１の出力を禁止す
ることにより、上記デジタル信号の上限コードＪｌ、１
．．１．ＩＪを「１ 、１ 、１ 、 ＯＪに置換えを
行なう。そして、上記デジタル信号の各ビット２°、
２’、 ２２．２３をそれぞれＯＲゲート３３゜３４．
３５．３６を介して出力するようにして、上記各ＯＲゲ
ート３３，３４．３５．３６にＶＴＲ１０からのドロッ
プアウト信号を供給することによって、ドロップアウト
期間に各ビット２°、２１゜２２ 、２３が論理「１」
すなわちドロップアウトコードへの置換えを行なう。な
お、上記ＶＴＲ１０から出力されるドロップアウト信号
は、通常は論理１−ＯＪｔ−保ち、ドロップアウト期間
中は論理１−１」になるものとしである。
れる４ビツトのデジタル信号の上限コードすなわち（１
、ｌ 、 １ 、’ １ ］をドドロツプアラトコ−と
し、上記ドロップアウトコー）’ｅＮＡＮＤゲート３１
にて検出して、このＮＡＮＤ ゲート３１の出力にてゲ
ート制御されるＡＮＤゲート３２に０ よジデジタル信号の最下位ビット＝＝１の出力を禁止す
ることにより、上記デジタル信号の上限コードＪｌ、１
．．１．ＩＪを「１ 、１ 、１ 、 ＯＪに置換えを
行なう。そして、上記デジタル信号の各ビット２°、
２’、 ２２．２３をそれぞれＯＲゲート３３゜３４．
３５．３６を介して出力するようにして、上記各ＯＲゲ
ート３３，３４．３５．３６にＶＴＲ１０からのドロッ
プアウト信号を供給することによって、ドロップアウト
期間に各ビット２°、２１゜２２ 、２３が論理「１」
すなわちドロップアウトコードへの置換えを行なう。な
お、上記ＶＴＲ１０から出力されるドロップアウト信号
は、通常は論理１−ＯＪｔ−保ち、ドロップアウト期間
中は論理１−１」になるものとしである。
なお、上述の実施例では、再生映像信号とドロップアウ
ト信号とを出力する機能を有するＶＴＲ１０を用いたが
、例えばＶＴＲから出力される再生映像信号のエンベロ
ープ検波を行なうことによシトロノブアウト期間を検出
するような、ドロップアウト検出回路を設けて、上記ド
ロノブアウトコード変換回路２３を働かせるようにして
も良い。
ト信号とを出力する機能を有するＶＴＲ１０を用いたが
、例えばＶＴＲから出力される再生映像信号のエンベロ
ープ検波を行なうことによシトロノブアウト期間を検出
するような、ドロップアウト検出回路を設けて、上記ド
ロノブアウトコード変換回路２３を働かせるようにして
も良い。
また、Ａ／Ｄ変換器２１にてドロップアウトコードを含
まないようなテジタル化処理を行なえば、上記禁止コー
ド置換回路２２は設けずとも良い。
まないようなテジタル化処理を行なえば、上記禁止コー
ド置換回路２２は設けずとも良い。
上述の実施例の説明から明らかなように、本発明に係る
時間軸補正装置では、再生映像信号のドロップアウトを
示すコード信号をドロップアウト期間中の再生映像信号
の情報と置換えてメモリに書込んで時間軸補正処理を行
なっているので、従来必要とされていたドロップアウト
信号の時間軸補正用のメモリを設けることなく、後段側
に設けられるドロップアウト補正回路を働かせることが
でき、所期の目的を十分に達成することができる。
時間軸補正装置では、再生映像信号のドロップアウトを
示すコード信号をドロップアウト期間中の再生映像信号
の情報と置換えてメモリに書込んで時間軸補正処理を行
なっているので、従来必要とされていたドロップアウト
信号の時間軸補正用のメモリを設けることなく、後段側
に設けられるドロップアウト補正回路を働かせることが
でき、所期の目的を十分に達成することができる。
第１図は、従来の時間軸補正装置の構成を示すブロック
図である。 第２図は本発明に係る時間軸補正装置の一実施例を示す
ブロック図である。第３図は、上記実施例における禁止
コード置換回路およびドロップアウトコード置換回路の
具体的な構成を示す回路図である。 １０ ・ＶＴＲ ２１・・Ａ／Ｄ変換器 ２２・・・禁止コード置換回路 ２３・・−ドロップアウトコード置換回路２４・・メモ
リ 特許出願人 ソニー株式会社 代理人 弁理士 小 池 見
図である。 第２図は本発明に係る時間軸補正装置の一実施例を示す
ブロック図である。第３図は、上記実施例における禁止
コード置換回路およびドロップアウトコード置換回路の
具体的な構成を示す回路図である。 １０ ・ＶＴＲ ２１・・Ａ／Ｄ変換器 ２２・・・禁止コード置換回路 ２３・・−ドロップアウトコード置換回路２４・・メモ
リ 特許出願人 ソニー株式会社 代理人 弁理士 小 池 見
Claims (1)
- 映像信号再生装置にて得られる再生映像信号をデジタル
信号に変換し、このデジタル信号をメモリに書込み、上
記メモリに書込んだデジタル信号を基準信号にて読出す
ことにより時間軸誤差の補正を行なう時間軸補正装置に
おいて、上記再生映像信号のドロップアウト期間を検出
し、このドロップアウト期間のデジタル信号をドロップ
アウトを示すコード信号に置換して上記メモリに書込む
ようにしたことを特徴とする時間軸補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060699A JPS59186485A (ja) | 1983-04-08 | 1983-04-08 | 時間軸補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58060699A JPS59186485A (ja) | 1983-04-08 | 1983-04-08 | 時間軸補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59186485A true JPS59186485A (ja) | 1984-10-23 |
| JPH0471397B2 JPH0471397B2 (ja) | 1992-11-13 |
Family
ID=13149796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58060699A Granted JPS59186485A (ja) | 1983-04-08 | 1983-04-08 | 時間軸補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59186485A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172274A (ja) * | 1985-01-26 | 1986-08-02 | Toshiba Corp | ドロツプアウト補償装置 |
| JPS6289879U (ja) * | 1985-11-22 | 1987-06-09 | ||
| JPS6437184U (ja) * | 1987-08-28 | 1989-03-06 | ||
| JPH06162659A (ja) * | 1992-11-16 | 1994-06-10 | Victor Co Of Japan Ltd | 映像信号再生装置 |
-
1983
- 1983-04-08 JP JP58060699A patent/JPS59186485A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172274A (ja) * | 1985-01-26 | 1986-08-02 | Toshiba Corp | ドロツプアウト補償装置 |
| JPS6289879U (ja) * | 1985-11-22 | 1987-06-09 | ||
| JPS6437184U (ja) * | 1987-08-28 | 1989-03-06 | ||
| JPH06162659A (ja) * | 1992-11-16 | 1994-06-10 | Victor Co Of Japan Ltd | 映像信号再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471397B2 (ja) | 1992-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742519A (en) | Apparatus for decoding error correcting code | |
| US4703369A (en) | Video format signal recording and reproducing method | |
| US5060077A (en) | Reproduction apparatus having means for initializing flag memories during slow motion and freeze reproduction | |
| US4680763A (en) | Digital data recording and reproducing device | |
| JPH0135432B2 (ja) | ||
| JPS59186485A (ja) | 時間軸補正装置 | |
| KR940019148A (ko) | 디지탈 vtr의 영상데이타처리방법 및 그 장치 | |
| US5093732A (en) | Apparatus for correcting time base fluctuations in digital signals | |
| JPH01188085A (ja) | 信号再生処理装置 | |
| JPS63160068A (ja) | デイジタル信号の時間軸補正装置 | |
| JPS5829280A (ja) | テレビジヨン信号のコ−デイング方法 | |
| JP3082458B2 (ja) | 画像修整装置 | |
| JPS61270922A (ja) | エラ−訂正符号の復号装置 | |
| JPS63272191A (ja) | 時間軸変動補正回路 | |
| JPH0232702B2 (ja) | ||
| JPH0514354B2 (ja) | ||
| JPS62150559A (ja) | Ｐｃｍ信号記録再生装置及び再生装置 | |
| JP2800313B2 (ja) | 画像再生装置 | |
| JPS61142568A (ja) | 情報記録・再生方式 | |
| JPS6023761Y2 (ja) | 遅延変調回路の位相制御回路 | |
| JPS61276176A (ja) | デ−タの処理方法 | |
| JPS6334545B2 (ja) | ||
| JPH0562368A (ja) | デイジタルｖｔｒのエラー修整方法 | |
| JPS61271671A (ja) | 再生ビデオデータの処理装置 | |
| JPS63140464A (ja) | デジタルオ−デイオ再生装置 |