JPS58115673A - 記憶情報制御方式及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　　発明の分野 本発明は記憶情報の制御に関するもので、特ｌこ記憶さ
れた情報の一部読出し及び書込みに関するものである。

（ｂ）　　技術の背景 記憶装置ｔこ貯えられた情報（以下データと称す）が読
出され、その内容に基いて定められた動作が進行する場
合、このデータへのアクセスはＮ個のバイトから成る一
つのワードに対してなされるがそのワードの全ビットに
対するデータの読出し戒は書込が必要でない時ｌこは必
要な部分だけを読出し或は書込む事が行なわれる。

（ｃ）　　従来技術の問題点 従来このような部分着出し、部分書込は異るメモリサイ
クルに於て行なわれていた。これ１ｊＩＩＩ分書込に１
って必要とするデータが消失する可能性があるためで、
一つのメモリサイクルで部分読出しを行ない、それ以後
のメモリサイクルで部分書込が行なわれるのである。こ
の方式では会費なデータが使用前に消失することは起ら
ないが、動作速度が若干低下すること汀避けられない。

（ｄ）　　発明の目的 本発明は上記問題点にかんがみ、単一のメモリサイクル
に於て部分読出し、部分書込みを併せ行なう方式及び該
方式を実施する為の装置を提供することを目的としてい
る。

（ｅ）　　発明の構成 上記目的を連成する為本発明以下の如く構成される。

アクセスされたデータはまず読出しレジスタに読出され
、続出されたデータは読出し信号選択回路とデータ合成
回路の両方−こ入力される。読出し信号選択回路ではリ
ードビットマークに従ってデータの会費な部分を読取り
、出力する。一方データ合成回路では前記読出しレジス
タのデータと、別に与えられるデータから新しく記憶さ
れるデータを合成し、エラーチェックコードを付加して
元の配憶装置に格納される。

（ｆ）　　発明の実施例 第１図に本発明の方式により１１１！御されるデータの
構成を示す、ｌワードのデータの全体が１として示され
ており、その一部である領域２のデータが部分的に出力
されて所定の動作実行の用に供される。一方このデータ
は領域３に新しい値が書込まれる０図に於てデータは上
下二段に分けて描かれているが、これは夫々がデータの
異る状態を表わしており、領域２のうち、領域３に重な
る部分は、部分書込の結果、旧いデータが消滅すること
になる。

第２図は本発明を実施する為の装置の構成及びデータの
流れを示すブロック図である。

記憶装置１１には第１図に示すようなデータが多数貯え
られており、アドレス信号２１によってその一つがアク
セスされ、読出しレジスタ１２に移される。２２は起動
信号であ、る。

読出しレジスタに出されたデータに読出し信号選択回路
１４に取込まれ、リードビット−ｒ−り２４に従って選
択された一部分のデータが出力２６として取出される。

この出力２６に基いて所定の作業が進行するが、これは
第２図の系の外の動作になる。

一方、読出しレジスタ１２のデータはデータ合成回路１
５にも取込まれ、部分書込用の書込レジスタ１６を経由
して入ったデータとの合成が行なわれる。

これは新しく貯えるべきデータの形成であり、実際には
変更を要する部分だけが、即ちデータ中のｍψ３の部分
だけが新しく与えられたデータ及びライトビットマーク
２５に従って変更される。

データ合成回路Ｉ５の出力にはＥＣＣ回路１７に工って
作られたエラーチェックコードが付加され、前出の記憶
装置１１に格納する為の書込レジスタ１３に送られ、ｉ
ｌｉ：′憶波型に格帖される。υ上の動作は１メモリサ
イクル内に遂行され、アドレス信号は変化していないか
ら変更後のデータの格納番地は元の番地である。

本発明のデータ処理方式が効果を示す場合の一つに論理
回路のシ電ユレーシ望ンがある。このシミエレーシ曹ン
の基本的な作業は、準備されたデータの一つを取出し、
論理回路に入力してその出力を求めると共にデータの一
部が変更され再び貯見られて次の利用に供されるという
動作のくり返しである。

当 該データの変化する値のうち、１初のデータを別に保存
したい場合で、フラグビットを設定し、その値によって
取出されたデータを別に保存するか否かを判定するよう
な時に本発明が用いられる。

このフラグビットは第１図に於ける領域２と領域３の重
なりの部分であり、ここには当初０が書込まれでいる。

アクセスされたデータから領域２の部分が選択的に読出
され、フラグビットが０であればこのデぢ 一部は馴初の値であるから別途設けられた記憶装置に格
納する仁とが行なわれると共に、該ビット１が書込まれ
る。この書込は領域３の書込に包含して行なわれる。

以後このデータが読出された時には７ラグビツ）Ｕｌに
なっているからこのデータの最初の値は格納済であるこ
とがわかる。このＬうにすれば成るアドレスのデータが
何度か吠出され、その都度り 部分書込が行なわれても、覇初の値だけを重複すること
なしに保存することができる。

（２））　発明の効果 以１：説明したように、本発明の方式によれば単一のメ
モリサイクル内に、部分読出しと部分書込の一方を実盲
することができ、しかも部分書込に伴う旧データ消失に
はかかわりなく必要な動作を遂行することができる。

【図面の簡単な説明】

第１図はｌワードのデータの様式を示す図、第２図は本
発明の方式を示すブロック図であって、図に於てｌＶ：
ｒｌワードのデータ、２は選択的ｌこ読出す領埴、３は
部分書込みが行なわれる領竣、１１はｒ憧波型、１２は
読出しレジスタ、１３．１６は書込レジスタ、１４Ｆｊ
！出し信号選択回路、１５はデータ合成回路、１７Ｆｓ
Ｅｃｃ［６＋路、２１はアドレス信号、２２社起動信号
、２３け゛変更データ、２４はリードビットマーク、２
５はライトビットマーク、２６は出力信号である。

Claims (1)

1. 【特許請求の範囲】 １、配憶装置中に格納され一つのアドレスでアクセスさ
   れるデータを読出し、一方では該データ中の必要部分だ
   けを選択して出力し、この出力された信号番こ↓り他の
   装置を制御し、他方ではりデータと新たに書込むべきデ
   ータとの合成にＬつで該データの内容を変更し、＃変更
   後のデータを前記ｒ憧装置の元のアドレスに格納するこ
   とを特徴とするｌｒ″憶情種情報制御方 式、複数のデーｐを格納する配憶装置１１と、該記憶装
   置から一つのアドレスでアクセスされるデータを読出し
   たのち、読出したデータ中の必要な部分だけを選択して
   出力する為の読出信号選択回路１４と、前記読出したデ
   ータと新たに書込むべきデータとを合成するデータ合成
   回路１５と、該合成されたデータを前配紀憶装【１１の
   元のアドレスに格納する手段とを備えることを特命とす
   る配憶情報制御装置。